JPS59191924A - リセツトパルス発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は非常灯などに使用されるバッテリの電圧を検出
して異常のときには警報信号を発するようにした１チツ
プＩＣよりなるバッテリモニタの警報信号をリセットす
る用途などに使用されるリセットパルス発生回路に関す
るものである。

〔背景技術〕

現在、ピル、駅等の公共施設等に非常灯を設置すること
が法令で義務づけられている。かかる非常灯は、火災等
による停電の際に避難等の方向を示したり、足場の安全
を確保するために使用され、器具に内蔵されたインバー
タにより高周波電圧を発生させ、これにより蛍光ランプ
等を点灯させるようにしたものが一般的である。これら
の電源は、通常Ｎｉ−Ｃｄバ・ｙテリ等の充電可能な二
次電池を用いており、通常時は商用ＡＣ入力により充電
を行なっておき、非常時にはこれをインバータに接続す
るような構造をとっている。

このバッテリは二次電池であるが、経年変化等により劣
化すると、充電を行っても十分に充電されず非常点灯し
た際にバッテリ電圧が急激に下ってしまい法令で定めら
れた規定の時間非常点灯できない恐れがある。よって定
期点検等により、バッテリーの状態を点検しておく必要
があった。従来この定期点検は非常灯を規定時間非常点
灯させその後、内蔵のバッテリーを取りはずし、電圧を
測定することにより行っていたが、この方法によるとそ
の作業が非常に煩雑であり、多くの人手と時間を要する
大変な作業であったことは想像のできうるところである
。これに鑑みて、バッテリーモニタ（商品名）なるもの
が開発された。これは点検の際いちいちバッテリをはず
して点検することにかわり、器具ごとに点検結果表示用
のＬＥＤを設け、規定の時間非常点灯したのち通常点灯
にもどし、そののち点検者がこのＬＥＤを見てまわり、
点灯しておればその器具に内蔵されているバッテリーが
異常であるということがわかるようなものである。この
モニタの開発により従来の煩雑さは飛躍的に解消されて
いる。

しかしこのような機能を設けることは、メーカサイドで
は］ストアツブとなることである。またスペース的にも
この機能を盛り込むことによって、器具内にこれらを実
装するスペースの確保が必要となる。これらは製造上大
いに問題となる点であった。

今回これを改善するために、第１図および第２図に示す
ように、非常灯の１＜、・リテリｔニタ部のＩＣ化を行
なった。第１図はその概略構成を示すづ０ツク図、第２
図はその詳細な回路図である。上記各図において、（１
）は停電検知部、（２）は電圧監視ＬＥＤ点灯部、（３
）はリセット回路部、（４）は定電圧部、（６）は充電
回路部である。停電検知部（１）は商用ＡＣ入力がなく
なったとき、すなわち停電時にバッテリ（６）をインバ
ータ（７）へ接続するスイッチの役割をするものである
。電圧監視ＬＥＤ点灯部（２）はバッテリ（６）の電圧
を監視するもので、バッテリー電、圧が規定電圧以下に
なると、Ｌ　Ｅ　Ｄ　（ｓ＋を点灯させるよう構成して
いる。またこの回路は、一旦ＬＥＤ（８）が点灯すると
、バッテリ電圧が、充電等により上昇しても、点灯を維
持しつづけ、点検者による点検を容易ならしめる機能も
持っている。すｔット回路部（３）は、一旦点灯したＬ
　Ｅ　Ｄ　（ｇ）を点検してバッテリ電圧を修復した後
リセットするための回路で、これはバッテリ電圧がこの
部分に印加されるとリセットパルスを発生し、このパル
スにより前記電圧監視ＬＥＤ点灯部（２）の記憶機能を
リセットするものである。定電圧部（４）はこれらの回
路にあたえる電圧源であり、充電回路部（５）は、バ１
ソテリ（６）を充電するための回路である。

ところが第２図の回路の中で、リセット回路部（３）に
次のような欠点が存在することがわかった。

即ち本回路では、大容量コンデンサｃ１の充電時の過渡
現象を利用してリセ・シトパルスを発生させている。し
かし充電が完了したのち、リセット状態から元の状態へ
復帰するとき、即ち、インバータ（７）にバッテリ電圧
が印加されなくなった際に、このコンデンサＣ１の電荷
が放電をはじめるが、これが基板（アース）を通して流
れるため、基板電位が変動する。よく知られているよう
に、七ノリシックなＩＣにおいては基板電位が最低電位
に固定されていないと動作が不安定になり誤動作や、素
子破壊の原因となる。事実第２図の回路においては、製
作されたチップにより誤動作がおこるものがあった。即
ち、コンデンサｃ１の電荷の放電時に基板電位が変動す
ることにより、リセ・シトがかからなかったり、リセッ
トしたのに放電時に再びＬＥＤ（８）が点灯してしまう
という欠点を有していた〔発明の目的〕 本発明は上述のような点に鑑みてなされたものであって
、その目的とするところは、従来の欠点であるリセット
回路部の誤動作をなくシ、かつ現在用いている大容量の
コンデンサを小容量化してコストタウンをはかるととも
に、従来このコンデンサをＩＣ外部に外付けするために
２つの外部接続端子をもっているものを１つに減らし、
製造工程の合理化と、コストタウンを行ない、しかも回
路への電源供給を合理的に行ない得るようにして消費電
流を低減できるようにしたリセットパルス発生回路を提
供するにある。

〔発明の開示〕

以下本発明の構成を図示実施例について説明する。第３
図は本発明の一実施例に係るリセット回路の回路図を示
しており、同図においてトランジスタＱｏは第２図従来
例におけるトランジスタＱｏの代わりに接続され、また
出力端子ＯＵＴは第２図従来例におけるタイオードＤｏ
のカソードの部分に接続されて、第２図従来例における
リセット回路部（３１全体が第３図回路で置き換えられ
るものである。第３図回路において、トランジスタＱｏ
のコレクタとアースとの間には、抵抗Ｒ１とＲ２との直
列回路を接続しである。抵抗Ｒ１とトランジスタＱｏの
コレクタとの接続点は第１の電源ラインＰ１に接続され
、抵抗Ｒ１とＲ２との接続点は第２の電源ラインＰ２に
接続されている。トランジスタＱ１のコレクタはコンデ
ンサＣ１を介してアースされ、トランジスタＱｌの１三
ツタは抵抗Ｒ３を介して電源ラインＰ２に接続されてい
る。またトランジスタＱ１のベースはトランジスタＱ２
、Ｑ３のベースと共通に接続される。

トランジスタＱ２、Ｑ３は能動負荷として、各々の１三
ツタは電源ラインＰ２に、各々の］レクタは夫々トラン
ジスタＱ４、Ｑ５のコレクタに接続される。トランジス
タＱ４、Ｑ５よりなる差動回路を駆動する眠流源として
、トランジスタＱ４、Ｑ５の１三・ツタには、トうンジ
スタＱ６の］レクタが接続され、トランジスタＱ６のエ
ミッタは抵抗Ｒ５を介してアースに接続される。トラン
ジスタＱ６のベースはトランジスタＱ７のベース及びコ
レクタに接続され、トランジスタＱ７の１三ツタはアー
スに、トランジスタＱ７の］レクタは抵抗Ｒ６を介して
電源ラインＰ２に接続される。一方トランジスタＱ５の
ベースは、電源ラインＰ２とアースとの間に接続された
抵抗Ｒ７とづイオードＤ１と抵抗Ｒ８との直列回路にお
ける抵抗Ｒ８とタイオードＤ１との接続点に接続される
。トランジスタＱ４のコしツタは、トランジスタＱ８の
ベースに接続されている。トランジスタＱ８の１三ツタ
は電源ラインＰ２に、トランジスタＱＢのコレクタは抵
抗Ｒ９、Ｒ１０、およびづイオードＤ２の直列回路を介
してアースに接続される。抵抗Ｒ９とＲ１０との接続点
にはｌ・ランジスタＱ９のベースを接続する。トランジ
スタＱ９の１三・ツタはアースに接続される。またトラ
ンジスタＱ９のコレクタは抵抗Ｒ１１およびＲ１２を介
して電源ラインＰ１に接続される。そして抵抗Ｒ１１と
抵抗Ｒ１２との接続点を出力端子ＯＵＴとする。

次に第３図回路の動作について説明する。通常の状態で
はトランジスタＱＯがオフであり、このため電源うイン
Ｐ１は抵抗Ｒ１、Ｒ２を介して接地され、電源ラインＰ
２は抵抗Ｒ２を介して接地され、その電圧レベルは接地
レベルまで落ちる。また出力端子ＯＵＴも抵抗Ｒ１ｚを
介して電源ラインＰ１に接続されているので、その電圧
レベルは接地しベルまで落ちる。ここでりｔ１ソト信号
がトランジスタＱｏのベースに加えられると、トランジ
スタＱｏが導通して電源ラインＰ１、Ｒ２に電源電圧が
印加される。このため出力端子ＯＵＴの電圧はトランジ
スタＱｏおよび抵抗Ｒｔｔを介してほぼ入力電圧ＶＩＮ
まで引き上げられる。それと同時にトランジスタＱ１の
コレクタを通じてコンデンサＣ１への充電が開始される
。コンデンサＣ１が徐々に充電されて電圧が上昇し・ト
ランジスタＱ５のベース電圧よりもトランジスタＱ４の
ベース電圧の方が高くなると、この差動回路が反転し、
トランジスタＱ８およびＱ９がオンになって、出力端子
ＯＵＴがアースレベルに落ちる。

したがって本実施例においてはリセット信号の入力後、
一定時間だけ出力端子ＯＵＴがＨしベルを保ち、その後
Ｌレベルに落ちるワンショット回路を実現できるもので
ある。そしてこの一定時間の値は、］ンヂンサＣ１の容
量とトランジスタＱｌを介して流れ込む電流量によって
決定され、はぼ任意の値をとることができる。したがっ
て以上のような回路構成をとると、コンデンサＣ１が小
容量であっても、トランジスタＱ１からの電流を少なく
することにより、ワンショット動作のパルス幅を長くす
ることができ、またコンデンサＣ１の充放電電流を直接
リセットパルスとして用いるわけではなく、パルス電流
は他の回路からとるため、この電流値も任意にセットす
ることができる。しかも〕ンヂンサＣ１は一端をアース
されているので、コンデンサＣ１を外付けするために使
用する接続端子を従来の２ピンから１ピンに削減するこ
とができ、またコンデンサＣ１の放電電流も少なくなる
ので、基板電位が変動するということもなくなるもので
ある。さらにまた本発明にあっては、通常は回路に電流
が流れないので消費電流を大幅に低減することができる
ものである。特に本発明にあっては、コンデンサＣ１を
含む遅延制御部（９）の電源ラインＰ２とパルス出力部
（ｌＯ）の電源ラインＰｌとを分離し、遅延制御部（９
）の動作電圧を下げて、消費電力を減少させ得るようた
なっている。トランジスタＱｏのコレクタとアースとの
間に接続された分圧用の抵抗Ｒ１１とＲ１２の抵抗値は
それぞれ２．５にΩおよび４にΩであり、したがって電
源ラインＰ２に供給される電源電圧は、電源ラインＰ１
に供給される電源電圧の外程度である。本発明にあって
はこのように、遅延制御部（９）の動作電圧を下げるこ
とによって、消費電流の大幅な低減を図ることができる
ものである。なおパルス出方部１０）については、出力
端子０ＵＴを抵抗Ｒ１１（２，５にΩ）を介して高電圧
側の電源ラインＰ１に接続して、充分なバ１しスミ流を
出力できるようにしているものである。

次に第４図実施例は、第３図実施例の回路に］ンヂンサ
Ｃ１の放電用のトランジスタＱｔｔを付加して、コンデ
ンサＣ１の残留電荷を速やかに放電させるようにしたも
のである。コンヂンｑＣ１の放電経路が充分に確保され
ていない場合には、第１回目のパルスは正常に出力され
るが、第２回目のリセット信号を入力すると第１回目の
パルスに比べてパルス幅の狭いパルスが出力されてしま
い、リセットしないことがあり得る。これはコンデンサ
Ｃ１の放電時間が長く、コンデンサＣ１の放電が完全に
終らない間に次のリセ・シト信号が入力されてパルス幅
が狭くなるためである。本実施例にあっては、第３図実
施例の回路に、トランジスタＱ１０、Ｑｌｌおよび抵抗
Ｒ’ｉ　３、Ｒ１４よりなる放電回路を付加してコンデ
ンサＣＩの放電経路を形成している。第４図の回路にお
いて、リセット信号が入力している期間中はトランジス
タＱｏのコレクタ電圧がＨレベルであるから、トランジ
スタＱ１ｏはオフ、トランジスタＱｌｌもオフになる。

一方、リセット信号が入力しなくなると、トランジスタ
Ｑｏのコしクタ電圧がＬレベルになるから、トランジス
タＱ１ｏはオンになり、トランジスタＱ１１もオンにな
る。したがってコンデンサＣ１の残留電荷はトランジス
タＱ１１を介して迅速に放電されるものであり、第２回
以降のパルス幅が狭くなるようなことはない。また第５
図実施例は第３図実施例の回路にコンデンサＣ１の放電
用の々イオードＤ３を付加して、コンデンサＣｔｃｙ％
留電荷を抵抗Ｒ１６を介して速やかに放電させるように
したものである。本実施例にあっては、逆流防止用のタ
イオードＤ４を抵抗Ｒ１ｓと直列に設けであるので、コ
ンヂン＋ｆＣ１からの放電電荷が抵抗、Ｒｔｓ、Ｒ１、
Ｒ１１を介して出力端子ＯＵＴに流出するようなことは
ないものである。

〔発明の効果〕

本発明は斜上のように構成されており、リセット信号の
入力時にのみオンになる第１のスイッチング素子を介し
て電源電圧を供給される第１の電源ラインと、第１の電
源ラインから降圧抵抗を介して電源電圧を供給される第
２の電源ラインと、一端をアースされ、他端を限流要素
を介して第２の電源ラインに接続されたコンデンサと、
第２の電源ラインから給電され、コンデンサの充電電圧
を所定の基準電圧と比較する電圧比較回路と、第１の電
源ラインを出力端に接続する限流抵抗と、出力端とアー
スとの間に接続され、電圧比較回路の出力により制御さ
れて、コンデンサの充電電圧が基準電圧以上であるとき
にオンする第２のスイッチング素子とを有し、電圧比較
回路と、両スイッ千ツク素子と、両電源ライン、限流要
素および限流抵抗は七ノリシックな集積回路基板上に形
成したものであるから、コンデンサが小容量であっても
、充電電流を供給する限流要素のインピータンスを大き
くすることにより、ワンショ・シト動作のパルス幅を長
くすることができ、また］ンヂンサの充放電電流を直接
リセットノ＼ルスとして用いるわけではなく、ノＳルス
電流はパルス出力回路から取るため、この電流値も任意
にセットすることができるという効果があり、またコン
デンサの放ｗ７ｔＷＬ流が小さくなるので、これによっ
て基板電位が大きく変動するようなことはなくなり、七
ノリシックＩＣ基板の上に構成された回路の誤動作を防
止することができるという効果があり、しかもコンデン
サの一端はアースされているので、外付コンデンサの接
続端子数を少なくすることができるという効果があり、
また本発明にあってはりセット信号の入力時にのみオン
になるスイッチング素子を介して電源ラインに電源電圧
を供給するようにしたから、リセット信号の非入力時に
は回路に電流が流れず、したがって消費電流を大幅に低
減することができるという効果もあり、さらにまた、本
発明にあっては、第１の電源ラインから降圧抵抗を介し
て電源電圧を供給される第２の電源ラインを設けて、］
ンヂンサを含む遅延制御部の電源電圧は第２の電源ライ
ンから供給するようにしたものであるから、遅延制御部
の動作電圧を下げて、消費電流の一層の低減を図ること
ができるという効果がある。

【図面の簡単な説明】

第１図は一般的な非常用電源装置のプロ９９図、第２図
は同上の具体回路図、第３図乃至第５図は本発明のそれ
ぞれ別の実施例の回路図である。 Ｃ１はコンデンサ、Ｐｌ、Ｐ２は電源ライン、Ｒ１、Ｒ
２、Ｒ３、Ｒ１１は抵抗、ＱＯｌＱｌ、Ｑ４、Ｑ５、Ｑ
９はトランジスタである。 代理人　弁理士　　石　１）長　七

Claims (1)

【特許請求の範囲】
1. （１）リセット信号の入力時にのみオンになる第１のス
   イッチング素子を介して電源電圧を供給される第１の電
   源ラインと、第１の電源ラインから降圧抵抗を介して電
   源電圧を供給される第２の電源ラインと、一端をアース
   され、他端を限流要素を介して第２の電源ラインに接続
   されたコンデンサと、第２の電源ラインから給電され、
   ］ンヂンサの充電電圧を所定の基準電圧と比較する電圧
   比較回路と、第１の電源ラインを出力端に接続する限流
   抵抗と、出力端とアースとの間に接続され、電圧比較回
   路の出力により制御されて、コンデンサの充電電圧が基
   準電圧以上であるときにオンする第２のスイッチング素
   子とを有し、電圧比較回路と、両スイ・ソ予ンジ素子と
   、両型源ライン、限流要素および限流抵抗は七ノリシ・
   ツクな集積回路基板上に形成して成ることを特徴とする
   リセ・シトパルス発生回路。