JPS59188207A - 電力増幅器 - Google Patents
電力増幅器Info
- Publication number
- JPS59188207A JPS59188207A JP6258283A JP6258283A JPS59188207A JP S59188207 A JPS59188207 A JP S59188207A JP 6258283 A JP6258283 A JP 6258283A JP 6258283 A JP6258283 A JP 6258283A JP S59188207 A JPS59188207 A JP S59188207A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- emitter
- class
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3217—Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電力増幅器の改良に関する。
オーディオ用電力増幅器として、小信号時にＡ級動作を
し、大信号時にＢ級動作をするプノンユプル増幅器が公
知であるが、その電力増幅段の構成は、一般に、第１図
に示すように、２段ダーリントン接続した正側の第１の
駆動トランジスタＱ３、第１の出力トランジスタＱ１、
負側の第２の駆動トランジスタＱ４、第２の出力トラン
ジスタＱ２の第１、第２の出力トランジスタＱｌ、Ｑ２
のエミッタ同志を直列接続したエミッタ抵抗ｒ１ｒを介
して接続し、このエミッタ抵抗ｒ、ｒの接続中点を出力
端子として負荷ＲＬに接続し、上記第１、第２の駆動ト
ランジスタＱａ、Ｑ４のベースに第１、第２のバイアス
電圧■旧、ＶＢ２を印加した構成を有する。
し、大信号時にＢ級動作をするプノンユプル増幅器が公
知であるが、その電力増幅段の構成は、一般に、第１図
に示すように、２段ダーリントン接続した正側の第１の
駆動トランジスタＱ３、第１の出力トランジスタＱ１、
負側の第２の駆動トランジスタＱ４、第２の出力トラン
ジスタＱ２の第１、第２の出力トランジスタＱｌ、Ｑ２
のエミッタ同志を直列接続したエミッタ抵抗ｒ１ｒを介
して接続し、このエミッタ抵抗ｒ、ｒの接続中点を出力
端子として負荷ＲＬに接続し、上記第１、第２の駆動ト
ランジスタＱａ、Ｑ４のベースに第１、第２のバイアス
電圧■旧、ＶＢ２を印加した構成を有する。
以上の構成において、出力電圧■０は、（１）Ａ級動作
領域 第１、第２の出力トランジスタＱｌ、Ｑ２のエミッタ電
圧Ｖｌ、Ｖ２は、 ■１＝ Ｖｓ −４−ＶＢ −ＶＢＩ８− ＶＢＥＩＶ
２ ＝ Ｖｓ −Ｖｎ −１−ＶＢＩ４ ＋ＶＢＥまた
だし ■ＳＳ二人型電 圧Ｂ：バイアス電圧（ＶＢ ＝ ＶＢＩ ＝ ＶＢ２）
ＶｎＥｉ ： トランジスタＱｎにｒ）ベース・エ
ミッタ間電圧（ｎ−１〜４） となる。
領域 第１、第２の出力トランジスタＱｌ、Ｑ２のエミッタ電
圧Ｖｌ、Ｖ２は、 ■１＝ Ｖｓ −４−ＶＢ −ＶＢＩ８− ＶＢＥＩＶ
２ ＝ Ｖｓ −Ｖｎ −１−ＶＢＩ４ ＋ＶＢＥまた
だし ■ＳＳ二人型電 圧Ｂ：バイアス電圧（ＶＢ ＝ ＶＢＩ ＝ ＶＢ２）
ＶｎＥｉ ： トランジスタＱｎにｒ）ベース・エ
ミッタ間電圧（ｎ−１〜４） となる。
ここで、
２ＲＬ Ｒし
ただし ｒ：エミッタ抵抗
ＲＬ：負荷
となる。
（２）Ｂ駆動作領域Ｃ第１の出力トランジスタＱｌがオ
ン、第２の出力トランジスタＱ２がオフの場合） 出力電圧ＶＯは、入力電圧Ｖｓ、第１のバイアス電圧■
Ｂ１（−ＶＢ）および第１の駆動トランジスタＱ３、第
１の出力トランジスタＱ１のベース・エミッタ間電圧Ｖ
ＢＥＢ、ＶｎＥｔ、Ｑエミッタ抵抗ｒ、負荷ＲＬで分圧
したものであるから、 となる。
ン、第２の出力トランジスタＱ２がオフの場合） 出力電圧ＶＯは、入力電圧Ｖｓ、第１のバイアス電圧■
Ｂ１（−ＶＢ）および第１の駆動トランジスタＱ３、第
１の出力トランジスタＱ１のベース・エミッタ間電圧Ｖ
ＢＥＢ、ＶｎＥｔ、Ｑエミッタ抵抗ｒ、負荷ＲＬで分圧
したものであるから、 となる。
上記（２）、（８）式から明らかなように、出力電圧■
０はＡ級動作領域、Ｂ級動作領域において、各トランジ
スタＱｙ＋のベース・エミッタ間電圧ＶＴＩＥｙ＋の関
数になっておシ、各ベース・エミッタ間電圧Ｖ ＩＩＥ
ガはエミッタ電流に対して非線形であり、特に第１、第
２の出力トランジスタＱｌ、Ｑ２は他のトランジスタに
比べてエミッタ電流の変化が犬きいので、それらのベー
ス−・エミッタ間電圧の変化も大きく、歪成分が大きく
なる。たとえば、正方向の入力に対して、第１の出力ト
ランジスタＱ＋のエミッタ電流が増大し、それに伴って
第１の出力トランジスタＱ＋のベースエミッタ間電圧Ｖ
ＴＩＥＩは増大し、逆に、第２の出力トランジスタＱ２
のベース・工、ミッタ間電圧Ｖ ＢＥ２は減少するが、
これらのベース・エミッタ間電圧Ｖ ＢＥＩ 、Ｖ ］
ＩＥ２はエミッタ電流に対して非線形な変化をし、かつ
、変化も大きいので、歪成分が大きくなる。寸だ、Ａ級
動作領域、Ｂ級動作領域では伝達特性が異なり、境界領
域で不連続であるため、バイアス電流の定 設計が困難で、また、仮に最適なバイアス電流を設定し
たとしても、上記のような理由によシフロスオーバー歪
みの発生は避けられなかった。
０はＡ級動作領域、Ｂ級動作領域において、各トランジ
スタＱｙ＋のベース・エミッタ間電圧ＶＴＩＥｙ＋の関
数になっておシ、各ベース・エミッタ間電圧Ｖ ＩＩＥ
ガはエミッタ電流に対して非線形であり、特に第１、第
２の出力トランジスタＱｌ、Ｑ２は他のトランジスタに
比べてエミッタ電流の変化が犬きいので、それらのベー
ス−・エミッタ間電圧の変化も大きく、歪成分が大きく
なる。たとえば、正方向の入力に対して、第１の出力ト
ランジスタＱ＋のエミッタ電流が増大し、それに伴って
第１の出力トランジスタＱ＋のベースエミッタ間電圧Ｖ
ＴＩＥＩは増大し、逆に、第２の出力トランジスタＱ２
のベース・工、ミッタ間電圧Ｖ ＢＥ２は減少するが、
これらのベース・エミッタ間電圧Ｖ ＢＥＩ 、Ｖ ］
ＩＥ２はエミッタ電流に対して非線形な変化をし、かつ
、変化も大きいので、歪成分が大きくなる。寸だ、Ａ級
動作領域、Ｂ級動作領域では伝達特性が異なり、境界領
域で不連続であるため、バイアス電流の定 設計が困難で、また、仮に最適なバイアス電流を設定し
たとしても、上記のような理由によシフロスオーバー歪
みの発生は避けられなかった。
本発明はこのような従来欠点を改良したもので、以下図
において説明する。図中、第１図の従来例と同等部分に
ついては同一符号を付し、その説明は省略する。
において説明する。図中、第１図の従来例と同等部分に
ついては同一符号を付し、その説明は省略する。
以下、図において実施例を説明する。
第２図において、ベース同志を接続した一対のトランジ
スタＱ？、Ｑ８のエミｙりを抵抗Ｒ，Ｒを介して正の電
源＋Ｖｃｃに接続して第１のカレントミラー回路（１）
を形成し、同様に、ベース同志を接続した一対のトラン
ジスタＱ９．ＱＩＯのエミッタを抵抗Ｒ，Ｒを介して負
の電源−Ｖｃｃに接続して第２のカレントミラー回路（
２）を形成する。第１、第２のカレントミラー回路（１
）、（２）の入力側トランジスタＱ８．Ｑ＋ｏのコレク
タを第１、第２のトランジスタＱｓ、Ｑｓを介して直列
接続した抵抗Ｒ＋、Ｒ＋の両端にそれぞれ接続し、上記
第１、第２のトランジスタＱ５、Ｑ６のベースを第１、
第２の駆動トランジスタ。３、Ｑ４のベースにそれぞれ
接続する。一方、第１、第２の出力トランジスタＱｌ、
Ｑ２のエミッタ同志を直列接続した抵抗ｒ２．ｒ２を介
して接続し、この抵抗ｒ２、Ｉ２の接続中点Ｐ２を抵抗
Ｒ２を介して上記直列接続した抵抗Ｒ１、Ｒ１の接続中
点Ｐ１に接続する。そして、第１、第２のカレントミラ
ー回路（１）、（２）の出力側トランジスタＱ７、Ｑ９
のコレクタ同志を接続し、一方、第１、第２の駆動トラ
ンジスタＱＢ、Ｑ４のベースと第１、第２のバイアス電
圧Ｖ］３１、ＶＩ１２ （Ｖｎ＋＝ Ｖ Ｂ２ ）との
間に第１、第２の抵抗Ｒ８１，Ｒ３２（Ｒ８１−Ｒ３２
）をそれぞれ接続するとともに、上記第１、第２の駆動
トランジスタＱ３、Ｑ、４のベースに同方向に直列接続
した第１、第２のダイオードＤ１１Ｄ２の一方の第１の
ダイオードＤｌのカソードを、他方の第２のダイオード
Ｄ２のアノードをそれぞれ接続し、この第１、第２のダ
イオードＤＩ、Ｂ２の接続中点を上記トランジスタＱ７
、Ｑ９のコレクタの接続中点に接続した構成である０ 以下、本実施例を出力電圧について解析することによシ
、その動作を説明する。
スタＱ？、Ｑ８のエミｙりを抵抗Ｒ，Ｒを介して正の電
源＋Ｖｃｃに接続して第１のカレントミラー回路（１）
を形成し、同様に、ベース同志を接続した一対のトラン
ジスタＱ９．ＱＩＯのエミッタを抵抗Ｒ，Ｒを介して負
の電源−Ｖｃｃに接続して第２のカレントミラー回路（
２）を形成する。第１、第２のカレントミラー回路（１
）、（２）の入力側トランジスタＱ８．Ｑ＋ｏのコレク
タを第１、第２のトランジスタＱｓ、Ｑｓを介して直列
接続した抵抗Ｒ＋、Ｒ＋の両端にそれぞれ接続し、上記
第１、第２のトランジスタＱ５、Ｑ６のベースを第１、
第２の駆動トランジスタ。３、Ｑ４のベースにそれぞれ
接続する。一方、第１、第２の出力トランジスタＱｌ、
Ｑ２のエミッタ同志を直列接続した抵抗ｒ２．ｒ２を介
して接続し、この抵抗ｒ２、Ｉ２の接続中点Ｐ２を抵抗
Ｒ２を介して上記直列接続した抵抗Ｒ１、Ｒ１の接続中
点Ｐ１に接続する。そして、第１、第２のカレントミラ
ー回路（１）、（２）の出力側トランジスタＱ７、Ｑ９
のコレクタ同志を接続し、一方、第１、第２の駆動トラ
ンジスタＱＢ、Ｑ４のベースと第１、第２のバイアス電
圧Ｖ］３１、ＶＩ１２ （Ｖｎ＋＝ Ｖ Ｂ２ ）との
間に第１、第２の抵抗Ｒ８１，Ｒ３２（Ｒ８１−Ｒ３２
）をそれぞれ接続するとともに、上記第１、第２の駆動
トランジスタＱ３、Ｑ、４のベースに同方向に直列接続
した第１、第２のダイオードＤ１１Ｄ２の一方の第１の
ダイオードＤｌのカソードを、他方の第２のダイオード
Ｄ２のアノードをそれぞれ接続し、この第１、第２のダ
イオードＤＩ、Ｂ２の接続中点を上記トランジスタＱ７
、Ｑ９のコレクタの接続中点に接続した構成である０ 以下、本実施例を出力電圧について解析することによシ
、その動作を説明する。
（１）Ａ級動作領域（第１、第２の出力トランジスタＱ
ｌ、Ｑ２がいずれも能動状態にある場合）各岐路に流れ
る電流を図示のように工１〜Ｉ５とし、まだ、抵抗ｒ１
、Ｉ２は抵抗Ｒ１、Ｒ２に比べて十分小さく選ばれるの
で、 ｒｌ、Ｉ２＜＜Ｒ１、Ｒ２ Ｉ ｓ））工ａ−Ｉ ４ の条件の下に、出力電圧■０を求める。
ｌ、Ｑ２がいずれも能動状態にある場合）各岐路に流れ
る電流を図示のように工１〜Ｉ５とし、まだ、抵抗ｒ１
、Ｉ２は抵抗Ｒ１、Ｒ２に比べて十分小さく選ばれるの
で、 ｒｌ、Ｉ２＜＜Ｒ１、Ｒ２ Ｉ ｓ））工ａ−Ｉ ４ の条件の下に、出力電圧■０を求める。
〇Ｉ８＞Ｉ４の場合（第１のダイオードＤ１がオン、第
２のダイオードＤ２がオフの場合）について、各電圧を
求めると、 Ｖ＋＝Ｖｓ＋Ｖｎ＋△Ｖ−ＶＢＥＩ−ＶＢＥ３
・ ・・ （１）Ｖ２＝ＶＳ−ＶＢ＋Ｖ
ＢＥ２＋ＶＢＥ４ ・・−・（２）ただ
し Ｖｌ、Ｖ２：第１、＠２の出力トランジスタＱ１、
Ｑ２のエミッタ電圧 ■Ｓ：入力電圧 ■Ｂ：バイアス電圧（Ｖｎ＝Ｖ旧＝ＶＴ１２）ΔＶ：ｌ
３−Ｉ４なる電流が第１の抵抗Ｒｚｓを流れることによ
って発生する電圧 Ｒａｔ （ｌｌ−Ｉ４） ＶＢＥＦ＋ ： トランジスタＱ−のベース・エミッタ
間電圧 となる。
２のダイオードＤ２がオフの場合）について、各電圧を
求めると、 Ｖ＋＝Ｖｓ＋Ｖｎ＋△Ｖ−ＶＢＥＩ−ＶＢＥ３
・ ・・ （１）Ｖ２＝ＶＳ−ＶＢ＋Ｖ
ＢＥ２＋ＶＢＥ４ ・・−・（２）ただ
し Ｖｌ、Ｖ２：第１、＠２の出力トランジスタＱ１、
Ｑ２のエミッタ電圧 ■Ｓ：入力電圧 ■Ｂ：バイアス電圧（Ｖｎ＝Ｖ旧＝ＶＴ１２）ΔＶ：ｌ
３−Ｉ４なる電流が第１の抵抗Ｒｚｓを流れることによ
って発生する電圧 Ｒａｔ （ｌｌ−Ｉ４） ＶＢＥＦ＋ ： トランジスタＱ−のベース・エミッタ
間電圧 となる。
ここで
Ｌ
であるから、本式に（１）、（２）を代入すると、出力
電圧■０は、 （ΔＶ−Ｖｎｕｔ＋■ｎａｚ−ＶＢＥ８＋ＶＢＥ４）
・・・・・（３）となる。
電圧■０は、 （ΔＶ−Ｖｎｕｔ＋■ｎａｚ−ＶＢＥ８＋ＶＢＥ４）
・・・・・（３）となる。
また、
Ｖ ｌ＋Ｖ ２
■４−□
であるから、本式に（ＩＬ （２＞式を代入すると、ま
た、 Ｖ５＝ＶＳ＋ＶＢ＋ΔＶ−ＶＢＥ５
・・・・・・（５）Ｖｓ＝Ｖｓ−ＶＢ＋ＶＢＥ６
−− （６）ただし ■４：抵抗ｒ２
、ｒ’ｌの接続中点の電圧■５、■６：第１、第２のト
ランジスタＱ５、Ｑ６のエミッタ電圧 であシ、さらに、電流■３、Ｉ４は、 で与えられるから、 式ｌ となる。
た、 Ｖ５＝ＶＳ＋ＶＢ＋ΔＶ−ＶＢＥ５
・・・・・・（５）Ｖｓ＝Ｖｓ−ＶＢ＋ＶＢＥ６
−− （６）ただし ■４：抵抗ｒ２
、ｒ’ｌの接続中点の電圧■５、■６：第１、第２のト
ランジスタＱ５、Ｑ６のエミッタ電圧 であシ、さらに、電流■３、Ｉ４は、 で与えられるから、 式ｌ となる。
また、抵抗Ｒ２を流れる電流もＩ５−Ｉ４であるので、
Ｖ ａ −Ｖ ４
Ｉａ−工ａ＝□ ・・叩・（８）
２ （７）、（８）式より であるから、本式に（４）〜（６）式を代入すると−１
−−（ＶＢＥＩ−ＶＢＥ２＋Ｖ］３Ｅ８−ＶＴＩＥ４）
・・・（９）２（Ｒ１＋２Ｒ２） となる。また、（４）、（９）式を（８）式に代入する
と、＋−（Ｖｎｒ：＋−Ｖｎｂ２＋Ｖｎｈａ−ＶＩ］Ｅ
４） ・・旬日’Ｒ１＋２Ｂ２ ここで、第１、第２のカレントミラー回路（１）、（２
）の出力側トランジスタＱ７、Ｑ９のコレクタ電流はそ
れぞれＩａ、Ｉ４とな、Ｄ、第１の抵抗Ｒ３＋には第１
のダイオードＤ１を介して電流Ｉａ−Ｉ４が流れる。す
女わち、 △Ｖ＝Ｒ３１（Ｉ ｓ−Ｉ ４ ） であるから、 ＋−（ＶＢＥＩ−ＶＢＥ２＋ＶＢＥ３−’ＶＥＥ４）
・・・（６）Ｒ１＋２Ｒ２ （９）式を（３）式に代入すると、出力電圧Ｖｏは−４
−−（Ｖ Ｂ Ｅ Ｉ −Ｖ Ｂ Ｅ ２＋Ｖ Ｂ Ｅ
ａ −Ｖ Ｂ Ｅ ４ ） ） ・・・（２）Ｒ１＋
２Ｒ２ となる。
２ （７）、（８）式より であるから、本式に（４）〜（６）式を代入すると−１
−−（ＶＢＥＩ−ＶＢＥ２＋Ｖ］３Ｅ８−ＶＴＩＥ４）
・・・（９）２（Ｒ１＋２Ｒ２） となる。また、（４）、（９）式を（８）式に代入する
と、＋−（Ｖｎｒ：＋−Ｖｎｂ２＋Ｖｎｈａ−ＶＩ］Ｅ
４） ・・旬日’Ｒ１＋２Ｂ２ ここで、第１、第２のカレントミラー回路（１）、（２
）の出力側トランジスタＱ７、Ｑ９のコレクタ電流はそ
れぞれＩａ、Ｉ４とな、Ｄ、第１の抵抗Ｒ３＋には第１
のダイオードＤ１を介して電流Ｉａ−Ｉ４が流れる。す
女わち、 △Ｖ＝Ｒ３１（Ｉ ｓ−Ｉ ４ ） であるから、 ＋−（ＶＢＥＩ−ＶＢＥ２＋ＶＢＥ３−’ＶＥＥ４）
・・・（６）Ｒ１＋２Ｒ２ （９）式を（３）式に代入すると、出力電圧Ｖｏは−４
−−（Ｖ Ｂ Ｅ Ｉ −Ｖ Ｂ Ｅ ２＋Ｖ Ｂ Ｅ
ａ −Ｖ Ｂ Ｅ ４ ） ） ・・・（２）Ｒ１＋
２Ｒ２ となる。
■）、（６）式において、Ｒ３１＝Ｒ１＋２Ｒ２となる
ように、各定数を選ぶと、 △Ｖ＝ＶＢＥ１−ＶｌｌＥ２＋Ｖ］ＩＥ３−ＶＢＥ４−
ＶＢＥ５＋ＶＢＥ６ ・・・αゆとなる。
ように、各定数を選ぶと、 △Ｖ＝ＶＢＥ１−ＶｌｌＥ２＋Ｖ］ＩＥ３−ＶＢＥ４−
ＶＢＥ５＋ＶＢＥ６ ・・・αゆとなる。
○Ｉｓ（工４も同様にして解析すると、その出力電圧■
０は０■式と同一になる。
０は０■式と同一になる。
（２）Ｂ級動作領域（第１の出力トランジスタｑ１がオ
ン、第２の出力トランジスタＱ２がオフの場合） 第３図において、各岐路に流れる電流を図示のようにＩ
ｌ〜■４とし、（１）と同様に、１ｇ））Ｉａ−工４ の条件の下に、出力電圧■０を求める。
ン、第２の出力トランジスタＱ２がオフの場合） 第３図において、各岐路に流れる電流を図示のようにＩ
ｌ〜■４とし、（１）と同様に、１ｇ））Ｉａ−工４ の条件の下に、出力電圧■０を求める。
○Ｉａ）Ｉ４の場合（第１のダイオードＤ１がオン、第
２のダイオードＤ２がオンの場合）について、各電圧を
求めると、 となる。
２のダイオードＤ２がオンの場合）について、各電圧を
求めると、 となる。
また、
ｒｔ ｒｔ ＋２γ２
であるから、
■Ｏ
Ｉ＋＋ｌ２＝−・・−・α′７）
ＲＬ
である。
（イ）、α９式よシ
となり、本式に（ト）式を代入すると、（Ｖｓ−１−Ｖ
ｎ＋△Ｖ−ＶｎＥ＋−Ｖ＋＋Ｅａ） ・・
・・・（ト）となる。
ｎ＋△Ｖ−ＶｎＥ＋−Ｖ＋＋Ｅａ） ・・
・・・（ト）となる。
また、
であるから、（へ）式、（２）式より
ｒｌ（ｒ１＋２ｒ２）＋２Ｃｒｌ＋ｒ２）ＲＬ（ＶＳ＋
ＶＢ＋△Ｖ−ＶＴＩＥ １−ＶＴＩＥ３ ）
・（ホ）となる。
ＶＢ＋△Ｖ−ＶＴＩＥ １−ＶＴＩＥ３ ）
・（ホ）となる。
また、
Ｖｓ ＝ Ｖｓ ＋Ｖｎ ＋△ｖ −ＶＴＩＥ５
・・・１）Ｖ６＝ Ｖｓ −ＶＢ ＋ＶＩＩＥ６
・・・・（イ）である。
・・・１）Ｖ６＝ Ｖｓ −ＶＢ ＋ＶＩＩＥ６
・・・・（イ）である。
ここで、Ｉａ−Ｉ４は（７）、（８）式で与えられるか
ら、 となる。
ら、 となる。
以下、Ａ級動作領域における解析と同様の手続によシ、
−（ＶＢＥ５−ＶＢＥ６） 旧（イ）Ｒ１＋２
Ｒ２ そして、 △Ｖ＝Ｒａ １（Ｉ３−工４ ）＝（Ｒ１＋２Ｒ２）（
Ｉａ−工ｌｌ）であるから −６（ＶＤＥ５−ＶＩＩＥ６） ・＝＠）２（ｒ１十
１２）（ｒ１＋２ＲＬ） となる。本式を（至）式に代入すると、ＲＬ ＶＯ＝ Ｖｓ −−（ＶＢＥ５−ＶＢＥ６ ）
−−＠ｒ１＋２ＲＬ ｒ＋＋２Ｒｒ。
Ｒ２ そして、 △Ｖ＝Ｒａ １（Ｉ３−工４ ）＝（Ｒ１＋２Ｒ２）（
Ｉａ−工ｌｌ）であるから −６（ＶＤＥ５−ＶＩＩＥ６） ・＝＠）２（ｒ１十
１２）（ｒ１＋２ＲＬ） となる。本式を（至）式に代入すると、ＲＬ ＶＯ＝ Ｖｓ −−（ＶＢＥ５−ＶＢＥ６ ）
−−＠ｒ１＋２ＲＬ ｒ＋＋２Ｒｒ。
となる。
○Ｉ３＜Ｉ４も同様にして解析すると、その出力電圧Ｖ
ｏは（イ）式と同一になる。
ｏは（イ）式と同一になる。
以上の動作解析から明らかなように、Ａ級動作領域、Ｂ
級動作領域のいずれの領域においても、その出力電圧は
、（ハ）、（イ）式で表わされるように同一の伝達特性
を有する。
級動作領域のいずれの領域においても、その出力電圧は
、（ハ）、（イ）式で表わされるように同一の伝達特性
を有する。
たとえば、Ａ級動作領域において、正方向の入力に対し
て、第１の駆動トランジスタＱ３、第１の出力トランジ
スタＱ、のエミッタ電流が増大し、それに伴って、ベー
ス・エミッタ電圧Ｖ ｎＥｇ、ＶＢＥＩ、’ が増大し
て、第１の出力トランジスタＱ＋のエミッタ電圧■１が
減少する。そして、抵抗Ｒ２には抵抗Ｒ３，Ｒｚの接続
中点Ｐ１と抵抗ｒ２、Ｉ２の接続中点Ｐ２との電圧差に
比例した電流Ｉａ−Ｉ４が流れる。これは（ト）式で与
えられる。
て、第１の駆動トランジスタＱ３、第１の出力トランジ
スタＱ、のエミッタ電流が増大し、それに伴って、ベー
ス・エミッタ電圧Ｖ ｎＥｇ、ＶＢＥＩ、’ が増大し
て、第１の出力トランジスタＱ＋のエミッタ電圧■１が
減少する。そして、抵抗Ｒ２には抵抗Ｒ３，Ｒｚの接続
中点Ｐ１と抵抗ｒ２、Ｉ２の接続中点Ｐ２との電圧差に
比例した電流Ｉａ−Ｉ４が流れる。これは（ト）式で与
えられる。
この電流Ｉａ−Ｉ４と同一の電流が第１のダイオードＤ
１を通して第１の抵抗Ｒａ＋に流れ、この第１の抵抗Ｒ
ａ＋の両端には △Ｖ＝Ｒ８］ （工ｓ−工４ ） なる電圧が発生する。
１を通して第１の抵抗Ｒａ＋に流れ、この第１の抵抗Ｒ
ａ＋の両端には △Ｖ＝Ｒ８］ （工ｓ−工４ ） なる電圧が発生する。
ここで、Ｒ８１＝ＲＩ＋２Ｒ２とすると△Ｖ ＝ ＶＴ
ＩＥＩ−ＶｌｌＥ２＋ＶＩＩＥ８−ＶＢＥ４−ＶＢＥ５
＋ＶＩＩＥ６ ・・ α４となる０実際上、トランジ
スタＱ３〜Ｑ６のエミッタ電流は第１、第２の出力トラ
ンジスタＱ１、Ｑ２のエミッタ電流に比べて十分小さく
、かつ、変化も小さいので、トランジスタＱ３〜Ｑ６の
ベース・エミッタ電圧は Ｖｌｌｌ１士ＶＤＥ５ ＶＢＥ４千ＶＢＥ６の関係
にあるので、（ロ）式は △■キ’Ｖ’ｎＥｔ −ＶｎＥ２ となる。
ＩＥＩ−ＶｌｌＥ２＋ＶＩＩＥ８−ＶＢＥ４−ＶＢＥ５
＋ＶＩＩＥ６ ・・ α４となる０実際上、トランジ
スタＱ３〜Ｑ６のエミッタ電流は第１、第２の出力トラ
ンジスタＱ１、Ｑ２のエミッタ電流に比べて十分小さく
、かつ、変化も小さいので、トランジスタＱ３〜Ｑ６の
ベース・エミッタ電圧は Ｖｌｌｌ１士ＶＤＥ５ ＶＢＥ４千ＶＢＥ６の関係
にあるので、（ロ）式は △■キ’Ｖ’ｎＥｔ −ＶｎＥ２ となる。
すなわち、第１、第２の出力トランジスタＱ１、Ｑ２の
ベース・エミッタ間電圧ＶＢＥＩ、ＶＢＥ２の差（ＶＴ
ＩＥＩ −ＶＩＩＥ２ ）の電圧を正側の第１のバイア
ス電圧Ｖｎ＋に加算することにより、出力電圧Ｖｏに現
われる第１、第２の出力トランジスタＱｌ、Ｑ２のベー
ス・エミッタ間′電圧ＶＢＥＩ 、ＶＢＥ２成分がキャ
ンセルされる。
ベース・エミッタ間電圧ＶＢＥＩ、ＶＢＥ２の差（ＶＴ
ＩＥＩ −ＶＩＩＥ２ ）の電圧を正側の第１のバイア
ス電圧Ｖｎ＋に加算することにより、出力電圧Ｖｏに現
われる第１、第２の出力トランジスタＱｌ、Ｑ２のベー
ス・エミッタ間′電圧ＶＢＥＩ 、ＶＢＥ２成分がキャ
ンセルされる。
Ｂ級動作領域において、正方向の入力に対して、第１の
抵抗Ｒ３１の両端には（ホ）式で表わされる△■なる電
圧が発生するが、これは、入力電圧Ｖｓに比例した電圧
（（ホ）式第１項）および正側の第１のバイアス電圧Ｖ
ｒｕと第１の出力−トランジスタＱ１、第１の駆動ト
ランジスタＱ３のベース・エミッタ間電圧ＶＢＥＩ 、
ＶＢＥ２の和との差の電圧（同式第２項）に比例しだ電
圧を正側の第１のバイアス電圧Ｖ Ｔｌｌに加算するこ
とにより、出力電圧Ｖｏに現われる第１のバイアス電圧
Ｖ Ｔｌｌおよび第１の出力トランジスタＱ ’ 、第
１の駆動トランジスタＱ３のベース・エミッタ間電圧Ｖ
Ｔ３Ｅｌ 、ＶＩＩＥ３成分がキャンセルされることを
意味する。
抵抗Ｒ３１の両端には（ホ）式で表わされる△■なる電
圧が発生するが、これは、入力電圧Ｖｓに比例した電圧
（（ホ）式第１項）および正側の第１のバイアス電圧Ｖ
ｒｕと第１の出力−トランジスタＱ１、第１の駆動ト
ランジスタＱ３のベース・エミッタ間電圧ＶＢＥＩ 、
ＶＢＥ２の和との差の電圧（同式第２項）に比例しだ電
圧を正側の第１のバイアス電圧Ｖ Ｔｌｌに加算するこ
とにより、出力電圧Ｖｏに現われる第１のバイアス電圧
Ｖ Ｔｌｌおよび第１の出力トランジスタＱ ’ 、第
１の駆動トランジスタＱ３のベース・エミッタ間電圧Ｖ
Ｔ３Ｅｌ 、ＶＩＩＥ３成分がキャンセルされることを
意味する。
このようにして、正方向の入力に対しては、Ａ級動作領
域では、第１、第２の出力トランジスタＱｌ、Ｑ２のベ
ース・エミッタ間電圧ＶＩＩＥＩ、ＶＴ］Ｅ２の差の電
圧（ＶｎＦ、ｔ −ＶＴＩＥ２ ）をバイアス補（Ｊ電
圧として正側の第１のバイアス電圧Ｖｕ＋に加算するこ
とにより、また、Ｂ級動作領域では、入力電圧■Ｓに比
例した電圧および正側の第１のバイアス電圧Ｖｎ＋と第
１の出力トランジスタＱｌ、第１の駆動トランジスタＱ
３のベース・エミッタ間電圧■ＢＥＩ、ＶｎＥａの和と
の差の電圧（Ｖ Ｂｌ−ＶｎＢ＋ −Ｖｌ］Ｅ３）Ｋ比
例した電圧をバイアス補償電圧として正側の第１のバイ
アス電圧ＶＢ１に加算することにより、（至）、（ト）
式で表わされるように、Ａ級動作領域、Ｂ級動作領域に
おいても同一の伝達特性を有する出力電圧■０が得られ
る。
域では、第１、第２の出力トランジスタＱｌ、Ｑ２のベ
ース・エミッタ間電圧ＶＩＩＥＩ、ＶＴ］Ｅ２の差の電
圧（ＶｎＦ、ｔ −ＶＴＩＥ２ ）をバイアス補（Ｊ電
圧として正側の第１のバイアス電圧Ｖｕ＋に加算するこ
とにより、また、Ｂ級動作領域では、入力電圧■Ｓに比
例した電圧および正側の第１のバイアス電圧Ｖｎ＋と第
１の出力トランジスタＱｌ、第１の駆動トランジスタＱ
３のベース・エミッタ間電圧■ＢＥＩ、ＶｎＥａの和と
の差の電圧（Ｖ Ｂｌ−ＶｎＢ＋ −Ｖｌ］Ｅ３）Ｋ比
例した電圧をバイアス補償電圧として正側の第１のバイ
アス電圧ＶＢ１に加算することにより、（至）、（ト）
式で表わされるように、Ａ級動作領域、Ｂ級動作領域に
おいても同一の伝達特性を有する出力電圧■０が得られ
る。
同様に、負方向の入力に対しても、Ａ級動作領域では、
ＶＩ］Ｅ２− ＶＢＥＩ
なるバイアス補償電圧を負側の第２のバイアス電圧ＶＢ
２に加算し、Ｂ級動作領域では、ＫＩＶｓ −４−Ｋ
２（−ＶＢ２＋ＶＢＥ２＋ＶＢＥ４）ただし、Ｋ１、Ｋ
２は定数 なるバイアス補償電圧を負側の第２のバイアス電圧ＶＤ
２に加算することによシ、Ａ級動作領域、Ｂ級動作領域
において同一伝達特性を有する出力電圧が得られる。
２に加算し、Ｂ級動作領域では、ＫＩＶｓ −４−Ｋ
２（−ＶＢ２＋ＶＢＥ２＋ＶＢＥ４）ただし、Ｋ１、Ｋ
２は定数 なるバイアス補償電圧を負側の第２のバイアス電圧ＶＤ
２に加算することによシ、Ａ級動作領域、Ｂ級動作領域
において同一伝達特性を有する出力電圧が得られる。
したがって、Ａ級動作領域、Ｂ級動作領域の境界領域に
おいて伝達特性が不連続にならないので、クロスオーバ
ー歪みが著しく低減され、また、バイアス設定も容易に
なる。また、出力電圧■０を表わす（至）、（イ）式の
第２項は第１、第２のトランジスタＱ５、Ｑ６のベース
・エミッタ間電圧ＶＩＩＥ５、Ｖ１６の関数になってい
るが、この第１、第２のトランジスタＱ５．Ｑｓのエミ
ッタ電流とその変化量は第１、第２の出力トランジスタ
Ｑｌ、Ｑ２のそれに比べて十分小さいだめ、第１、第２
のトランジスタＱｓ、Ｑｅのベース・エミッタ間電圧Ｖ
ｎＥｓ 、ＶＩＩＥ６の対エミッタ電流変化は従来例に
比べて十分小さくなるので、トランジスタのベース。
おいて伝達特性が不連続にならないので、クロスオーバ
ー歪みが著しく低減され、また、バイアス設定も容易に
なる。また、出力電圧■０を表わす（至）、（イ）式の
第２項は第１、第２のトランジスタＱ５、Ｑ６のベース
・エミッタ間電圧ＶＩＩＥ５、Ｖ１６の関数になってい
るが、この第１、第２のトランジスタＱ５．Ｑｓのエミ
ッタ電流とその変化量は第１、第２の出力トランジスタ
Ｑｌ、Ｑ２のそれに比べて十分小さいだめ、第１、第２
のトランジスタＱｓ、Ｑｅのベース・エミッタ間電圧Ｖ
ｎＥｓ 、ＶＩＩＥ６の対エミッタ電流変化は従来例に
比べて十分小さくなるので、トランジスタのベース。
エミッタ間電圧の非線形性に原因する歪成分が著しく低
減される。
減される。
第４図は、第２図の実施例で、抵抗Ｒ１、Ｒ２の接続中
点Ｐ＋と抵抗ｒ２、ｒ２の接続中点Ｐ２との間を直結し
た、すなわち、抵抗Ｒ２を短絡した他の実施例を示し、
その動作は第２図の実施例と同一である。
点Ｐ＋と抵抗ｒ２、ｒ２の接続中点Ｐ２との間を直結し
た、すなわち、抵抗Ｒ２を短絡した他の実施例を示し、
その動作は第２図の実施例と同一である。
第５図は、第２図の実施例において、第１、第２のダイ
オードＤＩ、Ｄ２の代わシにカレントミラー回路を用い
て構成した他の実施例である。
オードＤＩ、Ｄ２の代わシにカレントミラー回路を用い
て構成した他の実施例である。
図において、エミッタを抵抗Ｒを介して正の電源＋Ｖ
ｃｃに接続したトランジスタＱｔ＋のベースと第１のカ
レントミラー回路（１）のトランジスタＱ８のベースと
を接続して第３のカレントミラー回路（３）形成し、同
様に、エミッタを抵抗Ｒを介して負の電源−Ｖｃｃに接
続したトランジスタＱ１２のベースを第２のカレントミ
ラー回路（２）のトランジスタＱ ｔｏのベースとを接
続して第４のカレントミラー回路（４）を形成する。そ
して、第３、第４のカレントミラー回路（３）、（４）
の出力側トランジスタＱｌ＋、Ｑ１２のコレクタを第１
第２の駆動トランジスタＱａ、Ｑ４のベースにそれぞれ
接続するとともに、上記出力側トランジスタＱｌｌ、Ｑ
ｌ２のエミッタを第２、第１のカレントミラー回路（２
）、（１）の出力側トランジスタＱ９．Ｑ７のコレクタ
にそれぞれ接続したものである。
ｃｃに接続したトランジスタＱｔ＋のベースと第１のカ
レントミラー回路（１）のトランジスタＱ８のベースと
を接続して第３のカレントミラー回路（３）形成し、同
様に、エミッタを抵抗Ｒを介して負の電源−Ｖｃｃに接
続したトランジスタＱ１２のベースを第２のカレントミ
ラー回路（２）のトランジスタＱ ｔｏのベースとを接
続して第４のカレントミラー回路（４）を形成する。そ
して、第３、第４のカレントミラー回路（３）、（４）
の出力側トランジスタＱｌ＋、Ｑ１２のコレクタを第１
第２の駆動トランジスタＱａ、Ｑ４のベースにそれぞれ
接続するとともに、上記出力側トランジスタＱｌｌ、Ｑ
ｌ２のエミッタを第２、第１のカレントミラー回路（２
）、（１）の出力側トランジスタＱ９．Ｑ７のコレクタ
にそれぞれ接続したものである。
次に動作を説明すると、第２図の実施例と同様に、正方
向の入力に対して抵抗Ｒ１，Ｒ１に電流工３、工４が流
れ、そして、抵抗Ｒ２に電流工３−Ｉ４が流れていると
すると、第１、第２のカレントミラー回路（’１）、（
２）の出力側トランジスタＱ ｒ、、 Ｑ ｓのコレク
タには電流Ｉ３．Ｉ４が流れ、また、第３のカレントミ
ラー回路（３）の出力側トランジスタＱｏのエミッタに
は電流Ｉ３が流れ、そのうち電流工４だけがトランジス
タＱ９のコレクタに流れ込む。したがって、この出力側
トランジスタＱｕのコレクタには電流工３、工４の差の
電流Ｉａ−Ｉ４が流れ、この電流が第１の抵抗Ｒａ＋に
供給されて、第１の抵抗Ｒａｔの両端には △Ｖ ＝Ｒａ＋ （Ｉｇ−Ｉ４ ） なる電圧が発生する。一方、トランジスタＱ１２のエミ
ッタに接続されている抵抗ＲにはトランジスタＱ７のコ
レクタから電流工３が供給されており、電圧降下工ｓＲ
を生じている。この電圧降下は、トランジスタＱｌＧの
エミッタに接続されている抵抗Ｒによる電圧降下分Ｉ４
Ｒよりも大きいので、トランジスタＱ１２遮断状態にな
っている。
向の入力に対して抵抗Ｒ１，Ｒ１に電流工３、工４が流
れ、そして、抵抗Ｒ２に電流工３−Ｉ４が流れていると
すると、第１、第２のカレントミラー回路（’１）、（
２）の出力側トランジスタＱ ｒ、、 Ｑ ｓのコレク
タには電流Ｉ３．Ｉ４が流れ、また、第３のカレントミ
ラー回路（３）の出力側トランジスタＱｏのエミッタに
は電流Ｉ３が流れ、そのうち電流工４だけがトランジス
タＱ９のコレクタに流れ込む。したがって、この出力側
トランジスタＱｕのコレクタには電流工３、工４の差の
電流Ｉａ−Ｉ４が流れ、この電流が第１の抵抗Ｒａ＋に
供給されて、第１の抵抗Ｒａｔの両端には △Ｖ ＝Ｒａ＋ （Ｉｇ−Ｉ４ ） なる電圧が発生する。一方、トランジスタＱ１２のエミ
ッタに接続されている抵抗ＲにはトランジスタＱ７のコ
レクタから電流工３が供給されており、電圧降下工ｓＲ
を生じている。この電圧降下は、トランジスタＱｌＧの
エミッタに接続されている抵抗Ｒによる電圧降下分Ｉ４
Ｒよりも大きいので、トランジスタＱ１２遮断状態にな
っている。
負方向の入力に対しては、ｌ４）Ｉ３となり、上記カレ
ントミラー回路（１）、（３）をカレン、トミラー回路
（２）、（４）に、また、カレントミラー回路（２）、
（４）をカレントミラー（１）、（３）に置換えて考え
れば、同様の結果が得られる。
ントミラー回路（１）、（３）をカレン、トミラー回路
（２）、（４）に、また、カレントミラー回路（２）、
（４）をカレントミラー（１）、（３）に置換えて考え
れば、同様の結果が得られる。
すなわち、第３、第４のカレントミラー回路（３）、（
４）は電流工８、■４の減算機能と第２図の第１、第２
のダイオードＤＩ、Ｄ２のスイッチング機能を併用する
ものである。
４）は電流工８、■４の減算機能と第２図の第１、第２
のダイオードＤＩ、Ｄ２のスイッチング機能を併用する
ものである。
第６図は、第２図の実施例を適用した電力増幅器の具体
的な回路例を示す。
的な回路例を示す。
以上のように、本発明は、複数段ダーリントン接続した
正側の第１の駆動トランジスタＱ３、第■の出力トラン
ジスタＱ １ ％負側の第２の駆動トランジスタＱ４、
第２の出力トランジスタＱ２の上記第１、第２の出力ト
ランジスタＱｌ、Ｑ２を直列接続した抵抗ｒＩ、ｒＩを
介してプソ７ユプル接続し、当該抵抗ｒ１、ｒｌの接続
中点を出力端子とし、上記第１、第２の駆動トランジス
タＱ３、Ｑ４のベースに正側、負側の第１、第２のバイ
アス電圧Ｖｌｌｌ、ＶＢ２をそれぞれ印加した構成にお
いて、（イ）Ａ級動作領域において、上記第１、第２の
出力トランジスタＱｌ、Ｑ２のベース・エミッタ間電圧
の差の電圧を当該差の電圧が正の場合は上記正側の第１
のバイアス電圧ＶＢＩへ加算し、上記差の電圧が負の場
合は上記負側の第２のバイアス電圧ＶＢ２へ加算し、（
ロ）Ｂ級動作領域において、入力電圧Ｖｓに比例しだ電
圧および正側の第１のバイアス電圧ＶＢＩと上記第１の
駆動トランジスタＱ３、第１の出力トランジスタＱ１の
ベース・エミッタ間電圧の和との差の電圧に比例した電
圧、または、入力電圧Ｖｓに比例した電圧および負側の
第２のバイアス電圧ＶＥ２と上記第２の駆動トランジス
タＱ ’ｉ 、第２の出力トランジスタＱ２のベース・
エミッタ間電圧の和との差の電圧に比例した電圧を正側
の第１のバイアス電圧Ｖ ｎ＋ 、または、負側の第２
のバイアス電圧ＶＴ１２へ加算するようにした咎、こと
を特徴とするので、Ａ級動作領域、Ｂ級動作領域におい
て同一の伝達特性を有する出力電圧が得られ、クロスオ
ーバー歪みが著しく低減されるのみならず、特に、出力
トランジスタのベース・エミッタ間電圧の非直線性に起
因する歪成分が著しく低減される優れた利点を有する。
正側の第１の駆動トランジスタＱ３、第■の出力トラン
ジスタＱ １ ％負側の第２の駆動トランジスタＱ４、
第２の出力トランジスタＱ２の上記第１、第２の出力ト
ランジスタＱｌ、Ｑ２を直列接続した抵抗ｒＩ、ｒＩを
介してプソ７ユプル接続し、当該抵抗ｒ１、ｒｌの接続
中点を出力端子とし、上記第１、第２の駆動トランジス
タＱ３、Ｑ４のベースに正側、負側の第１、第２のバイ
アス電圧Ｖｌｌｌ、ＶＢ２をそれぞれ印加した構成にお
いて、（イ）Ａ級動作領域において、上記第１、第２の
出力トランジスタＱｌ、Ｑ２のベース・エミッタ間電圧
の差の電圧を当該差の電圧が正の場合は上記正側の第１
のバイアス電圧ＶＢＩへ加算し、上記差の電圧が負の場
合は上記負側の第２のバイアス電圧ＶＢ２へ加算し、（
ロ）Ｂ級動作領域において、入力電圧Ｖｓに比例しだ電
圧および正側の第１のバイアス電圧ＶＢＩと上記第１の
駆動トランジスタＱ３、第１の出力トランジスタＱ１の
ベース・エミッタ間電圧の和との差の電圧に比例した電
圧、または、入力電圧Ｖｓに比例した電圧および負側の
第２のバイアス電圧ＶＥ２と上記第２の駆動トランジス
タＱ ’ｉ 、第２の出力トランジスタＱ２のベース・
エミッタ間電圧の和との差の電圧に比例した電圧を正側
の第１のバイアス電圧Ｖ ｎ＋ 、または、負側の第２
のバイアス電圧ＶＴ１２へ加算するようにした咎、こと
を特徴とするので、Ａ級動作領域、Ｂ級動作領域におい
て同一の伝達特性を有する出力電圧が得られ、クロスオ
ーバー歪みが著しく低減されるのみならず、特に、出力
トランジスタのベース・エミッタ間電圧の非直線性に起
因する歪成分が著しく低減される優れた利点を有する。
第１図は従来の電力増幅器の要部構成を示す図、第２図
および％３図は本発明の電力増幅器の要部構成を示す図
、第４図および第５図は同、他の実施例の要部構成を示
す図、第６図は同、具体的な回路例を示す図である。 Ｑｌ、Ｑ２、Ｑ３、Ｑ４゛はトランジスタ、ＶＢＩＶＴ
Ｉ２はバイアス電圧、ｒｌは抵抗。 特許出願人 オンキヨー株式会社 代理人 弁理士 佐 當 彌 太 部 第Ｔ圀 ？ 第４．７
および％３図は本発明の電力増幅器の要部構成を示す図
、第４図および第５図は同、他の実施例の要部構成を示
す図、第６図は同、具体的な回路例を示す図である。 Ｑｌ、Ｑ２、Ｑ３、Ｑ４゛はトランジスタ、ＶＢＩＶＴ
Ｉ２はバイアス電圧、ｒｌは抵抗。 特許出願人 オンキヨー株式会社 代理人 弁理士 佐 當 彌 太 部 第Ｔ圀 ？ 第４．７
Claims (1)
- 複数段ダーリントン接続した正側の第１の駆動トランジ
スタＱ ａｓ第１の出力トランジスタＱ１、負側の第２
の駆動トランジスタＱ４、第２の出力トランジスタＱ２
の上記第１、第２の出力トランジスタＱｌ、Ｑ２を直列
接続した抵抗ｒｌ、ｒ１を介してプッシュプル接続し、
当該抵抗ｒ１、ｒｌの接続中点を出力端子とし、上記第
１、第２の駆動トランジスタＱ３．Ｑ４のベースに正側
、負側の第１、第２のバイアス電圧Ｖ Ｂｌ、Ｖ Ｉ１
２をそれぞれ印加した構成において、（イ）Ａ級動作領
域において、上記第１、第２の出力トランジスタＱ１、
Ｑ２のベース・エミッタ間電圧の差の電圧を当該差の電
圧が正の場合は上記正側の第１のバイアス電圧■旧へ加
算し、上記差の電圧が負の場合は上記負側の第２のバイ
アス電圧Ｖ １１２へ加算し、（ロ）Ｂ級動作領域にお
いて、入力電圧Ｖｓに比例した電圧および正側の第１の
バイアス電圧Ｖｎｔと上記第１の駆動トランジスタＱ３
、第１の出力トランジスタＱ１のベース・エミッタ間電
圧の和との差の電圧に比例した電圧、または、入力電圧
Ｖｓに比例した電圧および負側の第２のバイアス電圧■
Ｂ２と上記第２の駆動トランジスタＱ ４１第２の出力
トランジスタＱ２のベース・エミッタ間電圧の和との差
の電圧に比例した電圧を正側の第１のバイアス電圧■旧
捷たは、負側の第２のバイアス電圧Ｂ２へ加算するよう
にした、ことを特徴とする電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6258283A JPS59188207A (ja) | 1983-04-08 | 1983-04-08 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6258283A JPS59188207A (ja) | 1983-04-08 | 1983-04-08 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59188207A true JPS59188207A (ja) | 1984-10-25 |
| JPH0562485B2 JPH0562485B2 (ja) | 1993-09-08 |
Family
ID=13204454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6258283A Granted JPS59188207A (ja) | 1983-04-08 | 1983-04-08 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188207A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2424107A3 (en) * | 2010-08-27 | 2012-06-27 | Onkyo Corporation | Current-voltage conversion circuit |
-
1983
- 1983-04-08 JP JP6258283A patent/JPS59188207A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2424107A3 (en) * | 2010-08-27 | 2012-06-27 | Onkyo Corporation | Current-voltage conversion circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0562485B2 (ja) | 1993-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4338527A (en) | Voltage-current conversion circuit | |
| US4267519A (en) | Operational transconductance amplifiers with non-linear component current amplifiers | |
| JP3118393B2 (ja) | 差動増幅回路 | |
| JPH0452645B2 (ja) | ||
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| JPH02274109A (ja) | 電流増幅器 | |
| US4661781A (en) | Amplifier with floating inverting and non-inverting inputs and stabilized direct output voltage level | |
| JPS59188207A (ja) | 電力増幅器 | |
| US4928073A (en) | DC amplifier | |
| JPS6154286B2 (ja) | ||
| US4529946A (en) | Differential amplifier circuit | |
| US4491803A (en) | Current-limiting mechanism for a precision differential amplifier | |
| JP3153569B2 (ja) | 電圧電流変換回路 | |
| JP3140107B2 (ja) | 差動増幅器 | |
| JPS59188208A (ja) | 電力増幅器 | |
| JP2613944B2 (ja) | 電流ミラー回路 | |
| JPH0478044B2 (ja) | ||
| JPS6262605A (ja) | 電圧電流変換回路 | |
| JPS6314506A (ja) | 電圧増幅回路 | |
| JPS5932210A (ja) | トランジスタ増幅回路 | |
| JPS6131644B2 (ja) | ||
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH0533563B2 (ja) | ||
| JP2001195141A (ja) | バンドギャップリファレンス回路 | |
| JPS6024712A (ja) | 電圧電流変換器 |