JPS59188148A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59188148A JPS59188148A JP59063303A JP6330384A JPS59188148A JP S59188148 A JPS59188148 A JP S59188148A JP 59063303 A JP59063303 A JP 59063303A JP 6330384 A JP6330384 A JP 6330384A JP S59188148 A JPS59188148 A JP S59188148A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wiring
- wiring layer
- length
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の電極取り出し構造に係り、ｉ：、
とじてリニアＩＣ等において、高抵抗拡散抵抗等の素ｒ
−とアルミニウム配線とのコンタクト部に異常なコンタ
クトアロイか生ずるのを防止し、よって−１−記コンタ
クト部等の各端子の静電破壊強度を高めることを目的と
する。
とじてリニアＩＣ等において、高抵抗拡散抵抗等の素ｒ
−とアルミニウム配線とのコンタクト部に異常なコンタ
クトアロイか生ずるのを防止し、よって−１−記コンタ
クト部等の各端子の静電破壊強度を高めることを目的と
する。
なお、従来のアロイ防止構造として米国特許第３３８２
５６８号明細書に開示されているものかある。
５６８号明細書に開示されているものかある。
リニアＩＣ等において、各端子特にポンディングパッド
と拡散抵抗とのコンタクト部において静電破壊強度不良
か発生することがある。
と拡散抵抗とのコンタクト部において静電破壊強度不良
か発生することがある。
かかる原因を追究したところかがる破壊は拡散層の深さ
が１μ以下と薄い部分に上記フンタクトが形ｒ＆されて
いるような場合に生じやすく、またアルミニウムが上記
拡散抵抗を形成した領域（あるいはシリコン基板）中に
浸透して異常なフンタフ１フ０イか生ずるからであると
いうことが１′１ｊ明した。この場合、」１記アルミニ
ウムの浸透現象は、ペレソ） （ｚＩけ、外部リード線
のボンディングあるいは封止等の各処理工程時の熱によ
り促進される。
が１μ以下と薄い部分に上記フンタクトが形ｒ＆されて
いるような場合に生じやすく、またアルミニウムが上記
拡散抵抗を形成した領域（あるいはシリコン基板）中に
浸透して異常なフンタフ１フ０イか生ずるからであると
いうことが１′１ｊ明した。この場合、」１記アルミニ
ウムの浸透現象は、ペレソ） （ｚＩけ、外部リード線
のボンディングあるいは封止等の各処理工程時の熱によ
り促進される。
更に−１−記アルミニウムの浸透現象を解析したところ
、該現象は、上記ボンデ゛イングパンドから」−記拡散
抵抗のコンタクト穴（すなわち、−１−記拡散抵抗に月
するフンタクトを得るために半導体装置１−に形成され
ている絶縁膜にあけられた穴）までのアルミニウム配線
のｌ” ｔｆｆｌｌが短いほど生しやすい、二とか１゛
り明した。
、該現象は、上記ボンデ゛イングパンドから」−記拡散
抵抗のコンタクト穴（すなわち、−１−記拡散抵抗に月
するフンタクトを得るために半導体装置１−に形成され
ている絶縁膜にあけられた穴）までのアルミニウム配線
のｌ” ｔｆｆｌｌが短いほど生しやすい、二とか１゛
り明した。
そ、二で゛、−１−記ホンテ゛イングパノドとフンタク
ト穴間のｇ１４ＩＵ （両者間を最短距離で結ふ線の長
さ）を火きくすることにより、その間のアルミニウム配
線長を大きくして」１記浸透現象を防止することができ
ると巧えられる。しｈ化この場合ペレントサイズが大き
くなりコスト高になると共にパターン設計に自由度を欠
くおそれがある。
ト穴間のｇ１４ＩＵ （両者間を最短距離で結ふ線の長
さ）を火きくすることにより、その間のアルミニウム配
線長を大きくして」１記浸透現象を防止することができ
ると巧えられる。しｈ化この場合ペレントサイズが大き
くなりコスト高になると共にパターン設計に自由度を欠
くおそれがある。
本発明は−１−記問題点を考皮ニジて上記従来の欠点を
除去したものであり、以下図面と共にその１実施例にっ
と説明する。
除去したものであり、以下図面と共にその１実施例にっ
と説明する。
図は本発明になる電極取り出し構造の１実施例の乎面図
を示す。図中、１はボンディングバンドて゛、リニアＩ
Ｃの８１ペレント２（こスフライフ゛領ｊ或３の近くに
アルミニウム層により図のようにほぼ方形を成して形成
されている。４は４Ｊｊ：散抵抗テ、Ｉ−記ベレット２
中に所定の不純物を選択的に拡散することにより前述し
たように１μ以下と薄く形成されている。この拡散抵抗
４のコンタクト穴４ａと上記ポンディングパッド１との
距離ρは、従来と同程度である。５は」＝記ポンディン
グパッド１と拡散抵抗４とを結ふ゛アルミニウム配線で
、くし形状（ポンディングパッド１の一辺に沿って平行
な部分と、その部分に直交する部分とを有する形状）に
迂回した形状とされている。従ってこのアルミニツム配
線５の長さは、上記ポンディングパッド１とフンタクト
穴４ａとの距離を従来と同程度の長さρとしているにも
がかわらず、該長さρよりは大なる値を有している。な
お上記アルミニウム配線５の幅はフンタクト部にす彊す
るアルミニウムの幅よりも狭くして前記浸透現象をよ１
）効果的に防止しうる様形成されている。
を示す。図中、１はボンディングバンドて゛、リニアＩ
Ｃの８１ペレント２（こスフライフ゛領ｊ或３の近くに
アルミニウム層により図のようにほぼ方形を成して形成
されている。４は４Ｊｊ：散抵抗テ、Ｉ−記ベレット２
中に所定の不純物を選択的に拡散することにより前述し
たように１μ以下と薄く形成されている。この拡散抵抗
４のコンタクト穴４ａと上記ポンディングパッド１との
距離ρは、従来と同程度である。５は」＝記ポンディン
グパッド１と拡散抵抗４とを結ふ゛アルミニウム配線で
、くし形状（ポンディングパッド１の一辺に沿って平行
な部分と、その部分に直交する部分とを有する形状）に
迂回した形状とされている。従ってこのアルミニツム配
線５の長さは、上記ポンディングパッド１とフンタクト
穴４ａとの距離を従来と同程度の長さρとしているにも
がかわらず、該長さρよりは大なる値を有している。な
お上記アルミニウム配線５の幅はフンタクト部にす彊す
るアルミニウムの幅よりも狭くして前記浸透現象をよ１
）効果的に防止しうる様形成されている。
特に、図面から明らかなように、ポンディングパッド１
と接続部（コンタクト穴）４ａとの間の配線層５はその
ボンディングバンド１の辺（Ａ）に沿う第１配線層部分
（ボンディングバンド゛１の辺に沿って平行に配置され
ている部分、図ｉ？ｌｉはｌ−’ ｌ ｌＩｌ、の２本
存在している。）とそのボンディングバンド１から遠さ
かる第２配線層部分（Ｊ°記平行配置部分（こ月して直
交して配（Ｋされている部分）とより成り、かつ＋２第
１配線層部分は上記第２配線層部分よりも艮く形成され
ている。したかって、し記ボンデインクバッド１とコン
タクト穴間の距離（両者間を最短ｙ１糟１［で結５訂線
の長さ）ρか短くても複数本の第１配ｍＷｉ部分の存在
によってボンディングバンドから゛１′−辱体領域まで
の実質的なｌ？Ｉｉ離を充分大きくすることができる。
と接続部（コンタクト穴）４ａとの間の配線層５はその
ボンディングバンド１の辺（Ａ）に沿う第１配線層部分
（ボンディングバンド゛１の辺に沿って平行に配置され
ている部分、図ｉ？ｌｉはｌ−’ ｌ ｌＩｌ、の２本
存在している。）とそのボンディングバンド１から遠さ
かる第２配線層部分（Ｊ°記平行配置部分（こ月して直
交して配（Ｋされている部分）とより成り、かつ＋２第
１配線層部分は上記第２配線層部分よりも艮く形成され
ている。したかって、し記ボンデインクバッド１とコン
タクト穴間の距離（両者間を最短ｙ１糟１［で結５訂線
の長さ）ρか短くても複数本の第１配ｍＷｉ部分の存在
によってボンディングバンドから゛１′−辱体領域まで
の実質的なｌ？Ｉｉ離を充分大きくすることができる。
このため、ボンディングバンドの４４料か半導体領域へ
浸透するのを羅実に防１１−シ得ることがで外る。ホだ
、かかる配線層５の構造は、前述したように１カ、散層
の深さか１μ以ドと薄い場合において、パターン設計の
自由度を欠くことなく静電破壊強度を高めることがでト
る。そして、さらに−１ユ記した配線層５の構造は、し
ｌｉ？ｉｉから明らかなようにポンディングパッドと接
続部との間を最短Ｒ１１離で結ぶ線−にに池の配線層が
仏在していない場合に有効であり、配線層の高密度化を
計ることがでとる。
浸透するのを羅実に防１１−シ得ることがで外る。ホだ
、かかる配線層５の構造は、前述したように１カ、散層
の深さか１μ以ドと薄い場合において、パターン設計の
自由度を欠くことなく静電破壊強度を高めることがでト
る。そして、さらに−１ユ記した配線層５の構造は、し
ｌｉ？ｉｉから明らかなようにポンディングパッドと接
続部との間を最短Ｒ１１離で結ぶ線−にに池の配線層が
仏在していない場合に有効であり、配線層の高密度化を
計ることがでとる。
なお、１−記アルミニウム配線５はくし形状に限定され
ることなく、要するに上記の如く迂回させる形状とする
ことによりその長さを入【こすれば良く、種々の形状に
形成しうろことは勿論である。
ることなく、要するに上記の如く迂回させる形状とする
ことによりその長さを入【こすれば良く、種々の形状に
形成しうろことは勿論である。
」二連の如く、本発明になる半導体装置の電極取り出し
構造によれば、リニアＳＣ′！４Ｓこおいて、ポンディ
ングパッドと拡散抵抗等の素子とを結」ζアルミニウム
配線を長くしているため、従来の如き異常なフンタクト
アロイの発生を防＋Ｉ＝でき、従ってこれが原因して生
ずる上記拡散抵抗等の素子の都電破壊強度不良を有効に
防止し得、又上記アルミニウム配線は図面に示すように
上記ボンディングバンドとフンタクト穴との所定面積内
で他の配線を存在させないで迂回させた形状としている
ため、」１記アルミニウム配線が長くなったにもかかわ
らず」１記ポンディングパッドとコンタクト穴との距離
は従来と同程度にしイし従ってパターン設計等も自由に
行なうことができる等の特長を有するものである。
構造によれば、リニアＳＣ′！４Ｓこおいて、ポンディ
ングパッドと拡散抵抗等の素子とを結」ζアルミニウム
配線を長くしているため、従来の如き異常なフンタクト
アロイの発生を防＋Ｉ＝でき、従ってこれが原因して生
ずる上記拡散抵抗等の素子の都電破壊強度不良を有効に
防止し得、又上記アルミニウム配線は図面に示すように
上記ボンディングバンドとフンタクト穴との所定面積内
で他の配線を存在させないで迂回させた形状としている
ため、」１記アルミニウム配線が長くなったにもかかわ
らず」１記ポンディングパッドとコンタクト穴との距離
は従来と同程度にしイし従ってパターン設計等も自由に
行なうことができる等の特長を有するものである。
図面は本発明１こなる半導体装置の電極取り出し構造の
１実施例の平面図である。 １−−一−ボ′ンテ゛インクバンド、２−一一−ペレン
ト、：（−−−−スフライフ領域、４−−−一拡散抵抗
、４ａ −−−−コンタク）穴、５−−−−アルミニウ
ム配Ｌ ρ−−−−ホンティングパノドとフンタクト穴
との距離。 代理人 弁理士 高橋明夫 図 面
１実施例の平面図である。 １−−一−ボ′ンテ゛インクバンド、２−一一−ペレン
ト、：（−−−−スフライフ領域、４−−−一拡散抵抗
、４ａ −−−−コンタク）穴、５−−−−アルミニウ
ム配Ｌ ρ−−−−ホンティングパノドとフンタクト穴
との距離。 代理人 弁理士 高橋明夫 図 面
Claims (1)
- 【特許請求の範囲】 １、才、導１本ノ１（体内に形成された半導体領域と、
その？ｉｒｔ域に接続する接続部を有し、−１−記基体
」二に延在した配；線／ｉ’７と、上記基本上平面にお
いて」−記領域より離間し、かつ−１一記配線層に接続
されたポンディングパッドとを有する半導体装置におい
て、上記ポンディングパッドと接続部との間の配線層は
１−記基体上乎面【こす；いて上記ポンディングパッド
に沿う配線層部分と上記ボンディングバンドから遠さ゛
かる配線層部分とより成り、上記パッドに沿う配ａＪｆ
４部分は複数本あることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59063303A JPS59188148A (ja) | 1984-04-02 | 1984-04-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59063303A JPS59188148A (ja) | 1984-04-02 | 1984-04-02 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56032615A Division JPS5827660B2 (ja) | 1981-03-09 | 1981-03-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59188148A true JPS59188148A (ja) | 1984-10-25 |
Family
ID=13225395
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59063303A Pending JPS59188148A (ja) | 1984-04-02 | 1984-04-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59188148A (ja) |
-
1984
- 1984-04-02 JP JP59063303A patent/JPS59188148A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3432284B2 (ja) | 半導体装置 | |
| JP2976917B2 (ja) | 半導体装置 | |
| US3426252A (en) | Semiconductive device including beam leads | |
| US4467345A (en) | Semiconductor integrated circuit device | |
| TWI650844B (zh) | 具有測試鍵結構的半導體晶圓 | |
| JPS59188148A (ja) | 半導体装置 | |
| US3639811A (en) | Semiconductor with bonded electrical contact | |
| JPH0519982B2 (ja) | ||
| JPS63307758A (ja) | 集積回路装置 | |
| JP4668814B2 (ja) | 半導体装置 | |
| US3763550A (en) | Geometry for a pnp silicon transistor with overlay contacts | |
| JP2006318989A (ja) | 半導体装置 | |
| TW497232B (en) | Semiconductor device and method of manufacturing the same | |
| JPS6043661B2 (ja) | 半導体装置 | |
| JP2008085043A (ja) | 半導体ウェハ、半導体チップおよび半導体チップの製造方法。 | |
| JPS6043662B2 (ja) | 半導体装置 | |
| JPS5827660B2 (ja) | 半導体装置 | |
| JPS59188149A (ja) | 半導体装置 | |
| JP2000082762A (ja) | 半導体装置 | |
| JPS59188153A (ja) | 多層配線を有する電子回路装置の製造方法 | |
| JPS617638A (ja) | 半導体装置 | |
| JPS61115332A (ja) | 半導体装置及びその製造方法 | |
| JP2003282574A (ja) | 半導体装置 | |
| JPH01179434A (ja) | 半導体集積回路装置 | |
| JPS6132560A (ja) | 半導体装置 |