JPS59184950A - プログラム実行方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （４）発明の技術分野 不発ＢＪＪは、マイクロプログラム方式によジ制御され
る電子計算機システムのプログラム実行方式０３）技術
の背景 電子計算機を用いたシステムが多くの分野において広く
用いられており、様々な種類の処理が電子計算機の制御
によってこれらシステムによって遂行される。

電子Ｒ１°３９０機のプログラム実行中にエラーが発生
した場合、システムは停止するので、プログラム実行中
の如何なる段階でエラーが生じたかを知ることは、エラ
ーの発生原因を知るうえで重要なこととなる。

（Ｑ　従来技術と問題点 従来の電子計算機システムでは、主メモリから読出され
る命令をコントロールストレージに格納し、この格納さ
れた命令に基いて、中火処理装置（ＣＰＵ）が命令実行
を行うマイクログログラム方式により制御される電子計
ｎ機システムでは、マイクロプログラム実行中にエラー
が発生し、システムの動作が停止した場合、には、マイ
クロプログラム実行の如何なる段階でエラーが発生した
のかを知るためにエラー発生に到るまでのプログラムを
再実行する手段が設けられておらずエラー発生の原因解
明に多大の時間と労力を要していた。

■　発明の目的 本発明はかかる点に鑑みなされたものでエラー発生に到
るまでのプログラム実行状態を再現し得る手段を備えた
プログラム実行方式を提供することを目的とする。

（ト）発明の構成 そしてこの目的は本発明によれば予め格納された命令を
読出し、該読出された命令に基いて所望の処理を実行す
るマイクロプログラム方式により制御される電子計算機
システムにおいて、前記読出された命令を順次格納する
手段と、該格納手段に格納された命令を読出す手段とを
備え、前記読出し手段により前記格納手段から命令を読
出し、読出された該命令に基いて前記処理を実行するよ
うにしたことを特徴とするプログラム実行方式を提供す
ることにより達成される。

■　発明の詳細な説明 以下図面を参照しながら本発明の実施例を詳述する。

図は本発明の実施例構成図である。Ｃは中央処理装置、
ヌは主メモリ、Ｓはコントロールストレージ、Ｔはシー
ケンスコントローラ、Ｒ，Ｕオペレーションレジスタ、
Ｗはマルチプレクサ、Ｙはマルチプレクサ制御部、Ｍ２
はヒストリメモリ、Ｆは演算部、へ、Ｒ３は作業用レジ
スタ、Ｋは読出し制御部、ＪＩｉ、サービスプロセッサ
であって、中央処理装置Ｃ，インタフェース部Ｉ、チャ
ネルＣＨ等に対して矢印を付した実線で示すようにアク
セスルートを有しエラー発生を探知できるようになっで
いる。ＣＭはメモリ制御部である。命令を実行するに際
しては主メモリＭ、からメモリ制御部ＣＭの制御により
命令を読出してコントロールストレージＳＶＣ格納し、
シーケンスコントローラでの制御の下に、１命令ずつオ
ペレーションレジスタＲ１に格納し、この命令に基いて
中央処理装置Ｃで命令の実行をする。

即ち中央処理装置Ｃでは、オペレーションレジスタＲ１
に格納されている命令を受けて、演算部Ｆでは入力デー
タパスＢ１．Ｂ、を介して入力されるゲータの処理を行
ない出力データバスＢ３を介して作業用レジスタＲ２Ｊ
３に格納する。またコントロールストレージＳからマル
チプレクサＷに入力した命令は、オペレーションレジス
タＲ，に入力されるとともに、ヒストリメモリにに入力
される。

従って、コントロールストレージＳからジークン、ｘ＝
＋ｙ）　ｏ−？Ｔ（７）制御の下に、オペレーションレ
ジスタＲ０へ命令が格納されてこの命令に基いて、中央
処理装置Ｃで処理が実行されるに伴い、ヒストリメモリ
Ｍ２にも命令が格納される。つｔｂ、コントロールスト
レージＳに格納されていた命令は順次ヒストリメモリＭ
、に格納されることになる。

ところで前述の操作によって、中央処理装置Ｃで命令が
実行されている時に、エラー発生がサービスプロセッサ
Ｊによって探知されると、エラー発生信号は、マルチプ
レクサ制御部Ｙおよび読出し制御部にへ入力される。マ
ルチプレクサ制御部Ｙではこのエラー発生信号を受けて
、コントロールストレージＳからオペレーションレジス
タＲ１への命令の伝達経路を蔦断Ｉとして、ヒストリメ
モリＭ、カラオペレーションレジスタＲ０への命令の伝
達経路を接続状態にして、読出し制御部７つ制御によっ
て１１＠次出力される命令全オペレーションレジスタＲ
０へ入力可能ならしめる。従って、エラーが。

発生すると、ヒストリメモリ族に格納されている命令を
１ルテグレクサＷを介してオペレーション１、・ジスタ
Ｒ８に格納し、この命令に基いて、中央部１ｉ装ＦｊＣ
で処理を実行し、その時の状態を検査すれば、エラー発
生の原因を解明することができる。

［）発明の詳細 な説明したように本発明に係るプログラム実り硝令を読
出してエラー発生に到るまでの実行過程を再現できるた
めエラー発生原因の把握が容易となる。

【図面の簡単な説明】

図は本発明の実施例構成図である０ 島：主メモリ、盾：ヒストリメモリ、Ｓ：コントロール
ストレージ、Ｔニジ−ケンスコントローラ、Ｗ：マルチ
プレクサ、Ｙ：マルチプレクサ制御’ｊｆ：ＩＳ、Ｒ，
，：オペレーションレジスタ、Ｋ：読出し制御部。 代理人　弁理士　　松　岡　　宏四蔀゛）（、−１

Claims (1)

【特許請求の範囲】
1. 予め格納された命令を・読出し、該読出された命令に基
   いて所望の処理を実行するマイクロプログラム方式によ
   り制御される電子計算機システムにおいて、前記読出さ
   れた命令を順次格納する手段と、該格納手段に格納され
   た命令を読出す手段とを備え、前記読出し手段により前
   記格納手段から命令を読出し、該読出された命令に基い
   て前記処理を実行するようにしたことを特徴とするプロ
   グラム実行方式。