JPS59182630A - 高速ドライブ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 背景技術 本発明は、一般にドライバー回路に係）、特に集積回路
に加えられた大きな負荷を駆動することの可能な高速ド
ライブ回路に関する。

ある場合にはバッファ（緩衝）回路、もしくはバッファ
／ドライバーと呼ばれることもあるドライバー回路は、
ディジタル回路において広範囲に使用される。このよう
な回路は、大きな負荷からのクロック信号のような信号
を緩衝するのに用いられるのみならず、また大きな負荷
を駆動するのにも用いられる。集積回路がますます稠密
にな夛、かつ物理的寸法の大きさが大きくなるにつれて
、これらのドライバーの駆動しなければならない負荷も
亦一層大きくなってくる。−例として、マイクロプロセ
ッサの設計においては、実用上、レジスタのアレイ（列
）をノくス構造で相互接続するのが通例でちる。このレ
ジスタ列は、実施される論理機能を制御すべき入力を有
し、またノ（スとの相互作用を可能にする入力を有して
いる。）くスは通常金属線路上に設置され、レジスタ入
力は通常ポリ線路（ｐｏｌｙ　Ｈ％＃８）と呼ばれるポ
リシリコンの相互接ｔ’を線路にようて接続される。線
路ドライノくに使用される。このような線路ドライバー
は、ポリ線路に転送される信号に多くの遅延を与えては
ならないものくあシ、与えられる信号は、できる限シ電
源電圧に近い振幅を持たねばならない。

したがって、本発明の目的とする所は、改良されたドラ
イバー回路を提供することにろる。

本発明の別の目的は、高速で動作可能でｈ’）、かつ回
路の電源電圧に実質的に等しい振幅を有する出力信号２
与えるドライバー回路を提供することにある。

本発明の更に別の目的は、ドライバー回路の処理する信
号に、減量された負荷を与える高速ドライバー回路を提
供することにある。

発明の要約 本発明の上記および他の目的と利点とは、制御能力のあ
るトランジスタ全弁して入力信号を受信するドライバー
回路により提供でれるものである。

入力信号の駆動するスイッチフグ手段は、ドライバー回
路の電源電圧に実質的に等しい出力電圧を与えるように
配列されている。別のトランジスタは、制御能力のある
トランジスタを通過するクロ、り信号に結合され、指令
された時に出力信号を禁止するための関数信号によ多制
御される。関数信号の補数は、制御能力のある入力結合
用トランジスタを制御するものである。

第１図は、インバータ１０がクロック信号を受信する従
来技術の回路を図示している。インノく一タ１０により
、ＮＯＲゲート１１の第１の入力に対して、オヨヒエン
ノ・ンスメント型電界効果トランジスタ１３のゲート電
極に対して出力が得られる。ＮＯＲゲート１１の出力は
、重空乏層屋電界効果トランジスタ１２のゲート電極に
接続されている。トランジスタ１２は正の電圧源（＋Ｖ
）とノード（節点）１４間に結合されている。ノード１
４はトランジスタ１３によシ負の電源端子に結合されて
いる。トランジスタ１６はトランジスタ１３と並列で必
）、そのゲート電極を−ＩＥ？もしくは制御信号人力１
７に接続させている。入力１７はまたＮＯＲゲート１１
に関する第２の入力に達する。線路ドライバーの出力に
ノード１４から取出される。

入力１７に係る制御信号が高論理レベルであれは、トラ
ンジスタ１６は使用可能となることによシ、出力ノード
１４を低に維持することになる。同時にＮＯＲゲート１
１の出力は低論理レベルに強制的に　　、されることに
よシ、トランジスタ１２の導通を減少させる。入力１７
にか＼る関数信号が低論理レベルであれば、ノード１４
に現われる出力は、高いクロック信号の立上シス間に関
し高く引張られる。この形式の回路の欠点は、クロック
入力信号とプルアップ・トランジスタ１２のゲート電極
間におけるインバータ１０とＮＯＲゲート１１のひき起
こす伝送もしくは転送遅延である。

第２図もまた従来技術のドライバー回路を示している。

このドライバー回路において、デプレッション（空乏層
型ン電界効果トランジスタ２０は、その間に）−ド２１
′ｔ−形成するエンノ・ンスメントｍ電界効果トランジ
スタ２２と直列に接続されている。

トランジスタ２０のゲート電極はクロック信号を受信し
、トランジスタ２２のゲート電極はＭａ制御信号を受信
する。ノード２１はエンハンスメント・電界効果トラン
ジスタ２６のゲート電極に接続され、このトランジスタ
はそのドレイン電極をクロック端子に接続させ、そのソ
ースをノード２４に接続させている。ノード２４はまた
ドライバー回路用の出力として用いられる。エンハンス
メント・トランジスタ２７は、出力ノード２４と負電源
端子間に結合される。トランジスタ２７はそのゲート電
極をフロックに接続させている。プートストラップ・コ
ンデンサ２３はノード２１と２４の間に結合される。

このドライバー回路の利点の一つは、ノード２４の出力
は、ある伝送遅れや論理ゲートの遅延なしに直接にクロ
ック信号の後に続くことである。しかしながら、この速
度の利点は、今タロツク信号（ＣＬＯＣＫ　）を与える
回路は、長いポリ線路となシ得るノード２４に接続され
た負荷を駆動し、かつ容量性負荷はそれに連綿されるこ
とが可能でなければならないという事実によって否定さ
れる。クロック信号が多数のポリ線路を駆動しなければ
ならない場合には、このような負荷全駆動するのに十分
大きなりロック回路を集積化することは実用的でない。

第５図は本発明の実施例を図示している。第３図に示す
線路ドライバーは最小の遅延をもやで動作し、正の電源
電圧の振幅に接近する出力電圧を与える。クロック入力
信号（ＣＬＫ　）は制御可能な入力トランジスタ３０に
よシノードロ１に結合されている。トランジスタ６０は
浅くドープされたデプレ電界効果トランジスタンジスタ
である。ノード３１はプル・アップ・トランジスタ５２
と３３のゲート電極に接続されている。トランジスタ３
２　ト３３は正の電源端子（＋Ｖ）とノード３４の間に
結合されている。ノード３４はドライバー回路用出力を
形成する。トランジスタ６２は天然型電界効果トランジ
スタであり、トランジスタ６３は深くドープされｆｃデ
プｖッション・電界効果トランジスタで６る。

出力ツードロ４はトランジスタ６６と６７にヨシ、アー
スとして図示された負の電源端子に結合されている。ト
ランジスタ５６と６７とはエンハンスメント型電界効果
トランジスタである。トランジスタ３６のゲート電極は
関数制御信号に接続されている。

トランジスタ３７のゲート電極はインバータ３８の出力
に接続される。インバータ６８の入力はノード３１に接
続される。ノード６１はエンハンスメント型電界効果ト
ランジスタ６９によルアースに結合されている。トラン
ジスタ３９のゲート電極は関数入力信号に接続されてい
る。関数入力信号はまたその出力がトランジスタ３０の
ゲート電極に達するインバータ４１の入力に達する。

関数信号が低論理レベルにおる場合、トランジスタ６６
と６９とは使用可能でなくなる。インバータ４１の出力
は、クロック信号がおる時はいつでも、トランジスタ３
２と６５ヲ使用可能にするノード６１に直結されるよう
にして、トランジスタ、６０ヲ使用可能にすることにな
る。ノード３１における信号はインバータ３８によシ変
換され、トランジスタ５７’ｃ　使用Ｂ１能にしないト
ランジスタ６７に加えられる。

シタ力っテ、トランジスタ６２と３６とは使用可能にな
るから、これらは出力ノード３４の電圧をプルアップ（
停止）することになる。トランジスタ３２は出力ノード
３４を停止する場合の速反全与えるために天然形トラン
ジスタとして図示されている。

天然温トランジスタは、トランジスタ３６．５７および
６９のような正規のエンハンスメント・トランジスタよ
シ低い閾値電圧を有している。デプレッション・トラン
ジスタ３６は深くドープされたデプレッション・トラン
ジスタであシ、でさるだけ正の電源″−１こ接近するま
で出力ノード３４をプルアップするのにハｊ　ｖｓ−）
れる。制御可能な入カドランジスタロ０は洩くドープさ
れたデグレッ／ヨ／・トランジスタであり、クロック信
号を入力から７−ド６１まで結合するに除して、よシ速
い動作速度りるいはよシ速い応答時間を提供するのに用
いられる。

関数信号が高論理レベルに達する場合には、その信号は
インバータ４１によシ変侯されることによって、トラン
ジスタ６０のゲート電極全本質的に接地レベルに置くこ
とになる。同時に、関数信号はトランジスタ５６と６９
を使用可能にする。トランジスタ６９はノード６１ヲ戻
し、一方トランジスタ６６は出力ツードロ４を低電圧に
戻す。トランジスタ３９によ）生ずるノード６１におけ
る低論理レベルはインバータ６８によシ変換され、それ
によってトランジスタ６７を導通せしめるトランジスタ
６７のゲート電極に高論理由ベルを加えることになる３
゜トランジスタ６７は、出力ノード３４を低電圧に保持
するようにトランジスタ６６を手助けする。インバータ
４１の出力は、デプレッション型トランジスタ３０を完
全に停止するのに十分な程には負に達しないことになる
。それ故に、トランジスタ３９は、クロックドライバー
から得られるトランジスタ６０を介してごく僅かの電流
を取出すことになる。好適な実施例においては、トラン
ジスタ６９は小さなデバイスでちゃ、シたがってクロッ
ク信号に余シ大きな負荷をかけたくないものである。勿
論、トランジスタ６０がエンハンスメント型トランジス
タであるとすれば、この僅かの負荷はクロック信号に提
供きれないであろう。しかしながら、その時に速度に関
しては犠牲となるであろう。関数信号ハ、マイクロプロ
セッサにおいて命令となシ得る制御信号である。注意す
べきことは、インバータ３８とトランジスタ６７とは、
トランジスタ３６を援助し、かつノード６４の出力の低
レベルを改善するのに用いられるデバイスである。

今までに大きな出力信号を与え得る高速ドライバー回路
が提供されてきたこ九識すべきである。

ドライバー回路は、クロック入力信号を受けるかもしく
は除去するようにドライバーに条件を与える如く制御信
号を使用する。クロック入力信号は、出力を与えるプル
アップ・デバイス全駆動する。

このドライバー回路の利点の一つは、クロック信号は直
接にプルアップ・デバイスのゲート電極を駆動し、した
がってシステムのクロック信号にか＼る容量性負荷が最
小であるということである。

当該技術の専門家であれば、本発明に対して、発明の精
神と範囲を逸脱することなしに成る種の変形を行い得る
ことが認知されるでりらう。−例として、多重制御信号
（関数）はインバータ４１の、接続を再配置し、ＮＯＲ
論理ゲー）ｆ加えることによシ使用可能である。多重制
御信号は各々ＮＯＲゲートの入力に接続され、ＮＯＲゲ
ートの出力は、イ１ンパータの入力と、トランジスタ３
０のゲート電極とに接続されることに々る。インバータ
の出力はその場合、トランジスタ３６と６９のゲート電
極を駆動するために用いられることになる。

別の変形は、インバータ４１ヲ変更して双対の入力ＮＯ
Ｒ論理ゲートとなし、相異なる制御信号をＮＯＲゲート
の各入力に接続することである。同時に、一つのトラン
ジスタがトランジスタ３９と並列に加えられ、別のトラ
ンジスタがトランジスタ３６と並列に加えられる。これ
ら二つの附加的トランジスタのゲート電極は附加的な制
御信号によシ駆動される。

更に別の変形も明瞭であると思われるけれども、特許請
求の範囲は、本発明の精神と範囲内にあるこのような変
形と等測的なものと全すべて包含することを意図してい
る。

【図面の簡単な説明】

第１図は、従来技術のドライバー回路を論理形式の概略
図で図示している。 第２図は、別の従来技術にが＼るドライバー回路＋ａ略
図で図示している。 第３図は、本発明を具体化したドライバー回路を図示し
ている。 ３０　　　浅いドープのデプレッション・トランジスタ ３１．３４　　ノード（節点） ３２　　　天然型電界効果トランジスタ３３深いドーグ
のデプレッション・トランジスタ ３６、３７　エンハンスメン）ｆｆｉ）ランシスタ３８
、４１　　インバータ ３９工ンハンスメント型トランジスタ 特許出願人　　モトローラ・インコーボレーテッド代理
人弁理士　玉　轟　久　五　部

Claims (1)

1. 【特許請求の範囲】 １延長されたポリシリコン線路を駆動することの可能な
   バッフトドライバー回路において、クロック信号を該ド
   ライバー回路に制御可能な如く結合する結合手段と、 ′鴫Ｗ端子と該ドライバー回路の出力との間に結合され
   たスイッチング手段と、を具え、該スイッチング手段は
   、制御入力を該結合手段に結合させ、前記クロック信号
   は、該制御入力と該ドライバー回路への該クロック入力
   との間の中間遅延なしに該スイッチング手段を制御する
   如きスイッチング手段であシ。 スイッチング手段の入力に結合され、該スイッチング手
   段管制御可能な如く禁止する禁止手段を具備し、該糸上
   手段は入力信号によシ制御されることを特徴とするバッ
   ファ・ドライバー回路。 ２、特許請求の範囲第１項記載のバッファ・ドライバー
   において、前記結合手段は、インバータによシ制御電極
   を該入力信号に結合せしめた電界効果トランジスタであ
   シ、かつ前記スイッチング手段は、前記結合手段に結合
   された電界効果トランジスタの制御電極と並列に結合さ
   れた一対の電界効果トランジスタでおることを特徴とす
   るバッフトドライバー。 ＆特許請求の範囲第２項６己載のバッファ・ドライバー
   において、前記一対の電界効果トランジスタはナチュラ
   ルトランジスタとデプレッ’／−ｚ７型トランジスタで
   あり； 前記ドライバー回路の出力に結合された第１および第２
   のトランジスタを更に具漏してお９、該第１のトランジ
   スタは、入力信号により￥ＪＩＪ御され、前記第２のト
   ランジスタはインバ〜り全弁して結合されたクロ、り信
   号にょシ制御されること全特徴とするバッファ・ドライ
   バー。