JPS59178874A - デ−タ圧縮方式 - Google Patents
デ−タ圧縮方式Info
- Publication number
- JPS59178874A JPS59178874A JP58054251A JP5425183A JPS59178874A JP S59178874 A JPS59178874 A JP S59178874A JP 58054251 A JP58054251 A JP 58054251A JP 5425183 A JP5425183 A JP 5425183A JP S59178874 A JPS59178874 A JP S59178874A
- Authority
- JP
- Japan
- Prior art keywords
- data
- compressing
- circuit
- byte
- inputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
仏）発明の技術分野
本発明はデータ圧縮方式に関し、とくに、２値化画像を
含むデータの圧縮力式に阪！する。
含むデータの圧縮力式に阪！する。
（Ｂ） 枝体ｒの背景
ｌｉｆ＋！像情報を含むテークは膨大なものとなるため
このテークをファクシミリを用いて送受信を行う場合や
、画像処理を行う場合、圧縮した形でデータの転送を行
う。
このテークをファクシミリを用いて送受信を行う場合や
、画像処理を行う場合、圧縮した形でデータの転送を行
う。
このプ゛−夕の圧縮は観速にかつ簡単々結成で杓うこと
が１Φｊ像処理の高速化および恥洒の小型化のためにも
望ましい。
が１Φｊ像処理の高速化および恥洒の小型化のためにも
望ましい。
（） 従来の技術と問題点
従来、データ圧に’＋を行う場合に、圧締、すべきテー
クを一括して圧縮処理を行うため、天資のデータを一括
して格納するメモリや、この入電データの転送のため回
路構成が抱ｌｆとなる欠膚があ−）た。
クを一括して圧縮処理を行うため、天資のデータを一括
して格納するメモリや、この入電データの転送のため回
路構成が抱ｌｆとなる欠膚があ−）た。
（Ｄ）発明の目的
本発明はかかる従来の欠点にＫみなされたもので簡単な
回路構成で大量のデータを圧縮することのできるデータ
圧縮方式を提伊ミすることを目的とする。
回路構成で大量のデータを圧縮することのできるデータ
圧縮方式を提伊ミすることを目的とする。
ｒＥ） 発明の効果
そしてこの目的は本発明によりば行列状に配列された画
素群により表わされる、画像データを圧縮するデータ圧
縮方式において、行方向のＰＪｒ定卦：のテークの圧縮
を行う行方向圧縮回路と、計行方面圧縮回路から出力さ
れるデータを４成要素として行列状に配列されたデータ
の列方向の所定量のデータを圧縮ブる列方向圧縮回路と
を俯え、前記画像データを行方向および列方向に圧ｅｒ
ｊするようにしたことを牲徴とするデータ圧縮方式を捺
供することによυ達成でれる。
素群により表わされる、画像データを圧縮するデータ圧
縮方式において、行方向のＰＪｒ定卦：のテークの圧縮
を行う行方向圧縮回路と、計行方面圧縮回路から出力さ
れるデータを４成要素として行列状に配列されたデータ
の列方向の所定量のデータを圧縮ブる列方向圧縮回路と
を俯え、前記画像データを行方向および列方向に圧ｅｒ
ｊするようにしたことを牲徴とするデータ圧縮方式を捺
供することによυ達成でれる。
（Ｆ＋ 発明の実施例
以下図面を参照しながら本発明の実施例を詳辻する。
図面は本発明の実施例棺成図であって、八１に画像メモ
リ、Ｂはバッファメモリ、Ａｌは行（ＪＰ）方向圧縮回
路、Ｇｌ〜Ｇ７け行バツフアメモリ、Ｃ１゜Ｃ２はカウ
ンタ、Ｄはデコーダ、Ａ２は列（縦）方向圧縮回路、Ｊ
ＩｒＪ表示部、である。
リ、Ｂはバッファメモリ、Ａｌは行（ＪＰ）方向圧縮回
路、Ｇｌ〜Ｇ７け行バツフアメモリ、Ｃ１゜Ｃ２はカウ
ンタ、Ｄはデコーダ、Ａ２は列（縦）方向圧縮回路、Ｊ
ＩｒＪ表示部、である。
次にこの装置の動作を訝、明する。画像メモリＭカラ入
カストローブパルス（以下クロックパルスという）に同
ルセして出力された画像テーク原画像データはバッファ
メモリＢおよび横方向圧縮回路Ａ１へ入力される。バッ
ファメモリＢには４バイトのデータが並列に入力され、
次のクロック周期において、画像メモ’Ｊ Ｍからこの
４バイトのデータと同一・列に株する４バイトのデータ
が直接栴方向圧り回路Ａ１へ並列に入力されるので、こ
れらシくイトのデータがＲＯＭで構成される陽方向圧縮
回バ′ｒＡ１のアドレスと［７て入力される。
カストローブパルス（以下クロックパルスという）に同
ルセして出力された画像テーク原画像データはバッファ
メモリＢおよび横方向圧縮回路Ａ１へ入力される。バッ
ファメモリＢには４バイトのデータが並列に入力され、
次のクロック周期において、画像メモ’Ｊ Ｍからこの
４バイトのデータと同一・列に株する４バイトのデータ
が直接栴方向圧り回路Ａ１へ並列に入力されるので、こ
れらシくイトのデータがＲＯＭで構成される陽方向圧縮
回バ′ｒＡ１のアドレスと［７て入力される。
この入力データのパターン配置列に応じて、Ｒ，０Ｍ中
に予め格納さねている１バイトの画１悼報が出力され４
デコーダＤによって指示される行）（ソファＱｉ （ｉ
＝１〜７）に格納される。このようにして行列状に配列
される画素群のデータのうち同一行に、すする８バイト
のデータは列（杖）方向に１ノくトに圧縮されたことに
なる。
に予め格納さねている１バイトの画１悼報が出力され４
デコーダＤによって指示される行）（ソファＱｉ （ｉ
＝１〜７）に格納される。このようにして行列状に配列
される画素群のデータのうち同一行に、すする８バイト
のデータは列（杖）方向に１ノくトに圧縮されたことに
なる。
前述の行バッファの選択は次のようにして行われる。
カウンタＣ３の計叡値は、行バッファＧｉ内の記憶領域
の泥地を指すが、この計数値が１ノくイト分に達すると
カウンタＣ１はリセットされ言１数Ｃ直は零になる。こ
のときカウンタＣ１からカウンタＣ２へ１つのパルスが
出力されるのでカウンタＣ２言津ｒ値は１となる。
の泥地を指すが、この計数値が１ノくイト分に達すると
カウンタＣ１はリセットされ言１数Ｃ直は零になる。こ
のときカウンタＣ１からカウンタＣ２へ１つのパルスが
出力されるのでカウンタＣ２言津ｒ値は１となる。
このようにしてカウンタＣ１がｌバイト力の計にＴを完
了する毎にカウンタＣ２の計数値が１ずつ増加するので
、カウンタＣ２の計数値は行バッファを」ｂ示している
ことになる。カウンタＣ２の計ｆｔ値をデコーダＤでデ
コードしてその出力は、各行バッファＧ、〜Ｇ７に入力
される。デコーダＤにより指示される行バッファのみが
横方向圧縮回路Ａ１から出力される画像データを格納す
る。原画像データの第１行に机するデータは前述の即き
操作により圧縮され行バッファＧ１に格納され、プ２行
〜第７行に属する原画像のデータは圧縮された後各各バ
ッファＧ２〜Ｇ７に格納される。横方向圧縮回路Ａ１か
ら出力される１バイト分のハｌｊ像データは行バッファ
Ｇ、から順ＫＧ、、、Ｇ、・・へ格納され、最後に行バ
ッファＧ７に１バイト分の画像データが格納されると、
次に相方向圧縮回路Ａ１から出力される１バイト分画像
データは直接縦力向圧紬回ＫＡ２に入力される。これら
のデータσ行１”）方向に圧縮された第１列〜第８列の
データを構成する。この塘合カウンタＣ２、従ってテコ
ーダＤｉｄ竹バッファ０１〜Ｇ７のいずわをも朴示し々
いため、横方向圧縮回路Ａ、の出力データけこわら行バ
ッファＧ１〜Ｇ７のいずｈにも格納されない。
了する毎にカウンタＣ２の計数値が１ずつ増加するので
、カウンタＣ２の計数値は行バッファを」ｂ示している
ことになる。カウンタＣ２の計ｆｔ値をデコーダＤでデ
コードしてその出力は、各行バッファＧ、〜Ｇ７に入力
される。デコーダＤにより指示される行バッファのみが
横方向圧縮回路Ａ１から出力される画像データを格納す
る。原画像データの第１行に机するデータは前述の即き
操作により圧縮され行バッファＧ１に格納され、プ２行
〜第７行に属する原画像のデータは圧縮された後各各バ
ッファＧ２〜Ｇ７に格納される。横方向圧縮回路Ａ１か
ら出力される１バイト分のハｌｊ像データは行バッファ
Ｇ、から順ＫＧ、、、Ｇ、・・へ格納され、最後に行バ
ッファＧ７に１バイト分の画像データが格納されると、
次に相方向圧縮回路Ａ１から出力される１バイト分画像
データは直接縦力向圧紬回ＫＡ２に入力される。これら
のデータσ行１”）方向に圧縮された第１列〜第８列の
データを構成する。この塘合カウンタＣ２、従ってテコ
ーダＤｉｄ竹バッファ０１〜Ｇ７のいずわをも朴示し々
いため、横方向圧縮回路Ａ、の出力データけこわら行バ
ッファＧ１〜Ｇ７のいずｈにも格納されない。
かかる状部においてＵ１縦方向圧か・′フ回路Ａ２の入
力端子ＩＣは、行バッファＣＩ”’−Ｃ７に格納されて
いる１バイト分の画像データと、横方向圧縮回路Ａ１か
ら出力された１バイトの画像情報が並列に」わわること
になる。
力端子ＩＣは、行バッファＣＩ”’−Ｃ７に格納されて
いる１バイト分の画像データと、横方向圧縮回路Ａ１か
ら出力された１バイトの画像情報が並列に」わわること
になる。
この画像情報が縦方向圧縮回路Ａ２に内蔵されているＲ
、ＯＭに対するアドレスとなる。
、ＯＭに対するアドレスとなる。
このＲＯＭ ＋／Ｃは予め画像＋Ｐ報が格納されており
、その画像情報（ｄ゛、組′方向圧縮回路Ａ、の入力端
子にザわれる画像情報に対応したものとなる。この画像
−報は１バイトで表わされるものであり、との縦方向圧
縮回路Ａ２において画像情報け１に圧絆されたことにな
る。又、この圧縮回路Ａ２には、８行分の画像データが
入力されて、１バイトの画像データに変換されるので列
（給）方向に圧縮されたことに々る。縦方向圧縮回路Ａ
、の出力データは表示部Ｊへ入力されて、表示に供され
る。
、その画像情報（ｄ゛、組′方向圧縮回路Ａ、の入力端
子にザわれる画像情報に対応したものとなる。この画像
−報は１バイトで表わされるものであり、との縦方向圧
縮回路Ａ２において画像情報け１に圧絆されたことにな
る。又、この圧縮回路Ａ２には、８行分の画像データが
入力されて、１バイトの画像データに変換されるので列
（給）方向に圧縮されたことに々る。縦方向圧縮回路Ａ
、の出力データは表示部Ｊへ入力されて、表示に供され
る。
なお［何区において、入力ストローブパルスは、バッフ
ァＢへの画イ２データの出し入ねを匍（御するためのも
ので、この入力ストローブパルスに同月：してバノフプ
Ｂへ両り″データの出し入れが行われる。斗だ入カクィ
ミング４３制御部Ｆｋ士スカヌトローブパ２・１スを受
＋−＋て、カウンタＣ１のＷ」”ａＩＪ動作のタイミン
ク制御を行う。つ甘り、横力向圧終・回路へから圧縮デ
ータが出ブラされるタイミングに合せせて、カウンタｃ
＋ｌｉ／ｌＴｈ数動作を行うべく 、ｌ””御パルスを
カウンタＣ１に供給する。寸たこのイ！ｉ１）御ノ珈ス
Ｈ’ＮＡＮＩ）回路ＮＫ供給されう一コーダＤがいずれ
の行バッファＧ、〜Ｇ７をも相示し力い期間中にのみ出
力されるＨ（ハイ−）レベルのパルス信号とのＡＮＤ論
胛によって、Ｌ（ロー）レベルの信号を出力し、このＬ
レベルの１１号によって、什′方向圧縮回路Ａ２からの
データの出力タイミングをｊｌｉＪ： ＃１する。
ァＢへの画イ２データの出し入ねを匍（御するためのも
ので、この入力ストローブパルスに同月：してバノフプ
Ｂへ両り″データの出し入れが行われる。斗だ入カクィ
ミング４３制御部Ｆｋ士スカヌトローブパ２・１スを受
＋−＋て、カウンタＣ１のＷ」”ａＩＪ動作のタイミン
ク制御を行う。つ甘り、横力向圧終・回路へから圧縮デ
ータが出ブラされるタイミングに合せせて、カウンタｃ
＋ｌｉ／ｌＴｈ数動作を行うべく 、ｌ””御パルスを
カウンタＣ１に供給する。寸たこのイ！ｉ１）御ノ珈ス
Ｈ’ＮＡＮＩ）回路ＮＫ供給されう一コーダＤがいずれ
の行バッファＧ、〜Ｇ７をも相示し力い期間中にのみ出
力されるＨ（ハイ−）レベルのパルス信号とのＡＮＤ論
胛によって、Ｌ（ロー）レベルの信号を出力し、このＬ
レベルの１１号によって、什′方向圧縮回路Ａ２からの
データの出力タイミングをｊｌｉＪ： ＃１する。
（Ｇ） 発明の詳細
な説明したように本発明によるデータ圧縮方式は、行方
向に配列されたデータ圧縮する操作と、列方向に口り列
ζわ、たテークを圧縮するも一作とを態別に行うため、
圧縮操作時に、圧ＴＩ８撲作に供されるデータ世が少く
て済み圧縮操作のために８碧なメモリの容ゼが１．］＼
京くて済みかつデータ送受のための回路構成も伯素と力
る。
向に配列されたデータ圧縮する操作と、列方向に口り列
ζわ、たテークを圧縮するも一作とを態別に行うため、
圧縮操作時に、圧ＴＩ８撲作に供されるデータ世が少く
て済み圧縮操作のために８碧なメモリの容ゼが１．］＼
京くて済みかつデータ送受のための回路構成も伯素と力
る。
１ｖｌＵ木臂明の実施例オリ′成図である。
Ｎ・Ｔ：研像メモリ、Ｂ：バソファメモリ、Ａ、ニオ詰
方向圧縮回路、Ａ、２ ： ｌｉ＞方向圧縮回路、Ｇ
Ｉ〜Ｇ７；行バツフアメモリ、Ｃ’＋ ＋ Ｃ２：カウ
ンタ、Ｄ：デコーダ、Ｊ：表示部。
方向圧縮回路、Ａ、２ ： ｌｉ＞方向圧縮回路、Ｇ
Ｉ〜Ｇ７；行バツフアメモリ、Ｃ’＋ ＋ Ｃ２：カウ
ンタ、Ｄ：デコーダ、Ｊ：表示部。
Claims (1)
- 行列状に配列される画素群によシ表わされる画像データ
を圧縮するデータ圧縮方式において、行方向の所定量の
データの圧縮を行う右方向圧縮回路と、該右方向圧縮回
路から出力されるデータを打放要素として行列状に配列
されたテークの列方向のＤ１定邦のデータを圧縮する列
方向圧、帰回路とを瘉え前記Ｆｈ’＋・１象データを行
方向および列方向に圧縮するようにしたことを特徴とす
るテーク圧縮力式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054251A JPS59178874A (ja) | 1983-03-30 | 1983-03-30 | デ−タ圧縮方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58054251A JPS59178874A (ja) | 1983-03-30 | 1983-03-30 | デ−タ圧縮方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178874A true JPS59178874A (ja) | 1984-10-11 |
| JPH0137025B2 JPH0137025B2 (ja) | 1989-08-03 |
Family
ID=12965326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58054251A Granted JPS59178874A (ja) | 1983-03-30 | 1983-03-30 | デ−タ圧縮方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178874A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4703348A (en) * | 1984-04-25 | 1987-10-27 | Matsushita Electric Works, Ltd. | Picture transmission system using secondary differential variable sampling rate coding |
| JPH03117036A (ja) * | 1989-09-28 | 1991-05-17 | Nec Corp | データ圧縮方法 |
-
1983
- 1983-03-30 JP JP58054251A patent/JPS59178874A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4703348A (en) * | 1984-04-25 | 1987-10-27 | Matsushita Electric Works, Ltd. | Picture transmission system using secondary differential variable sampling rate coding |
| US4843465A (en) * | 1984-04-25 | 1989-06-27 | Matsushita Electric Works Ltd. | Picture transmission system using secondary differential variable sampling rate coding |
| JPH03117036A (ja) * | 1989-09-28 | 1991-05-17 | Nec Corp | データ圧縮方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0137025B2 (ja) | 1989-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663735A (en) | Random/serial access mode selection circuit for a video memory system | |
| JPS6111791A (ja) | メモリデバイス | |
| US7595805B2 (en) | Techniques to facilitate use of small line buffers for processing of small or large images | |
| US5523788A (en) | Image processor with input buffering to multiple digital signal processors | |
| US6958768B1 (en) | CMOS inspection apparatus | |
| US7595844B2 (en) | Method for assisting video compression in a computer system | |
| JPS59178874A (ja) | デ−タ圧縮方式 | |
| JP2001285644A (ja) | ラインメモリの制御方法 | |
| TWI475875B (zh) | 三維影像產生裝置 | |
| CN100489959C (zh) | 全屏幕画面的实时撷取装置及其方法 | |
| JP3823884B2 (ja) | 大画面表示方式 | |
| US7460718B2 (en) | Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory | |
| TW201215141A (en) | Method and apparatus for transmitting/receiving image data with high speed | |
| KR100353894B1 (ko) | 제이펙 화상 데이터 버퍼링을 위한 메모리 구조 및 주소어드레스 방법 | |
| US7366823B2 (en) | Method and system for memory access | |
| CN112449137A (zh) | 基于移动产业处理器接口的数据传输系统及数据传输方法 | |
| TW200838311A (en) | Method for buffering output pixel data of a JPEG image | |
| KR940008811B1 (ko) | 멀티방식용 비데오 필드 메모리장치 및 그 프로세싱 방법 | |
| JP2019074559A (ja) | 画像表示システム | |
| US10204600B2 (en) | Storage system | |
| US7324145B2 (en) | Multiplexing prism CMOS imagers to a single data bus | |
| US6987545B1 (en) | Apparatus for assisting video compression in a computer system | |
| JPH0944634A (ja) | 映像入力装置 | |
| JP2003259220A (ja) | イメージデータ処理装置、撮像システム、イメージデータ処理方法、コンピュータプログラム、及びコンピュータ読み取り可能な記憶媒体 | |
| JPH01174084A (ja) | 画像データの転送方式 |