JPS59178006A - 帰還増幅器 - Google Patents
帰還増幅器Info
- Publication number
- JPS59178006A JPS59178006A JP5287983A JP5287983A JPS59178006A JP S59178006 A JPS59178006 A JP S59178006A JP 5287983 A JP5287983 A JP 5287983A JP 5287983 A JP5287983 A JP 5287983A JP S59178006 A JPS59178006 A JP S59178006A
- Authority
- JP
- Japan
- Prior art keywords
- finger
- coupler
- feedback amplifier
- changed
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はマイクロ波の帰還増幅器の改良に関するもの
である。
である。
第１図は帰還増幅器の概念を説明するためのブロック構
成図であり、第１図において（１）は入力端子、（２）
は出力端子、（３）は増幅器、（４）は結合器Ａ、（５
）は結合器Ｂ 、 ｔｅｌは受動回路である。このよっ
て構成され切還増幅器において、入力電圧をｖｌ 、増
幅器入力端における電圧をＶｇ。
成図であり、第１図において（１）は入力端子、（２）
は出力端子、（３）は増幅器、（４）は結合器Ａ、（５
）は結合器Ｂ 、 ｔｅｌは受動回路である。このよっ
て構成され切還増幅器において、入力電圧をｖｌ 、増
幅器入力端における電圧をＶｇ。
増幅器出力端における電圧をＶ２．増幅器の利得をＡ、
受動回路入力端と出力端の電圧の比をβ（Ｉは複数素、
Ｉβに１）、結合器Ａ結合器Ｂの結合産金それぞれに１
、に２ とすると。
受動回路入力端と出力端の電圧の比をβ（Ｉは複数素、
Ｉβに１）、結合器Ａ結合器Ｂの結合産金それぞれに１
、に２ とすると。
Ｖｇ ＝ ｖ、十β、 ＫＩ Ｋ２Ｖ。
）（１）
Ｖ２＝ＡＶｇ
第（１１式が取り立つから、これを解けばＶ、＝□・ｖ
ｌ（２ン １−Ａ−、＆・Ｋ、 Ｋ２ 第（２）式が得られ、ゆえに系全体の利得はＧ−五一
’ ＋３１Ｖｌ １−Ａβに、・
Ｋ２ 第（３１式で与えられる。
ｌ（２ン １−Ａ−、＆・Ｋ、 Ｋ２ 第（２）式が得られ、ゆえに系全体の利得はＧ−五一
’ ＋３１Ｖｌ １−Ａβに、・
Ｋ２ 第（３１式で与えられる。
また第２図は帰還増幅器の構造の一例を示す斜視図であ
り、第３図は従来の帰還増幅器における結合器を第２図
中Ａ Ａ’面で切断した場合の断面図である。
り、第３図は従来の帰還増幅器における結合器を第２図
中Ａ Ａ’面で切断した場合の断面図である。
第２図において（７］はマイクロストリップ線路、（８
）は入力整合回路、（９）は出力整合回路、 （１０＋
は増幅用半導体素子、αυはループインダクタ、 （Ｉ
Ｚはコムライン結合器Ａ、０９はコムライン結合器Ｂ、
”０４）はチップ抵抗Ａ、０■はチップ抵抗Ｂ、ａ［９
は半絶縁体基板、 ａｎはアース面である。
）は入力整合回路、（９）は出力整合回路、 （１０＋
は増幅用半導体素子、αυはループインダクタ、 （Ｉ
Ｚはコムライン結合器Ａ、０９はコムライン結合器Ｂ、
”０４）はチップ抵抗Ａ、０■はチップ抵抗Ｂ、ａ［９
は半絶縁体基板、 ａｎはアース面である。
第３図において、（慢は第１のフィンガー、１１喝は第
２のフィンガーである。しかし従来の帰還増幅器では、
コムライン結合器Ａ（１２の結合度Ｋｌを変化させるこ
とができないので、系全体の利得Ｇを容易に変化させる
ことかできない欠壱、があった。
２のフィンガーである。しかし従来の帰還増幅器では、
コムライン結合器Ａ（１２の結合度Ｋｌを変化させるこ
とができないので、系全体の利得Ｇを容易に変化させる
ことかできない欠壱、があった。
この発明は、この欠点を除去するためにコムライン結合
器のフィンカーの下ＰＩＳにエピタキシャル層を設け、
対向するフィンカーとエピタキシャル層の境界面にショ
ットキー接合とオーミック接合面を交互に形成すること
によシ、結合度Ｋｌ を変化させその結果、系全体の利
得Ｇ’ｚ容易に変化させることができるようにしたもの
である。
器のフィンカーの下ＰＩＳにエピタキシャル層を設け、
対向するフィンカーとエピタキシャル層の境界面にショ
ットキー接合とオーミック接合面を交互に形成すること
によシ、結合度Ｋｌ を変化させその結果、系全体の利
得Ｇ’ｚ容易に変化させることができるようにしたもの
である。
第４図はこの発明の帰還増幅器におけるコムライン結合
器Ａ（Ｉ２を第２図中のＡ、 Ａ′面で切断した場合の
断面図である。
器Ａ（Ｉ２を第２図中のＡ、 Ａ′面で切断した場合の
断面図である。
第４図において、■はエピタキシャル層である。ま、を
第５図は第４図の一対のフィンガ一部分を払下した動作
原理説明図である。第５図中、Ｑυは空乏層、（２ｚは
バイアス電源であり、第１のフィンガー４１１１９とエ
ピタキシャル層の境界面にハシヨツトキー接合面を、第
２のフィンガー（ＩＩとエピタキシャル層の境界面には
オーミック接合面を形成するものとする。なお、空乏層
（２Ｉ）の拡がりの大きさはバイアス岨源Ｅｋ調整する
ことによって変化する。璧乏層（２Ｉ）の拡がりの大き
さを変化させると空乏層容量が変化し、その結果、第１
のフィンガーｏ８１と第２のフィンガー（１１間の結合
容量が変化する。
第５図は第４図の一対のフィンガ一部分を払下した動作
原理説明図である。第５図中、Ｑυは空乏層、（２ｚは
バイアス電源であり、第１のフィンガー４１１１９とエ
ピタキシャル層の境界面にハシヨツトキー接合面を、第
２のフィンガー（ＩＩとエピタキシャル層の境界面には
オーミック接合面を形成するものとする。なお、空乏層
（２Ｉ）の拡がりの大きさはバイアス岨源Ｅｋ調整する
ことによって変化する。璧乏層（２Ｉ）の拡がりの大き
さを変化させると空乏層容量が変化し、その結果、第１
のフィンガーｏ８１と第２のフィンガー（１１間の結合
容量が変化する。
ところで、コムライン結合器ＡＱ３の結合度Ｋ。
は結合容量の関数であるから、バイアス電源（２渇を調
整することによって結合度に１を変化づせることができ
る。
整することによって結合度に１を変化づせることができ
る。
以上から、バイアス電源（ハ）を調整することによって
結合度に１を変化させ、その結果として、（３）式で定
めらｎる帰還増幅器の利得Ｇを変化させることができる
ことがわかる。
結合度に１を変化させ、その結果として、（３）式で定
めらｎる帰還増幅器の利得Ｇを変化させることができる
ことがわかる。
なお１以上は結合器としてコムライン結合器を用いた場
合について説明したが、この発明はこれに限らず、平行
２線マイクロストリソゲ線路による結合器を用いた場合
に適用してもよい以上のようにこの発明の帰還増幅器で
は、バイアス電圧を変化さぞるたけで容易にその利得を
調整できる利点がある。
合について説明したが、この発明はこれに限らず、平行
２線マイクロストリソゲ線路による結合器を用いた場合
に適用してもよい以上のようにこの発明の帰還増幅器で
は、バイアス電圧を変化さぞるたけで容易にその利得を
調整できる利点がある。
第１図は帰還増幅器の概念を説明するブロック構成図、
第２図は帰還増幅器の構造の一例を示す斜視図、第３図
は従来の帰還増幅器に用いられていたコムライン結合器
を第２図中ＡＡ’面で切断した断面図 第４図はこの発
明の帰還増幅器に用いるコムライン結合器を第２図中人
八′面で切断した断面図、第５図はこの発明の帰還増幅
器に用いるコムライン結合器の動作原理説明図であり、
（１）は入力端子、（２）は出力端子、（３）は増幅器
、（４）は結合器Ａ、（５）は結合器Ｂ 、 （６１は
受動回路、（７）はマイクロストリップ線路、（８）は
入力整合回路、（９）は出力整合回路、 ’ｊ（Ｉは増
幅用半導体素子、旧）はループインダクタ、０２はコム
ライン結合器Ａ 、 ｔ＋、３！はコムライン結合器Ｂ
、 ｆ＋４１はチップ抵抗Ａ、（１５１はチップ抵抗
Ｂｌｕｆｆは半絶縁体基板９面はアース面、 （１１０
は第１のフィンガー、ｔｉｉは第２のフィンガー、■は
エピタキシャル、Ｃ１）は空乏層、（２ｚはバイアス電
源である。 なお図中、同一あるいは相当部分には同一符号を付して
示しである。 代理人 葛 野 信 − 第 １ 囚 ゝｊ 第 ２ 帛 第 ３ の へ１６ ７ 第 ４ 図 へ１６ −〜−１６ ７
第２図は帰還増幅器の構造の一例を示す斜視図、第３図
は従来の帰還増幅器に用いられていたコムライン結合器
を第２図中ＡＡ’面で切断した断面図 第４図はこの発
明の帰還増幅器に用いるコムライン結合器を第２図中人
八′面で切断した断面図、第５図はこの発明の帰還増幅
器に用いるコムライン結合器の動作原理説明図であり、
（１）は入力端子、（２）は出力端子、（３）は増幅器
、（４）は結合器Ａ、（５）は結合器Ｂ 、 （６１は
受動回路、（７）はマイクロストリップ線路、（８）は
入力整合回路、（９）は出力整合回路、 ’ｊ（Ｉは増
幅用半導体素子、旧）はループインダクタ、０２はコム
ライン結合器Ａ 、 ｔ＋、３！はコムライン結合器Ｂ
、 ｆ＋４１はチップ抵抗Ａ、（１５１はチップ抵抗
Ｂｌｕｆｆは半絶縁体基板９面はアース面、 （１１０
は第１のフィンガー、ｔｉｉは第２のフィンガー、■は
エピタキシャル、Ｃ１）は空乏層、（２ｚはバイアス電
源である。 なお図中、同一あるいは相当部分には同一符号を付して
示しである。 代理人 葛 野 信 − 第 １ 囚 ゝｊ 第 ２ 帛 第 ３ の へ１６ ７ 第 ４ 図 へ１６ −〜−１６ ７
Claims (1)
- 【特許請求の範囲】 帰還増幅器において、出力の一部を入力側へ帰還する結
合器として、互いに対向する一対のフィンガーの下部に
エピタキシャル層を設け。 一方のフィンガーとエピタキシャル層の境界面ＶＣショ
ットキー接合面を、他方のフィンガーにはオーミック接
合面を形成したコムライン結合器（Ｃｏｍｈｌｉｎｅ
Ｄｉｒｅｃｔｉｏｎａｌ Ｃｏｕｐｌｅｒ ） ｆ用い
たことを特徴とする帰還増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5287983A JPS59178006A (ja) | 1983-03-29 | 1983-03-29 | 帰還増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5287983A JPS59178006A (ja) | 1983-03-29 | 1983-03-29 | 帰還増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59178006A true JPS59178006A (ja) | 1984-10-09 |
Family
ID=12927163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5287983A Pending JPS59178006A (ja) | 1983-03-29 | 1983-03-29 | 帰還増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178006A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63144721U (ja) * | 1987-03-13 | 1988-09-22 | ||
| US20100277369A1 (en) * | 2007-12-21 | 2010-11-04 | David John Gunton | Microwave coupler |
-
1983
- 1983-03-29 JP JP5287983A patent/JPS59178006A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63144721U (ja) * | 1987-03-13 | 1988-09-22 | ||
| US20100277369A1 (en) * | 2007-12-21 | 2010-11-04 | David John Gunton | Microwave coupler |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Golio | RF and microwave semiconductor device handbook | |
| Xu et al. | A 3-10-GHz GaN-based flip-chip integrated broad-band power amplifier | |
| US5220194A (en) | Tunable capacitor with RF-DC isolation | |
| US4549197A (en) | Common-gate GaAs FET design for monolithic microwave integrated circuits | |
| JPS5884510A (ja) | Ｆｅｔ装置を用いたｒｆ増巾回路 | |
| JPS59178006A (ja) | 帰還増幅器 | |
| US5386130A (en) | Semiconductor device comprising a broadband and high-gain monolithic integrated circuit for a distributed amplifier | |
| JPH03158008A (ja) | マイクロ波周波数逓倍器 | |
| US4104673A (en) | Field effect pentode transistor | |
| Niclas et al. | A 12-18 GHz medium-power GaAs MESFET amplifier | |
| JP2555726B2 (ja) | 帰還形電界効果トランジスタ増幅器 | |
| JP3144205B2 (ja) | 超高周波装置 | |
| JPS60200547A (ja) | 半導体装置 | |
| JP3111969B2 (ja) | 半導体装置 | |
| US4947220A (en) | Yoked, orthogonally distributed equal reactance amplifier | |
| JPS6228788Y2 (ja) | ||
| US3384832A (en) | Extra-wide band semi-conductor amplifying device | |
| JPS62195906A (ja) | デジタル的に制御される移相回路 | |
| JPS61121469A (ja) | ダイオ−ド回路 | |
| Duan et al. | Heterostructure barrier varactor frequency triplers to 220–325 GHz | |
| JP3499394B2 (ja) | マイクロ波集積回路 | |
| JP2536121B2 (ja) | マイクロ波モノリシック集積化回路 | |
| JPH06342813A (ja) | 電界効果トランジスタ | |
| GB2057803A (en) | Amplifiers | |
| GB1193575A (en) | High Power Solid State Microwave Device. |