JPS59177B2 - 並列冗長発振装置 - Google Patents

Description

【発明の詳細な説明】 本発明は、並列冗長発振装置に関するものである。

例えば、電子計算機、通信機器等の無停電電源として使
用されるインバータ装置においては、電源システムとし
ての信頼性を向上させる目的で複数台のインバータを並
列接続して運転するのが一般的である。

しかしこの場合、インバータの並列運転システムの出力
周波数の基準となる発振器は各インバータに対して共通
に設けてあり、この共通発振器の信頼度がシステムの信
頼度を決定する。

そこで、従来より共通発振器の信頼性を向上させる目的
で、複数台の発振器を用意して任意の一台が故障しても
他の正常な発振器により、周波数の基準信号を与えるこ
との出来る様な、所謂並列冗長発振装置が用いられてい
る。

第１図は従来における並列冗長発振装置の一例である。

同図において、発振装置は発振回路ＩＡ。２Ａから構成
され、この発振回路ＩＡ、２Ａの出力を共通に結んだ信
号線（以下コモンバスと称する）より並列運転される各
インバータ１，２．３に周波数基準のパルスが与えられ
ている。

発振回路ＩＡ、２Ａは、各回路量じ構成なので回路１Ａ
を代表して説明すると、１１は発振回路１Ａの出力する
周波数基準のパルスを決定する発振器、１２は発振器１
１の出す基準パルス１０イを１゜２・・・とカウントし
Ｎ番目のパルスで分周出力が″１″から′０″に変化し
、２Ｎ番目のパルスでリセットされると共に分周出力が
′１０１１から１″へ変化する一方、アンド回路１５の
出力１０へを外部リセット指令としてリセットされるこ
とにより前記と同様に分周出力が０″から゛′１パへ変
化する外部リセット付の分周器である。

また１３゜１４は入力が入る（入力が′０″から１″へ
変化する）毎に一定幅の出力パルスを発生する単安定マ
ルチバイブレータ、１６は単安定マルチバイブレータ１
３０発生するパルス１０ハを発振回路１Ａ、２Ａの出力
端を共通に結んだコモンバスに送り出すライントライバ
、１７はコモンバス上の信号パルスイを受けて単安定マ
ルチバイブレータ１４ヘトリガパルスを与えるラインレ
シーバである。

３１は発振回路ＩＡ、２Ａ内の各回路を動作させる為の
共通電源である。

次に、上記構成装置の動作を説明する。

第２図は第１図の実施例の各部に対応するタイムチャー
トである。

同図のように、発振器１１の出力パルス１０イが発振器
２１の出力パルス２０イに対しＴ２１だけ位相が進んで
いるとすれば、コモンバス上に現われる信号イは発振器
１０１を含む発振回路１Ａによって決定されており、発
振回路２Ａは発振回路１Ａによって決定されるコモンバ
ス上の信号イに従って見掛は上同期して動作している。

その動作の詳細について説明すれば、ます分周器１２ば
（１０口の如く）発振器１１の出力パルスをＮ個カウン
トして出力が１″から０″へ変化し、２Ｎ個カウントし
て出力が０″から１″へ変化するという所謂１／２Ｎの
分周動作を行ない、その分周出力１０口は単安定マルチ
バイブレータ１３へ与えられ１０ハの如くパルス幅Ｔ
２２のパルスに変換されてライントライバ１６を通して
一７モンバスイニ送ラレル。

同時に、コモンバス上の信号イは１〇二の如くラインレ
シーバ１７を通して単安定マルチバイブレータ１４に与
えられ、パルス幅Ｔ２３のパルス１０ホに変換されるが
、このパルス１０ホと単安定マルチバイブレータ１３の
ｑ出力との論理積をＡＮＤ回路１５にとっているために
、ＡＮＤ回路１５の出力１０へには分周器１２に対する
リセット指令は現われない。

一方発振回路２Ａの方は、コモンバス上の信号イが１Ａ
と同様にラインレシーバ２γを通して単安定マルチバイ
ブレータ２４に送られ、２０ホの如きパルスに変換され
このパルス２０ホと単安定マルチバイブレータ２３のＱ
出力との論理積をとることによりＡＮＤ面路２５の出力
には２０への如くコモンバス上の信号イと同期したパル
スが現われ、このパルス２０へにより分周器２２はリセ
ットされ２０口の如く分周動作時と同様に出力は０′′
から１″に変化する。

この分周器２２の出力２０口は単安定マルチバイブレー
タ２３を通して１０ハと同様に２０ハの如くパルス１１
Ｔ２２ノハルスに変換されて、更にラインレシーバ２６
を通してコモンバスに送られる。

次に、時刻ｔ２□で第１の発振器１１が故障等により停
止すると、第１の発振回路１Ａの分周器１２は分周動作
を停止する。

一方、第２の発振回路２Ａの分周器２２は第２の発振器
２１の出すパルス２０イのカウント動作を続けており、
コモンバスからの信号によるリセット指令は２０への如
くなくなるので自動的に１／２Ｎの分周動作を開始し、
正常時の第１の発振回路１Ａと同様に単安定マルチバイ
ブレータ２３とライントライバ２６を通してコモンバス
にイの如くパルスを送り出す。

しかるに、コモンバス上に信号が現われても発振器１１
は停止しているので、ＡＮＤ回路１５の出力１０へにリ
セット指令が現われても分周器１２の出力１０口は１″
の状態を保持し、単安定マルチバイブレータ１３及びラ
イントライバ１６は動作しない。

すなわち、第１の発振器１１が停止することにより自動
的に第２の発振器２１へ移行するわけである。

近年、無停電電源の負荷である電子計算機、通信機器等
のシステム規模の増大に伴い、無停電電源の保守点検を
するためにシステムダウンすることは極力避けたいとい
う要求が高まっており、これは共通発振器として使用さ
れる上述の如き並列冗長発振装置においても同様である
。

本発明は上記の要求に答えるものであり、保守点検はも
とより複数台の発振器のうち任意の故障した発振器を切
離し、故障復旧後再投入することをシステムダウンせず
とも実施出来るようにした信頼性の高い発振装置を提供
することを目的とする。

以下第３図を参照して本発明の一実施例を説明する。

同図において、第１図と同一の記号を付した部分、すな
わち１．２．３．１１〜１７．２１〜２７．３１は第１
図と同様な動作をする部分であり、これらの説明は省略
する。

発振回路１Ｂを代表して説明する払 １０１は電源投入
スイッチ１０４を投入時共通電源の出力口に与えるショ
ック（電圧の落込み）をやわらげるための緩衝回路であ
り、その具体的な回路の例を第５図に示す。

また１０５Ａ、１０５Ｂは同一スイッチの接点であり、
１０２はスイッチ接点１０５Ｂが閉じてから所定の時間
経過後出力が０″から１″に反転するタイマー、１０３
はタイマー１０２が動作してタイマー１０２の出力が０
″から１″に転する迄単安定マルチバイブレータ１３の
Ｑ出力をライントライバ１６に送り出すのをブロックす
るだめのＡＮＤ回路である。

前記緩衝回路１０１の一例は、第５図に示すように抵抗
５１１、ダイオード５１２、電圧を安定化させるための
電解コンデンサ５１３からなる。

スイッチ接点１０４Ａ。１０４Ｂを閉じて電源３１を緩
衝回路１０１に接続しても、電解コンデンサ５１３への
充電電流は抵抗５１１によって抑制されるので電源３１
の出力へ与えるショックは少ない。

一方、緩衝回路１０１の出力に接続される発振回路の各
部の負荷変動に対しては、電解コンデンサ５１３がダイ
オード５１２を通して接続されるので安定化する作用を
有する。

次に、上記構成についてその動作を説明する。

通常の運転状態において、スイッチ１０４゜１０５Ａ、
１０５Ｂは全て閉じており、タイマー１０２の出力１０
りは１″になっている。

第１の発振回路１Ｂが故障したためあるいは保守点検の
だめに発振回路１Ｂのみを切離す場合の動作について説
明すると、スイッチ１０５Ａ、１０５Ｂを開いてコモン
バスをライントライバ１６及びラインレシーバ１７から
切離した後スイッチ１０４を開いて電源３１を切離せば
、発振回路１Ｂをコモンバスと電源３１の出力口から完
全に切離すことが出来る。

スイッチ１０５Ｂを開いてライントライバ１６をコモン
バスより切離しても、第１図の例で説明した様に自動的
に第２の発振回路２Ｂよりコモンバスに周波数基準のパ
ルスが送り出されるので、上記の切離し動作はインバー
タ１，２゜３を運転したままの状態で実施出来る。

次に、切離した発振回路ＩＢを修復後再投入する場合の
動作について説明する。

切離しの場合とは逆に、まずスイッチ１０４を閉じて共
通電源３１を緩衝回路１０１へ接続する。

その時の電源３１の出力口に与えるショックは、第５図
で説明したように緩衝回路１０１によシ緩げられる。

スイッチ１０４を閉じで所定の時間Ｔ４２が経過すると
緩衝回路１０１の出力が確立し、その後スイッチ１０５
Ｂを閉じて、ライントライバ１６及びラインレシーバ１
７をコモンバスに接続すると同時にスイッチ１０５Ａを
閉じてタイマー１０２の動作を開始させる。

スイッチ１０５Ａを閉じてから所定の時間Ｔ４□が経過
するとタイマー１０２の出力１０すはＯ″から１″に変
化するが、それまでの間ＡＮＤ回路１０３の出力は゛０
パになっており、単安定マルチバイブレータ１３の出力
はライントライバ１６には伝達されない。

一方、スイッチ１０５Ｂを閉じるとコモンバス上の信号
イがラインレシーバ１１を通して単安定マルチバイブレ
ーク１４に与えられ、単安定マルチバイブレータ１４の
出力はＡＮＤ回路１５を通して分周器１２にリセット指
令として与えられる。

すなわち、スイッチ１０５Ｂを閉じてからタイマー１０
２の出力が１″となるまでの時間Ｔ４２の間に、分周器
１２は発振回路２Ｂによって決定されているコモンバス
上の信号イに従って見掛は上強制的に同期をかけられる
。

上記再投入時のスイッチ１０４の状態１０ト、スイッチ
１０５Ａ、１０５Ｂの状態１０チ、タイマー１０２の出
力１０すの時間的な関係を示したものが第４図である。

上記再投入時の動作中もコモンバス上にはパルスが送り
出されているので、切離し動作時と同様にインバータ１
、２．３を運転したままの状態で、再投入することが出
来る。

このように、上述の如き並列冗長発振装置によれば、イ
ンバータを運転したままの状態で故障した発振回路を切
離して正常な発振回路と交換したり、任意の発振回路の
みを順次切離して保守点検することが可能になり、従来
のようにシステムを全部停止して保守点検をする必要は
全く無くなるのでシステムとしての稼働率が大幅に向上
する。

一方、切離し及び再投入に寄与する部分はスイッチとタ
イマーで構成されるので、非常に安価であると共に簡単
な構成であり、高い信頼性が期待出来る。

なお、前述の説明は２台の発振回路で説明したが、３台
以上の複数台の発振回路を設置した場合も同様である。

また発振回路ＩＢ、２Ｂをプリント基板等で構成したも
のであればスイッチ１０４゜２０４はプリント基板等の
コネクタにて代用出来る。

次に本発明の他の実施例を示す。

第６図は、投入時は必ず電源側のスイッチを先にインタ
ーロック及び電源のスイッチを誤って開いたらその発振
回路をコモンバスより切離すインターロックをとるため
に、第３図のスイッチ１０５Ａ、１０５Ｂにそれぞれ電
源投入のスイッチ１０４Ａと同様に動作するスイッチ１
０４Ａ、１０４Ｂを直列に接続したものである。

また第７図は、第３図における共通電源３１の代わりに
各発振回路内に個別に電源１７１を設けたものである。

【図面の簡単な説明】

第１図は従来における並列冗長発振装置のプロツク図、
第２図は第１図の装置の動作を説明するだめの動作波形
図、第３図は本発明の一実施例を示すブロック図、第４
図は同実施例の動作を説明するための動作波形図、第５
図は第３図の実施例に用いる緩衝回路の一例を示す回路
図、第６図及び第７図は本発明の他の実施例を示すブロ
ック図である。 １．２，３・・・・・・インバータ、１１．２１・・・
・・・基準発振器、１２，２２・・・・・・分周器、１
３．２３゜１４．２４・・・・・・単安定マルチバイブ
レータ、１５゜２５．１０３，２０３・・・・・・ＡＮ
Ｄ回路、１６゜２６・・・・・・ライントライバ、１７
、２７−−−−・−ラインレシーバ、３１・・・・・・
共通電源、１０１，２０１・・・・・緩衝回路、１０２
，２０２・・・・・・タイマー、１０４゜２０４．１０
５Ａ、１０５Ｂ、２０５Ａ、２０５Ｂ、１０４Ａ、１０
４Ｂ、１０４Ｃ・・・・・・スイッチ、１７１・・・・
・・個別電源。

Claims (1)

【特許請求の範囲】
1. １ 発振器と、この発振器の出力を分周する分周器、こ
   の分周器の出力を受けてパルスを共通信号線に送り出す
   ライントライバ、共通信号線上の信号を受けて前記分周
   器ヘリセット指令を与えるラインレシーバから成る発振
   回路を複数台設置することにより構成される並列冗長発
   振装置において、前記発振回路内に電源投入用のスイッ
   チ、電源投入時の変動をやわらげる緩衝回路、発振回路
   −共通信号線接続用のスイッチ、このスイッチ閉Ｍ前記
   分周器から前記ライントライバへの信号伝達を所定の時
   間阻止するタイマーを設け、前記スイッチを所定の順序
   で開閉することにより共通信号線活線状態で複数の前記
   発振回路のうち任意の一台の発振回路の切り離し及び投
   入することを特徴とする並列冗長発振装置。