JPS59173845A - ±5進数の5倍回路 - Google Patents
±5進数の5倍回路Info
- Publication number
- JPS59173845A JPS59173845A JP58048369A JP4836983A JPS59173845A JP S59173845 A JPS59173845 A JP S59173845A JP 58048369 A JP58048369 A JP 58048369A JP 4836983 A JP4836983 A JP 4836983A JP S59173845 A JPS59173845 A JP S59173845A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digit
- circuit
- inputted
- quinary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/4824—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices using signed-digit representation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
乗除算をする場合、2進数は2、4、8、16倍等はシ
フトするだけで得られ、こらが2進法の優れた点とされ
る。これに対し10進数では2、3、4、5、6、7、
8、9倍を求めねばならず、10進法のやっかいな点で
ある。但しこの中、2、5倍は楽に求められる。
フトするだけで得られ、こらが2進法の優れた点とされ
る。これに対し10進数では2、3、4、5、6、7、
8、9倍を求めねばならず、10進法のやっかいな点で
ある。但しこの中、2、5倍は楽に求められる。
さて±5進数の場合は2、3、4、5倍さえあればよい
が、2倍は楽に求まり、3倍は本特許願と同時に出願の
±5進数の3倍回路で求まり、4倍は×2×2で求めら
れる。
が、2倍は楽に求まり、3倍は本特許願と同時に出願の
±5進数の3倍回路で求まり、4倍は×2×2で求めら
れる。
10進数の5倍(0.5倍)は例えば
上の様にして簡単に求められる。
併し±5進数の場合はこれ程簡単には求められない。そ
こで±5進数の5倍(説明は0.5倍で行う)を求める
回路を作ることが本発明の目的である。
こで±5進数の5倍(説明は0.5倍で行う)を求める
回路を作ることが本発明の目的である。
その方法を第1表に示す。つまり図示の様に奇数は下桁
と同符号の時は 5=6+1異符号の時は 5=4+1 のように分解する。
と同符号の時は 5=6+1異符号の時は 5=4+1 のように分解する。
これらの数を■斜めに見ると皆偶数となり、それらを2
で割れば答を得る。
で割れば答を得る。
第1図が0.5倍回路で、2桁の±5進数を符号ビット
S2と数値ビット5〜0で表し、3桁の奇数ビットを5
、3、1、1桁の符号をS1で表している。
S2と数値ビット5〜0で表し、3桁の奇数ビットを5
、3、1、1桁の符号をS1で表している。
例えば2桁の5信号は
S2S1+S2S1=G=1 の時は6
=0 の時は4となっている。
=0 の時は4となっている。
且つ3けたの奇数信号Od=1の時は
6→16
4→14とされる。
4→14とされる。
S2=1の時、
S3=1ならば3けたの奇数は 5=6+1 に=0
〃 5=4+1と分解され
る。従って必ず16の形になり、16の形は生じない。
〃 5=4+1と分解され
る。従って必ず16の形になり、16の形は生じない。
故に1/2にした時、6、7、8は生じない。
第1図の16、6、14、4等の出力を1/2にしたも
の(絶対値)をORゲート5〜0に送れば、0.5倍が
得られる。
の(絶対値)をORゲート5〜0に送れば、0.5倍が
得られる。
符号は
3桁偶数で2桁正の時、例えば
32桁
25
↓
6→3
1
又は↓
4→2
1
3桁奇数で2桁負の時、例えば
35
↓↓
26→2
11
又は↓
24→3
11
の場合、2桁正符号出力S20=1とすればよい。
この回路も第1図に示してある。
以上本発明の±5進5倍回路(0.5×10とすればよ
い)はゲート4段の割合簡単な回路で5倍が得られ、×
2、×3回路と合せ用いることによって±5進高速乗除
算に役立てることが出来る。
い)はゲート4段の割合簡単な回路で5倍が得られ、×
2、×3回路と合せ用いることによって±5進高速乗除
算に役立てることが出来る。
なお本回路は負数の5倍にもそのまま使用出来る。
第1図は0.5倍回路、S2:2桁の符号、S1:1桁
の符号、S20:2桁の符号出力、G:21桁同符号信
号、Od:3桁奇数信号、である。 特許出願人 杉村勇■
の符号、S20:2桁の符号出力、G:21桁同符号信
号、Od:3桁奇数信号、である。 特許出願人 杉村勇■
Claims (1)
- 3桁の奇数信号をOd、2桁と1桁の同符号信号をGと
する時、±5進数2桁の5信号をG信号の入った二つの
ANDゲート16、6と、GNOT信号の入った二つの
ANDゲート14、4に入れ、Od信号を入れた16ゲ
ート出力はOR2(16×0.5)、OdNOT信号を
入れた6ゲート出力はOR3(6×0.5)、Od信号
を入れた14ゲート出力はOR3(14×0.5)、O
dNOT信号を入れた、4ゲート出力はOR2(4×0
.5)に入れることを特徴とする±5進数の5倍回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58048369A JPS59173845A (ja) | 1983-03-23 | 1983-03-23 | ±5進数の5倍回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58048369A JPS59173845A (ja) | 1983-03-23 | 1983-03-23 | ±5進数の5倍回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59173845A true JPS59173845A (ja) | 1984-10-02 |
Family
ID=12801417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58048369A Pending JPS59173845A (ja) | 1983-03-23 | 1983-03-23 | ±5進数の5倍回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59173845A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8566385B2 (en) | 2009-12-02 | 2013-10-22 | International Business Machines Corporation | Decimal floating point multiplier and design structure |
-
1983
- 1983-03-23 JP JP58048369A patent/JPS59173845A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8566385B2 (en) | 2009-12-02 | 2013-10-22 | International Business Machines Corporation | Decimal floating point multiplier and design structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FI862883A0 (fi) | Krets foer komplementering av binaera tal. | |
JPS5650439A (en) | Binary multiplier cell circuit | |
US4890251A (en) | Arithmetic shifter with sign extend facility | |
US3230353A (en) | Pulse rate multiplier | |
EP0398568A3 (en) | Multiplier circuit | |
JPS59173845A (ja) | ±5進数の5倍回路 | |
EP0221425A3 (en) | Circuit for performing square root functions | |
JPS6027024A (ja) | 演算装置 | |
JPH02287874A (ja) | 積和演算装置 | |
JPS5769450A (en) | Decimal-quadruple generating circuit | |
EP0153108A3 (en) | Decimal digit processing apparatus | |
JPS6449428A (en) | Digital/digital code converter | |
JPS5848142A (ja) | 高速加算回路 | |
JPS56158525A (en) | Circulation type digital filter | |
JPS5698030A (en) | Odd dividing circuit | |
JPS61289425A (ja) | 乗算回路 | |
JPS55164942A (en) | Division circuit | |
SU428380A1 (ru) | Устройство для умножения чисел | |
KR950007878B1 (ko) | 가산 방법 | |
JPS59173844A (ja) | ±5進数の3倍回路 | |
JPS5736343A (ja) | Enzanshorikairo | |
JPS56118187A (en) | Counter circuit of two dimensional pattern | |
JPS6476223A (en) | Multiplying circuit | |
JPS57197650A (en) | Operation circuit | |
JPS57182845A (en) | Digital multiplying circuit |