JPS59165119A - Input and output controller - Google Patents

Input and output controller

Info

Publication number
JPS59165119A
JPS59165119A JP3900783A JP3900783A JPS59165119A JP S59165119 A JPS59165119 A JP S59165119A JP 3900783 A JP3900783 A JP 3900783A JP 3900783 A JP3900783 A JP 3900783A JP S59165119 A JPS59165119 A JP S59165119A
Authority
JP
Japan
Prior art keywords
input
cpu
bus
output
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3900783A
Other languages
Japanese (ja)
Inventor
Haruki Ogawa
小川 治樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3900783A priority Critical patent/JPS59165119A/en
Publication of JPS59165119A publication Critical patent/JPS59165119A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To control input/output equipment without the intervention of a CPU and speed up processing by providing a multiaccess bus which connects respective I/O controllers independently of a CPU and performing input/output control. CONSTITUTION:The multiaccess bus 3 which connects the I/O controllers 4-6 is added to the constitution including a CPU1, the I/O controllers 4-6, I/Os 10-20, a CPU bus 2 connecting them, and I/O buses 7-8. For example, an input/output controller consists of a CPU bus controller 41, multiaccess bus controller 42, I/O processor 43 connected to those two controllers, and I/O driver 44 which drives the I/Os. Consequently, the CPU bus 2 is used normally to interchange information between input/output controllers according to contents indicated by the CPU1 as a master, and the bus 3 allows the processor 43 of the input/output controller to serve as either the master or slave.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、コンピュータシステムに係シ、特に多種多様
の入出力機器を接続するコンピュータシステムの入出力
データ転送制御に好適な入出力制御装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Application of the Invention] The present invention relates to computer systems, and particularly to an input/output control device suitable for controlling input/output data transfer of a computer system connecting a wide variety of input/output devices.

〔従来技術〕[Prior art]

一般に、コンピュータシステムには補助記憶装置を初め
として、オペレーターズコンソール、出力プリンタ、通
信制御装置等、様々な入出力機器が接続されている。
Generally, various input/output devices are connected to a computer system, such as an auxiliary storage device, an operator's console, an output printer, and a communication control device.

従来、各入出力機器の制御については必ずCPUが介在
して行われてきた。例えば、オペレーターズコンソール
の画面を編集する場合には次の如き処理内容を行なう。
Conventionally, control of each input/output device has always been performed through the intervention of a CPU. For example, when editing the operator's console screen, the following processing is performed.

0)オペレータズコンソールからの入力情報をとシ込み
新画面情報として保持する。
0) Retain input information from the operator's console as input new screen information.

(2)補助記憶装置から新画面情報に対応する旧画面デ
ータをと9込み保持する。
(2) Hold nine pieces of old screen data corresponding to the new screen information from the auxiliary storage device.

(3)旧画面データと新画面情報とによシ新画面を編集
する。
(3) Edit the new screen using the old screen data and new screen information.

(4)  完成した新画面をオペレーターズコンソール
に表示する。
(4) Display the completed new screen on the operator's console.

(5)完成した新画面データを補助記憶装置に記憶する
(5) Store the completed new screen data in the auxiliary storage device.

このような処理は、他の入出力機器のデータ処理におい
ても必ず処理の中心はCPUにあシ、各入出力装置の制
御装置tはCPUから指定されているフォーマットで、
データの転送を行うだけである。また、CPUは異なる
5つの処理を行なわなければならず、このようなCPU
主導型のシステムでは処理の高速化が限界に達している
。さらにCPUのメモリ空間が限られていることや、様
々な入出力機器の制御に同時性が要求されていること等
も処理の高速化を妨げる要因となっている。
In this kind of processing, even in data processing of other input/output devices, the center of processing is always the CPU, and the control device t of each input/output device uses the format specified by the CPU.
It only transfers data. In addition, the CPU must perform five different processes, and the CPU
The speed-up of processing has reached its limit in led-based systems. Furthermore, the limited memory space of the CPU and the requirement for simultaneous control of various input/output devices are also factors that impede speeding up of processing.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、CPUの介在なしに入出力機器の制御
を行うことができ、処理の高速化を図ることができる入
出力機器の入出力制御装置を提供することにある。
An object of the present invention is to provide an input/output control device for input/output equipment that can control input/output equipment without the intervention of a CPU and can speed up processing.

〔発明の概要〕[Summary of the invention]

本発明は、I10コントローラ間を接続するマルチアク
セスパスを設け、CPUバスコントローラと、マルチア
クセスバスコントローラと、前記2つのコントローラに
接続されるI10プロセッサと、Iloを駆動するI1
0ドライバによって入出力制御装置を構成することによ
シ、CPUの介在なしに入出力機器の制御を行うことが
でき、処理の高速化を図ろうというものである。
The present invention provides a multi-access path connecting I10 controllers, and provides a CPU bus controller, a multi-access bus controller, an I10 processor connected to the two controllers, and an I10 processor that drives Ilo.
By configuring the input/output control device using the zero driver, input/output devices can be controlled without the intervention of a CPU, and processing speed can be increased.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の実施例について説明する。 Examples of the present invention will be described below.

第1図には、本発明の一実施例が示されている。FIG. 1 shows an embodiment of the invention.

図において、1はCPU、2はCPUバス、3はマルチ
アクセスバス、4はI10コ/トa −−yl、5はI
10コントローラ2.6はI10コントローラ、n17
はI10バス1.8はI10バス2.9はI10パスn
、10はl101.11は工102.12はl10nで
ある。
In the figure, 1 is the CPU, 2 is the CPU bus, 3 is the multi-access bus, 4 is I10 copies/toa -- yl, 5 is I
10 controller 2.6 is I10 controller, n17
is I10 bus 1.8 is I10 bus 2.9 is I10 path n
, 10 is l101.11 is engineering 102.12 is l10n.

本実施例におけるコンピュータシステムの構成は、従来
のCPUI、I / O:I7トローラl〜n1工10
1〜nおよびこれらを結ぶCPUパス2、工10バス1
〜nの構成に%I10コントローラをCPUとは別に結
ぶマルチアクセスパス3を付加したものである。
The configuration of the computer system in this embodiment is a conventional CPU, I/O: I7 controllers l to n1.
1 to n and the CPU path 2 that connects them, the engineering 10 bus 1
~n configuration with a multi-access path 3 that connects the %I10 controller separately from the CPU.

CPUIは、マルチアクセスを可能とするため、バスア
ービトレーションの機能を有するほかに、みずからのマ
スタプロセッサの役割を離れてスレーブプロセッサとし
ての役割を果すことができる機能的構成を有し、また、
この機能の二重化回路を有する構成を有している。
In order to enable multiple access, the CPUI not only has a bus arbitration function, but also has a functional configuration that allows it to leave its master processor role and act as a slave processor.
It has a configuration with a duplex circuit for this function.

I10コントローラ1〜nは、各種入出力機器に対し、
その機器特有のインターフェイスを制御しうるI10ド
ライバーブロックを介して接続さ1れており、CPUI
に対しては、CPUバスコントローラを介して接続され
ている。I10コントローラは、多種の入出力制御機器
に対して、最終段のI10ドライバーブロックを除いて
、標準イヒ′されたI10プロセッサとその周辺回路に
より、構成し、CPUに対しては、前記CPUバスコン
トローラによシ、また、他の入出力機器に対してハ、マ
ルチアクセスバスコントローラを介シて、接続される。
I10 controllers 1 to n are for various input/output devices.
It is connected via an I10 driver block that can control the device-specific interface, and the CPU
is connected to the CPU bus controller. The I10 controller is configured for various input/output control devices by a standard I10 processor and its peripheral circuits, except for the final stage I10 driver block, and for the CPU, it is configured by the aforementioned CPU bus controller. It is also connected to other input/output devices via a multi-access bus controller.

第2図にi、i、、I10コントローラのブロック図が
示されている。
A block diagram of the i, i, , I10 controller is shown in FIG.

図において、マルチアクセスパス3は基本的には、CP
Uバス2の構成と異なるところはない。
In the figure, multi-access path 3 basically consists of CP
There is no difference in the configuration from the U bus 2.

CPUパス2が通常は、CPU1fマスタとして、CP
UIによシ指示された内容に従い、各入出力制御装置と
の間で情報の交換を行う′めに対し、マルチアクセスパ
ス3では接続される入出力制御装置のI10プロセッサ
43が次の如き場合にマスクにもスレーブにもなシ得る
CPU path 2 normally serves as the CPU1f master.
In order to exchange information with each input/output control device according to the contents instructed by the UI, in the multi-access path 3, the I10 processor 43 of the connected input/output control device is as follows. It can be used as both a mask and a slave.

(1)  CP U 1より強制的にマスク及びスレー
ブを指定されたとき、 (2)現在マスクとして動作しているI10プロセッサ
43が、その機能を放棄する旨をCPUIに報告し、改
めてCPUIから指示が出されたとき (3)現在マスクとして動作しているI10プロセッサ
43が他のI10プロセッサに対し、マスク機能を指示
したとき (4)現在スレーブとして動作しているI10プロセッ
サ43がCP−U 1に対し、マスクとしての動作を要
求し、CPUIが改めて指示を与えたとき (5)現在スレーブとして動作しているI10プロセッ
サ43が、マスクとして動作している工10プロセッサ
に対しマスク要求を発し、マスクとして動作しているI
10プロセッサが、要求しているI10プロセッサにマ
スク動作を指示したとき。
(1) When CPU 1 forcibly designates the mask and slave, (2) The I10 processor 43 currently operating as a mask reports to the CPUI that it will abandon that function and issues a new instruction from the CPUI. (3) When the I10 processor 43 currently operating as a mask instructs another I10 processor to perform the mask function. (4) When the I10 processor 43 currently operating as a slave issues the mask function to another I10 processor. (5) When the I10 processor 43 currently operating as a slave issues a mask request to the I10 processor operating as a mask, I acting as a mask
10 processor instructs the requesting I10 processor to perform a mask operation.

本機能は、第2図に示すマルチアクセスバスコントロー
ラ3に、通常のバスコントローラ回路のほかに、バスア
ービトレーション回路を付加し、CPUIのソフトウェ
アとl107’ロセツサ43のソフトウェアによシ実現
する。
This function is realized by adding a bus arbitration circuit in addition to a normal bus controller circuit to the multi-access bus controller 3 shown in FIG.

例として、下記測成からなるコンピュータシステムを挙
げる。
As an example, a computer system consisting of the following measurements is given.

(1)(、PU (2)  プログラムファイルとしての磁気ディスク装
置 (3)  データファイルとしての磁気ディスク装置(
4)  オペレーターズコンソール (5)  出力プリンタ (6)  カードリーダー (7)通信制御装置(MODEM等による上位又は下位
システムとの通信) (8) プロセス入出力装置 以上の例のうち、従来例で挙げたオペレーターズコンソ
ールの処理と本発明の処理を比較するため、画面編集処
理について以下述べる。
(1) (, PU (2) Magnetic disk device as a program file (3) Magnetic disk device as a data file (
4) Operator's console (5) Output printer (6) Card reader (7) Communication control device (communication with upper or lower system using MODEM, etc.) (8) Process input/output device Among the above examples, conventional examples In order to compare the processing of the operator's console and the processing of the present invention, screen editing processing will be described below.

本発明においては、オペレーターズコンソールに対する
処理プログラムは、システムスタートアップ時にプログ
ラムファイルより読出され、CPU1からCPUバス2
を通じて、あるいは、プログラムファイルに対する入出
力制御装置よシ、マルチアクスバス3を通じて、オペレ
ーターズコンソールに対する入出力制御装置に供給する
In the present invention, the processing program for the operator's console is read from the program file at system startup, and is transferred from the CPU 1 to the CPU bus 2.
or an input/output controller for program files, or an input/output controller for the operator's console through the multi-axle bus 3.

また画面編集に必要な、他の入出力機器に対する処理プ
ログラムも同様の形で各入出力制御装置に供給する。以
上を踏まえて、画面編集処理について検討すると以下の
如くなる。
Further, processing programs for other input/output devices necessary for screen editing are also supplied to each input/output control device in a similar form. Based on the above, when considering the screen editing process, the result is as follows.

(1)  オペレーターズコンソールからの画面変更の
要求ヲオペレーターズコンソールに対する入出力制御装
置が受付ける。
(1) The input/output control device for the operator's console accepts a screen change request from the operator's console.

(2)画面変更要求に対する、被処理データをオペレー
ターズコンソールに対する入出力制御装置上で編集し、
旧画面データを格納するデータファイルに対する入出力
制御装置にマルチアクセスバスを介して転送する。
(2) Edit the data to be processed in response to the screen change request on the input/output control device for the operator's console,
The old screen data is transferred via the multi-access bus to the input/output control device for the data file that stores it.

(3)データファイルに対する入出力制御装置は、画面
変更要求に対する被処理データを受付ける。
(3) The input/output control device for the data file receives the data to be processed in response to the screen change request.

(4)  データファイルに対する入出力制御装置は、
受付けたデータに従いデータファイルよシ、旧画面デー
タを読出し、マルチアクセスバスを介シテオペレーター
ズコンソールに対する入出力制御装置に転送する。。
(4) The input/output control device for the data file is
According to the received data, the data file and old screen data are read out and transferred via the multi-access bus to the input/output control device for the city operator's console. .

(5)  オペレーターズコンソールに対する入出力制
御装置は旧画面データを受付し、被処理データと合わせ
てデータ編集を行ない、新画面データを編集する。
(5) The input/output control device for the operator's console receives the old screen data, edits the data together with the data to be processed, and edits the new screen data.

(6)  オペレーターズコンソールに対する入出力制
御装置は新画面デー、夕をオペレーターズコンソールに
対し表示するとともに、マルチアクセスバスを介して、
データファイルに格納する。
(6) The input/output control device for the operator's console displays a new screen, day and night, on the operator's console, and via the multi-access bus,
Store in data file.

以上のように、本発明においては、オペレーターズコン
ソールの画面編集1つをとっても、CPUの介在なしに
行なわれる。
As described above, in the present invention, even one screen edit of the operator's console is performed without the intervention of the CPU.

出力プリンタに対するデータファイル内データの出力に
関しても同様である。
The same applies to the output of data in a data file to an output printer.

一方、プログラムファイル内のプログラムや、MODE
M等の通信制御装置を介して上位または下位システムか
ら送られてくるデータ、プロセス入出力装置に対するデ
ータ等は多岐にわたるためCPUの介在が必要である。
On the other hand, the program in the program file and the MODE
Data sent from a higher or lower system through a communication control device such as M, data to a process input/output device, etc. are diverse and require the intervention of a CPU.

ただし、このようなデータでも、CPUIが多忙の際に
は、マルチアクセスノ(ス3を介して一担フアイリング
し、CPU1が忙しくないときに処理を行うことも可能
である。
However, even with such data, when the CPU 1 is busy, it is possible to file it once through the multi-access node 3 and process it when the CPU 1 is not busy.

このように各入出力機器に対する数々の処理をCPUを
介するものか、マルチアクセスノくスを介するものか分
類し、ソフトウェアを構築することによシ、CPUで負
担すべき処理を減じ、CPUの処理能力を向上させると
いう効果を生み出すことができる。
In this way, by classifying the various processes for each input/output device as those that go through the CPU or those that go through the multi-access node, and building software, it is possible to reduce the processing that should be carried out by the CPU, and to reduce the burden on the CPU. It can produce the effect of improving processing capacity.

CP、Uパス自体にマルチアクセスバス化し、この入出
力制御装置間でのデータ転送を行うことは可能であるが
、バスが1つの場合、いずれかの処理によってバスが占
有されることになり、結果的に他の処理が待ち状態に置
かれて、期待するほどの効果は得られないが、本実施例
におけるマルチアクセスバス3を利用するト、マルチア
クセスバス3を使用して動作する処理と、マルチアクセ
スバス3を介して制御されない入出力機器とCPUIと
の間における処理は完全に同時処理となるので、結果と
してCPUIの処理速度が向上する。
It is possible to make the CP and U paths themselves into multi-access buses and transfer data between these input/output control devices, but if there is only one bus, the bus will be occupied by one of the processes. As a result, other processes are placed in a waiting state, and the expected effect cannot be obtained. Since the processing between the CPU and the input/output devices that are not controlled via the multi-access bus 3 is completely simultaneous, the processing speed of the CPU is improved.

本発明の応用として、CPUバスをマルチアクセスバス
化し、本実施例においてマルチアクセスバスとして述べ
たバスのかわシにマルチアクセスバス化したCPUバス
をもう一つ付加することにより、前記例で説明した効果
の他に、CPUバスの二重化という効果をもたらす。
As an application of the present invention, the CPU bus is made into a multi-access bus, and by adding another CPU bus made into a multi-access bus to the bus described as the multi-access bus in this embodiment, In addition to this effect, it also brings about the effect of duplicating the CPU bus.

したがって本実施例によれば、CPUで行っていた処理
を、各入出力制御装置に一部分散移管することができC
PUの負担を減らすことが可能である。
Therefore, according to this embodiment, it is possible to partially transfer the processing performed by the CPU to each input/output control device.
It is possible to reduce the load on the PU.

また、本実施例によれば全く異なる入出力機器に対する
2つの処理が完全に同時に行うことができ、CPUの処
理速度を向上させることが可能である。
Further, according to this embodiment, two processes for completely different input/output devices can be performed completely simultaneously, and it is possible to improve the processing speed of the CPU.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、CPUの介在な
しに入出力機器の制御を行うことができ・処理の高速化
を図ることができる。
As described above, according to the present invention, input/output devices can be controlled without the intervention of a CPU, and processing speed can be increased.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すブロック図、第2図は第
1図図示I10コントローラのブロック図である。 1・・・CPU、2・・・CPUバス、3・・・マルチ
アクセスバス、41・・・CPUバスコントローラ、4
2・・・マルチアクセスバスコントローラ、43・・・
I10第 ((2) 第2 口
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram of the I10 controller shown in FIG. 1. 1... CPU, 2... CPU bus, 3... Multi-access bus, 41... CPU bus controller, 4
2...Multi-access bus controller, 43...
I10th ((2) 2nd entry

Claims (1)

【特許請求の範囲】[Claims] 1、 各プロセス機器に対応して接続される複数台の入
出力装置と、該複数台の入出力装置を制御する入出力バ
スによって接続される入出力制御装置とを備え、CPU
によって前記プロセス機器をCPUバスを介して集中制
御するものにおいて、上記複数の入出力制御装置を接続
するマルチアクセスバスを設けると共に、上記CPUバ
スに接続サレテいるCPUパスコンドローラド、前記マ
ルチアクセスバスに接続されるマルチアクセスパスコン
トローラと、前記CPUバスコントローラと前記マルチ
アクセスバスコントローラとに接続される入出カプロセ
ッサと、上記入出力装置を駆動する入出力ドライバとに
よって構成したことを特徴とする入出力制御装置。
1. It is equipped with a plurality of input/output devices connected corresponding to each process device, and an input/output control device connected by an input/output bus that controls the plurality of input/output devices, and a CPU
In the apparatus for centrally controlling the process equipment via a CPU bus, a multi-access bus is provided for connecting the plurality of input/output control devices, and a CPU path controller connected to the CPU bus is connected to the multi-access bus. An input/output device comprising a multi-access path controller connected to the CPU bus controller, an input/output processor connected to the CPU bus controller and the multi-access bus controller, and an input/output driver that drives the input/output device. Control device.
JP3900783A 1983-03-11 1983-03-11 Input and output controller Pending JPS59165119A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3900783A JPS59165119A (en) 1983-03-11 1983-03-11 Input and output controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3900783A JPS59165119A (en) 1983-03-11 1983-03-11 Input and output controller

Publications (1)

Publication Number Publication Date
JPS59165119A true JPS59165119A (en) 1984-09-18

Family

ID=12541045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3900783A Pending JPS59165119A (en) 1983-03-11 1983-03-11 Input and output controller

Country Status (1)

Country Link
JP (1) JPS59165119A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306361A (en) * 1989-02-03 1990-12-19 Nec Corp Microprocessor
JPH06222810A (en) * 1992-09-28 1994-08-12 Siemens Ag Central processing unit for process control system
JP2005501338A (en) * 2001-08-30 2005-01-13 テレコム・イタリア・エッセ・ピー・アー Data transfer method in electronic circuit, electronic circuit and related apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5520570A (en) * 1978-08-01 1980-02-14 Toshiba Corp Bus control system
JPS5591012A (en) * 1978-12-28 1980-07-10 Kokusai Denshin Denwa Co Ltd <Kdd> Decentralized bus system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5520570A (en) * 1978-08-01 1980-02-14 Toshiba Corp Bus control system
JPS5591012A (en) * 1978-12-28 1980-07-10 Kokusai Denshin Denwa Co Ltd <Kdd> Decentralized bus system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02306361A (en) * 1989-02-03 1990-12-19 Nec Corp Microprocessor
JPH06222810A (en) * 1992-09-28 1994-08-12 Siemens Ag Central processing unit for process control system
JP2005501338A (en) * 2001-08-30 2005-01-13 テレコム・イタリア・エッセ・ピー・アー Data transfer method in electronic circuit, electronic circuit and related apparatus

Similar Documents

Publication Publication Date Title
JPH07111713B2 (en) Configuration change control method
JPS59165119A (en) Input and output controller
JPH03137756A (en) Information processor
JPH08180008A (en) Semiconductor integrated circuit
JPH03194641A (en) Application program sharing system
JPS63163656A (en) Method and system for input/output interruption
JPS62208121A (en) Document editing/printing device
JP2705955B2 (en) Parallel information processing device
JP2687716B2 (en) Information processing device
JP2004005113A (en) Virtual computer system operated on a plurality of actual computers, and control method thereof
JP3043361B2 (en) Distributed processor control method
JP2000155738A (en) Data processor
JP3206910B2 (en) DMA transfer method
JP2002175262A (en) Hierarchical bus system
JPS5834858B2 (en) Data exchange control method
JPS6327936A (en) File management method
JPH04260141A (en) Data shared processor
JPH01142962A (en) Data transfer control system
JPS6354656A (en) Multi-processor system
JPH04264654A (en) Device and method for controlling bus
JP2003186666A (en) Microcomputer and dma control circuit
JPS61175831A (en) Data equivalent controlling system
JPS60252975A (en) Information processing system
JPH0241547A (en) I/o adapter state reporting system
JPH05158859A (en) Information processor