JPS5915510B2 - 厚膜のエッチング方法 - Google Patents

厚膜のエッチング方法

Info

Publication number
JPS5915510B2
JPS5915510B2 JP54114102A JP11410279A JPS5915510B2 JP S5915510 B2 JPS5915510 B2 JP S5915510B2 JP 54114102 A JP54114102 A JP 54114102A JP 11410279 A JP11410279 A JP 11410279A JP S5915510 B2 JPS5915510 B2 JP S5915510B2
Authority
JP
Japan
Prior art keywords
thick film
etching
film
thick
terpineol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54114102A
Other languages
English (en)
Other versions
JPS5638476A (en
Inventor
生夫 富田
健郎 菅野
豊 渡辺
久康 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP54114102A priority Critical patent/JPS5915510B2/ja
Publication of JPS5638476A publication Critical patent/JPS5638476A/ja
Publication of JPS5915510B2 publication Critical patent/JPS5915510B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • ing And Chemical Polishing (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 本発明は特に厚膜形ハイブリッドICにおける5 厚膜
微細パターンの生成に適用して有効な厚膜のエッチング
方法に関するものである。
従来の厚膜形ハイブリッドICにおいては、セラミック
基板上に導体、抵抗体、絶縁体等のペーストを塗布して
パターン形成する際はスクリーン10印刷で行なつてい
るため、パターンの微細化、基板の大型化には自ら限界
があつた。
このため、本出願の発明者等により、上記従来方法に比
べてはるかに微細なパターンを形成でき、かつ基板の大
型化も制限されないパターン生成法15が既に提案され
ている。
この方法は、基板上にペーストを塗布して厚膜を形成し
、これを乾燥させた状態で該厚膜面に有機溶剤に溶解し
ないフォトレジストを被着し、該レジスト膜を露光・現
像して前記厚膜の不要部分を露出させた後、該露出部’
0 分の厚膜を有機溶剤のエッチング液でエッチングし
てパターンを形成し、しかる後該パターンを焼成するも
のである。しかるに、従来は厚膜のエッチングに使用す
るエッチング液として、111トリクロルエタン’5(
クロロセン)、アセトン、イソプロピルアルコール(I
PA)等が一般に使用されている。
しかし、これらの有機溶剤は厚膜への染込み作用および
厚膜膨潤作用が非常に大きく、このためエッチング時間
が長過ぎると厚膜の剥離などの欠陥が生−0じやすい。
すなわち、エッチング時間の許容範囲が小さく、微細パ
ターンのパターニングが容易でないという問題がある。
従つて本発明は、このような従来方法における問題を解
消すること、すなわちエッチング時間の’5 許容範囲
が広くてパターニングを容易に可能となす厚膜のエツチ
ングカ法を提供することにある。
本発明によるエッチング方法は、上記の目的をウ1−達
成するためにテルピネオール(α,β,γ、および異性
体混合物も含む)を5〜100%含有するエツチング液
を使用することを要旨とするものである。
テルピネオールは厚膜内への染込みおよび厚膜の膨潤が
少なく、従つてエツチング時間の許容範囲を広く取れ、
パターニングが非常に容易となる。なお、テルピネオー
ル含有エツチング液はエツチング作用が比較的小さいの
で、エツチングはハブまたはヌプレイ吹付けにより比較
的高い圧力の作用下で行なうのが好ましい。以下、本発
明について実施例にもとづき添付図面を参照して詳細に
説明する。
第1図〜第5図は本発明に係るエツチングカ法を適用し
た厚膜微細パターンの生成力法を工程順に示す断面図で
ある。
この生成法では先ず第1図に示す如く、セラミツク等か
らなる絶縁基板1の全面上に、Au,Ag,Au−Pt
等の貴金属粉末にガラスフリツトを混合してそれを有機
バインダに分散させた導体ペースト、又は抵抗値の大き
いAg−Pd粉末等とガラヌフリツトを有轡バインダ中
に混合してなる抵抗体ペースト、又はガラスフリツトを
有機バインダ沖に混合してなる絶縁体ペーヌト等の各種
ペーストを16〜30ミクロンの厚さで均一に印刷塗布
して厚膜2を形成し、これを100℃以下、望ましくは
75℃〜100℃で乾燥硬化させる。
次に第2図に示す如く、第1図の厚膜2上の全面に有機
溶剤に溶解しないレジヌト膜3を形成する。レジスト膜
3を形成するには、第一例として、ポリビニルアルコー
ル(PVA)系の水溶性フオトレジスト液をスピンナー
等で数ミクロン(1〜4ミクロン)均一に被着させ、こ
れを常温(30℃程度)〜70℃で加熱して硬化させる
。第二のレジスト膜形成力法は、フイルムレジストを熱
圧着する力法である。フイルムレジストはアクリル樹脂
系の市販のホトドライフイルムで、光が照射された部分
が重合してクロロセン等の有機溶剤には溶解せず、光が
あたらなかつた部分だけが有機溶剤で溶解剥離するもの
を使用すれば良い。続いて、厚膜2の不要部分を溶去可
能にするため、レジスト膜3を露光および現像して、第
3図に示す如く厚膜2の不要部分のレジスト膜3を除去
しそこを露出させる。現像は、水溶性レジスト液から成
るレジスト膜の場合は水に浸漬させて行ない、またフイ
ルムレジストから成るレジスト膜の場合は有機溶剤を用
いて行なえば良い。そして第3図の状態において厚膜2
の不要部分つまり露出部分のエツチングを行なう。
本発明によるエツチングカ法は、テルピネオール(α,
β,γ、および異性体混合物を含む)を5〜100%含
有するエツチング液を使用するものである。すなわち、
一般に使用されている有機溶剤であるクロロセン、アセ
トン、イソプロピルアルコールなどにテルピネオールを
5%以上含有させたエツチング液、ないしはテルピネオ
ール100%液を用いてエツチングを行なう。テルピネ
オールは、クロロセン、アセトン、イソプロピルアルコ
ール等に比べて、厚膜2への染込みおよび厚膜膨潤が少
なく、従つてこれを5〜100%含有するエツチング液
を使用すれば、エツチング時間の許容範囲を広く取るこ
とができ、それだけパターニングが容易となる。
なお、テルピネオール含有エツチング液は、従来一般に
使用しているクロロセン等に比べてエツチング作用が小
さい。
従つてこの場合のエツチングは比較的高い圧力の作用の
下で行なうのが好ましい。その第一の力法として、エツ
チング液をスポンジ状部材に含浸させ、これで厚膜の露
出部分をハブして溶触除去し、しかる後に洗浄液をスプ
レイ吹付けして残渣を除去する。
洗浄液としては、テルピネオールを溶触するが厚膜を溶
触しないもの、例えばエチレングリコール、ないしは界
面活性剤を混入した水溶液等が適当である。第二のエツ
チングカ法は、エツチング液を例えば5〜8kg/CT
ilの圧力でもつて厚膜の露出部分にヌプレイ吹付けし
て行なうものである。
この力法によれば、上記第一の力法のように残渣除去工
程が不要で作業が簡単であり、しかもシヤープエツジの
微細パターンの形成が容易である。以上のパターン形成
の後、第4図において、厚膜2のパターン上に被着され
ているレジスト膜3を剥離した上で厚膜パターン2を8
00〜920℃で焼成すると、厚膜2において有機バイ
ンダが燃焼気化すると共に金属粉末が所定の電気特性を
持つ金属膜に成長してガラヌフリツトの溶融により基板
1に固着され、第5図の如き厚膜パターンが生成される
なお、レジスト膜3が水溶性レジストから成る場合は、
レジヌト膜3が被着した状態のままで厚膜2の焼成が可
能である(レジヌト膜は焼成により焼失する)。以上に
説明したように、本発明によれば、厚膜のエツチングに
際してエツチング時間の許容範囲を広く取ることができ
、従つて厚膜微細パターンの高精度パターニングを容易
に行なうことが可能であり、その実用上の効果は著大で
ある。
【図面の簡単な説明】
第1図〜第5図は本発明に係るエツチングカ法を適用し
た厚膜微細パターンの生成力法を各工程順に示す断面図
であり、第1図は厚膜ペーヌトの印刷・乾燥工程、第2
図はフオトレジスト塗布工程、第3図はフオトレジヌト
膜の露光・現像工程、第4図はパターン形成工程、第5
図は焼成工程の状態を各々示す。 符号の説明、1・・・・・・基板、2・・・・・・厚膜
、3・・・・・・レジスト膜。

Claims (1)

  1. 【特許請求の範囲】 1 基板上にペーストを塗布して厚膜を形成し、これを
    乾燥させた状態で該厚膜面に有機溶剤に溶解しないフォ
    トレジストを被着した後、該レジスト膜を露光・現像し
    て前記厚膜の不要部分を露出させ、該露出部分の厚膜を
    有機溶剤のエッチング液を用いてエッチングする場合に
    、テルピネオールを5〜100%含有するエッチング液
    を使用することを特徴とする厚膜のエッチング方法。 2 前記エッチング液をスポンジ状部材に含ませてパフ
    することにより露出部分の厚膜を除去し、しかる後に洗
    浄液のスプレィ吹付けにより残渣を除去する特許請求の
    範囲第1項記載の厚膜のエツチング方法。 3 前記エッチング液を高圧でスプレィ吹付けしてエッ
    チングを行なう特許請求の範囲第1項記載の厚膜のエッ
    チング方法。
JP54114102A 1979-09-07 1979-09-07 厚膜のエッチング方法 Expired JPS5915510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP54114102A JPS5915510B2 (ja) 1979-09-07 1979-09-07 厚膜のエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54114102A JPS5915510B2 (ja) 1979-09-07 1979-09-07 厚膜のエッチング方法

Publications (2)

Publication Number Publication Date
JPS5638476A JPS5638476A (en) 1981-04-13
JPS5915510B2 true JPS5915510B2 (ja) 1984-04-10

Family

ID=14629163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP54114102A Expired JPS5915510B2 (ja) 1979-09-07 1979-09-07 厚膜のエッチング方法

Country Status (1)

Country Link
JP (1) JPS5915510B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200830931A (en) * 2007-01-08 2008-07-16 Tatung Co Ltd Method for manufacturing the spacer for field emission device and base material utilized for the spacer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5382189A (en) * 1976-12-27 1978-07-20 Hamasawa Kogyo:Kk Solar cell
JPS5461887A (en) * 1977-10-26 1979-05-18 Sharp Corp Solar battery device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5382189A (en) * 1976-12-27 1978-07-20 Hamasawa Kogyo:Kk Solar cell
JPS5461887A (en) * 1977-10-26 1979-05-18 Sharp Corp Solar battery device

Also Published As

Publication number Publication date
JPS5638476A (en) 1981-04-13

Similar Documents

Publication Publication Date Title
EP0016231B1 (en) Method of making thick film fine patterns
US4119480A (en) Method of manufacturing thick-film circuit devices
DE1925760B2 (de) Verfahren zum herstellen gemusterter duenner schichten aus metall oder metallverbindungen durch vakuumaufdampfen oder kathodenzerstaeuben
US3981761A (en) Process for manufacturing printed substrates and decalcomania compositions used therefor
US3829316A (en) Method for the preparation of metallic layers on a substrate
JPS62232989A (ja) 基板上の回路線の形成方法
JPS5915510B2 (ja) 厚膜のエッチング方法
US3877950A (en) Photosensitive gold compositions
US3684569A (en) Process of producing conductive gold patterns
US3575746A (en) Method for forming resistive and photoetched resistive and conductive glaze patterns
US3434940A (en) Process for making thin-film temperature sensors
JP2769598B2 (ja) 導体ペースト
JPH0794848A (ja) 導体層パターンの形成方法
US3775117A (en) Process for selective metallization of insulating material bodies
JPS625356B2 (ja)
JPH07122839A (ja) セラミックス配線基板の製造方法
JPS5814006B2 (ja) 酸化すゞ導電膜の選択的除去方法
GB2111405A (en) A maskless process for applying a patterned solder mask coating
JP3360244B2 (ja) 圧電磁器素子の分極方法
JPS5823735B2 (ja) 薄膜コンデンサ−ないし薄膜抵抗用のタンタルから成る層の製法
US4898805A (en) Method for fabricating hybrid integrated circuit
JPH01112794A (ja) セラミック両面配線基板の製法
Watanabe et al. Thick-film fine pattern formation by a photolithographic process
JPS6364920B2 (ja)
JPH09321411A (ja) セラミックス配線基板の製造方法