JPS59154537A - 表示イメ−ジデ−タ転送方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はコー　トメモリとプレーンメモリとを有し、こ
れら各メモリの内容に従うイメー・ゾを重ね合わせ表示
する表示装置においで、その表示イメージデータを外部
装置例えばハードコピー装置に転送するための表示イメ
ー・ノデータ転送方式に関する。

〔発明の技術的背景とその問題点〕

一般にデータ処理システムに用いられるグラフインク表
示装置は、コードメモリとノ０レーンメモリとを持ち、
これらメモリの表示デー　タ（イメージデータ）を重ね
合わせてＣＲＴ表示部に表示出力している。この重ね合
わせて衣示さえまた表示イメー＝−ノをハードコピー装
置にて、コピーをとるとき、従来では、ソフトウェア（
システムの中枢となる中央処理装ｆｕ　；　Ｈ−ＣＰＵ
　）がバートコＬ７−装置に対し、コードメモリのデー
タとプレーンメモリのデータとをそれぞれ別個に転送し
ていた。従、って従来ではソフトウェアにかかる負担が
大きく、システム効率の而で問題があつ／ζ０又、ハー
ドコピー装置側にも、表示装置側と同様のハードウェア
（キャラクタジェネレータ等）が８費となシ、システム
全体のコストダウンを招いていた。

し発明の目的〕 本発明は上記実情に鑑みなされたもので、コードメモリ
とプレーンメモリリとをもつ表示装置の表示イメ−２を
外部装置・・、転送する際、例えハ−ドコピー装置にで
ハードコピー　ヲトる際のソフトウェアにかかる負担を
大幅に軽減できるとともに、システム全体のコストダウ
ンが計れる表示イメージデータ転送方式を提供すること
を目的とする。

〔発明の概要〕

本発明は、コードメモリとプレーンメモリとをもつ表示
装置において、コードメモリの内容を表示イメージに展
開１７た表７Ｆイメーノデータとプレーンメモリの表示
イメージデータとを論理演算し２て、その合成されたイ
メージデータをメモリに記憶（−１）・−ドコビ′−装
置宿、の外部装Ｗに転送するようにしたもので、これに
よりノットウニ７は、表示装置の表示イメージを外部の
例えばバー　ドコーー装置に転送する際、単に表示４メ
ージデータの受渡し制御を行安うたけてよく、従ってソ
フトウェアにかかる負荷の軽減が計れる。又、外部装置
側、例えばハ　トコピー装置側にキャラクタコードし・
−夕等の・Ｐターン生成機能部を設ける会費かないこと
から、システムを安価に構成できる。

〔発明の火施例〕

以下図面を参照１〜″７．本発明の一実施例を説明する
。第１図は本発明の一実施例を示すブロック図である。

図中、ｌはシステノ、全体の？ｌｉｔ＋　御を司るホス
トコンピュータであす、慝Ｔ）（−ＣＰＵと呼称する。

２はこのＨ−ＣＰＵ　１にインタフェイスＬ　、を介し
て接続されたハードコピー装置であり、以下ＨＣＰＹと
呼称する。３は」二記Ｈ−ＣＰＵ／にインタフェイスし
２を介して接続された多色グラフィック表示機能をもつ
ＣＲＴ表示装置であり、以下ＤＩＳＰと呼称する。３１
乃至８θはＤＩＳＰ、？内における要部の回路構成要素
である。ここで、３）はＤＩＳＰ全体の制御を司るマイ
クロ！ロセノサであり、以下μｍＣＰＵと呼称する。、
？２は／１−ＣＰＵ　、？　１から出力されるアドレス
をラッチするアドレスレジスタ（ＡＤＲ（１））である
。３３はコードメモリ４２にアクセスするアドレスを切
替えるアドレスセレクタ（ＡＳ（＋））である。又、４
１はｃｐｕバスＩｌｌとコー　トメモリバスＪＪ２とを
接続するだめの双方向性・シスドライ・＜　（ＢＤ（＋
）　）でｌ）９．４２は表示キャラクタコードを貯える
コードメモリ（ＣＭ）である。４３はコードメモリ４２
の出力をラッチするレジスタ（ＢＥＧ（１））であり、
４４はこのレジスタ４３にラッチされたキャラクタコー
ド及びラスタ情報１１７からドツトフォントを生成する
キャラクタジェネレータ（ＣＧ）である。４５はキャラ
クタ・ジェネレータ４４より出力されたデータをラッチ
し、そのラッチされたパラレルテ′−夕をＣＲＴ表示部
５１に表示すべくシリアルラ′−タに変換するシフトレ
・ゾスタ（ＳＲＥＧ（１））である。４６はコードメモ
リ４２から読出されたデータをＣＲＴ表示部５ノに表示
させるべく表示制御を行なうＣＲＴコントローラ（ＣＲ
ＴＣ（＋））である。４７はコードメモリ４２よシ出力
されたカラーピクトデータをランチするカラーピントレ
ジスタ（ＣＢＲ）で々）す、４８はこのカラービットレ
ジスタ４７にラッチされたコードメモリ４２からのカラ
ービットデータとシフトレジスタ４５から出力されるシ
リアルデータ（ドツト・ぐターンデータ）との論理積を
とるゲート回路（ＡＮＤ（１））である。４９Ｃ」−コ
ードメモリ４２から読出されたキャラクタコー　ドに従
う表示データとプレーンメモリ（ＰＬＭ（ａ）、　ＰＬ
Ｍ（（す。

ＰＬＭ（Ｂ））　６２　、６　、？　、　６４から読出
された表示１゛−夕とを合成するビア′メ合成同Ｗｒ（
ＶＩＤ）であり、５θはこのビデオ合＋ａ回路４９の出
力を表示ドライブで制御する表示ドライブ回路（ＶＩ）
Ｒ）である。５ノは表示ドライブ回路５θより出力芒れ
るビデオ信号を受けてＣＲＴ圃而十面表示出力をイＪ１
５　ＣＲＴ表示部である。父、６１はブレーンメモリ６
２　、６　、Ｖ　、　６４から１尻出されたデータをＣ
ＲＴ　Ｗぐ承部５１に表示出力さげるべく表示制岬を？
−１なうＣＲＴコントローラ（ＣＲＴＣ（２））である
。

６２はカラーグラフィック表示のだめのＲ（Ｒｅｄ）。

Ｇ（Ｇｒｅｅｎ）、　Ｂ　（Ｂｌｕｅ）の各色画面のう
ち、Ｒの色画面ケ貯えるプレー　ンメモリ（ＰＬＭ　（
ｉｔ）　）、６３（弓、Ｇの色画面を貯えるプレーンメ
モＩＪ　（ＰＬＭ　（Ｇ）　）、６４　巾：　Ｈの色画
面を貯えるフ０レーンメモリ（ＰＬＭ　（Ｂ））である
。６５はフ０レーンメモリ６２かし出力される／ンラＩ
／ルデータ（ＭＯＵＴ）　４１１をシリアルブ′−＝夕
に変換するシフトレジスタ（ＳＲＥＧ　（２）　）、６
６はプ３１ノ′−ンメモリ６３から出力されるノにラレ
ルブゝ−夕をシリアノＩ、データに変ｍ　−ｊ−ルシ７
　Ｆレジスタ（ＳＲＥＧ　（３）　）、６７はフ０レー
ンメモリ６４から出力される・やラレルブ′−夕をシリ
アルデータに変換するシフトレジスタ（ＳＲＥＧ　（４
）　）である。６８はｃｒ＜’ｒコントローラ６１がら
フ０レーンメモ’）　６２　、６３．６４をアクセスす
る際のアドレスをラッチするアト１／・スレノスタ（Ａ
−Ｉ）Ｒ（２＋　）である。

又７１ｆＪ、ＣＲＴ表示部５１に送られるビデオ合成回
路４９からのシリアルデータ（ビデオ伯弓）１１３、１
１４　、１１５を転送用メモり回路７２に得込むべく・
ゼラレルラ′−夕に震（！！う′る／リアルー）ｅラレ
ル変換回路（Ｓ／″Ｐ−ＣＯＮＶ　）　ｆ　？ｙす、７
２はこのシリアル−・Ｐラレルｌ）１４ｙ４回路７１よ
り出力されるデータをストアする転ｉＸ　Ｉｆｌメモリ
回路（ＴＭ）である。７３は転送用メモリ回路７２のア
ドレスを作るアドレスカウンタ回路（ＡＣＯＵ　）であ
り、７４は転送用メモリ回路７２のスタートアドレスを
セｙ　ｌ・スるスタート−ノ゛１″ルスレゾスタ（ＳＡ
Ｒ）でのる。７５はスター　ドアドレスレジスタ７４に
セットされたアドレス４１ζ報とアドレス４１ζ報６８
が示−ｔアドレス１＾報（ＣＲＴ２ＡＤＤ　）　、？　
Ｊ　１とを比較照合すル：１　ニア　ｉ’？　１７−タ
（ＣＯＭ　）であり、７６はこのコン・ぞレータ７５の
アドレス一致検出によりセットされるソリノプフロノｆ
　（Ｆ／Ｆ　）である。７７はＣＰＩＪパスンｉｆとメ
モリバス１１６とを接Ｓｔするだめの双力回恰、／：　
ストラ（ハ（ＢＤ（２）　）　テある。８ｏはＤＩＳＰ
内部のクロックコントロール回路（ＣＬＫ　−ＣＴＬ）
であり、基本クロ・ツク（＄ＣＬＫ）　２７　Ｚ　、キ
ャラクタクロック（ＣＨＣＬＫ　）　２１ｚ　、ソフト
ロードクロック（＄ＬＤ）　２ノ、？　、ライトストロ
ーブ信号（１ｗ）２１４等、各棟のクロックパルスを出
力する。

第２図は一１記第１図に示−ｌシリアル　パラシ、・ル
変挽回路７１、転送用メモリ１す］路、及びアドレスカ
ウンタ７３等でなるイメーノ／−タセーブ部のｔ１１１
成？（−詳細に下すブロック図である。図中、７７７　
＆：ｊ、ビデオ合成回路４９より出力さｉする、Ｒ、Ｇ
　、　Ｈの各シリアルデータ（ビｒオイ、Ｊ号）　Ｉ　
ｌ　３．１１４　、１１５のうち、■化のシリアルデー
タＩＩ３を・Ａ°ラレルデ−夕に変換するシフトレジス
タ（５ＲＥＧ　（５）　）、７１２はＧのシリアルブ′
−夕１１４をパラレルデー　タに変３％−ｆルシ７トレ
ノスｌ　（５ＲＥＧ　（６）　）、７７　；？　ｋ−Ｊ
、Ｂのシリアルデータ１１５を・ぐラレルデータに変換
するシフトレジスタ（５ＲＥＧ　（７）　）である。７
１４はシフトレゾスタフ１１にて・ぐラレル変換されり
凡のデータ（ＭＤｉ・）４１４をセノトスるデータレ・
ノスタ（ＤＲＥＧ　（１）　）、７１５はシフトレジス
タ７１２にて・（ラレル変換さ第１たＧの一戸−夕をセ
ントするデータレノスタ（ＤＲＥＧ　（２）　）、７１
６はシフトレノスタフ１３にて・ゼラレル変換されたＢ
のデータをセントするデータレノスタフ　Ｄ　−ＲＥＧ
　（３）　、）である。又、７２１はデータＬ−・シス
タフ１４にセットされプこデータ（ＭＩＮＩ）Ｔ）４１
３をセーブする転送用メモリ（ＴＭ（＋）　）、７２２
ばｒ−タレノスタ７１５　ニセントさｔ１〆Ｃデータを
セーブする転送用メモリ（’ｌ’Ｍ　（７）　）、７２
３はデータレノスタフ１５にセットされ／、−データを
セーブする転送用メモ’）　（ＴＭ　（５）　）である
。７２４はフリレゾフロソノ０７６のヒツト出力信号（
スター　１−信−４％　）　Ｉ　Ｉ　９とクロックコン
トロール回路８θより出力されるライトストブ信号（Ｓ
ＷＴ）２１４と後述（７）　ｊ”　４　レイ回路７３３
より出力されるディレィディスゲＩ／イイ不−りル１４
号（ＤＬＤＩＳＰＢＮＢ　）　；？　Ｉ　３　とからメ
モリライトストローブ信号（ψＭＷＴ　）　３１４を作
るケ゛−ト回路（ＡＮＴ）　（２）　）である。又、７
３１は上記ディレィガイスルレイイネーブル信号３１３
とフリソ７°フ【】ノブ゛７６のセット出力信号（スタ
ート１宮号戸１１９とクロックコントロール回路８ｏよ
り出力されるシフトロートリロック（≠ＬＤ）２１３を
反転するインバータ回路（ＩＶ）７．７５の出力信号と
から、アドレスカウンタ７３２をカウントアツプする信
号を作るケ゛−ト回路（Ａ、ＮＤ　（３）　）である。

７３２はゲ８−ト回路７３１からのカウントアツプ信号
を受けて、転送用メモリ７２１．７２２，７２．ｉのラ
イ］・アドレス情＋ｉ　（ＣＮＴＡＤＩ）　）　Ｉ　Ｚ
θを作るアドレスカウンタ（ＡＣ）　テある。７，７３
はＣＲＴ　−７’ｙ　ｌ−ｏ−ラ６１から出力されるデ
ィスフ０レイイネーブル信月（ＤＩＳＰＥＮＢ　）　、
フ１２を２キャラクタ分遅らせてｊ′イレイディスプレ
イイネ−プル信号（ＤＬＤＩＳＰＥＮＢ）３１３を作る
ディレィ回路（ＤＬ　）である。７３４は転送用メモリ
７２１　、７２２．７２．１へアクセスする゛アドレス
を切替えるアドレスセレクタ（ＡＳ　（２）　、）であ
り、メモリライト時は一１′ドレスカウンタ７３２から
出力されるアドレス情報（ＣＮＬ３ＡＩＭ）　）　Ｉ　
２θを選択し１、メモリリード時はアドレスレジスタ３
２から１４１力されるアドレス情報（ＭＡＤＤ　）　１
２１を選択する。７３５はクロックコントロール回路８
０より出力されるシフトロードクロック（＄ＬＤ）ｆ７
．？を反転するインバータ回路である。

第３図は上記第１図及び第２図に示す一実施例の各部の
動作タイミングを小すタイムチャートである。

ここで第１図乃至第、３図を参照し−Ｃ−実Ｍｌｊ例の
動作を説明する。

先ずロー　トメモリ４２のデータを対象とし２だ表示動
作について説明する。Ｈ，−ＣＰＵ　ＺからＤＩＳＰ、
？に、表示ギヤラフタコ−ド列ブ′−夕が送られてくる
と、このデータはμｍＣＰＵ　、？　１の割部１のもと
にバスドライバ４１を経由してニア−トメモリ４２に供
給され、アドレスレジスタ３２のアト１／′ス指定で順
次ロー　トメモリ４２に格納される。このコードメモリ
４２に汀込まれ／ζココ−ドデータは、ＣＲＴコントロ
ーフ　４６　Ｋより、表示期間における所定のタイミン
グで流出され、し７クスタ４３にセットされる。この表
不期間においては、アドレスセレクタ、７３がＣＲＴコ
ントロー　ラ４６から出力されるアドレス全１ン８択し
一’−（おり、このアドレスによりコードメモリ４２が
読出１−７制御される。而して１／ソスタ４３にセット
されたコードデータは、ＣＲＴコントローラ４６より出
力されるラスタ情報１１７と共にキャラクタジｎネレ−
タ４４に送られる。これによっ−（−キャラクタ・クエ
ネレータ４４がらは、入力されたコードに固有のドツト
フォントデータがづｈ生される。このキャラクタソエネ
レータ４４ｒすｆＦｖ生きれ／こブ′−夕はシフトレノ
スタ４５にセットされ、表示動作に同期し／と所定のタ
イミングでパラレル−シリアル変換される。

この・ぐシレルーシリアル変換されたデータは、二ｌ−
トメモリ４２より出力されカラービットレジスタ４７に
セクトされたカラービノトデ　タと共にケゝ−１・回路
４８に入力され、Ｒ，、Ｇ　、　ＢｆｇＫアンドがとら
れた後、シフトレノスタ６５゜６６．６７より出力され
る各プレ−ンメモリ６２　、６３．６４のデー　タと共
にビデオ合成回路４９に人ツノされて合成（論理和演算
、又は排他的論理和演算）される。更に仁のビデオ合成
回路４９より出力されるシリーノ′ルアー　タ（ビブ゛
オ信号）は衣斥ドライブ回路５０を１峰でＣＲＴ表示部
５１に送られ、ＣＲＴ表示画面上に表示出力される。

次にプレーンメモリ６２　、６３．６４の戸−夕を対象
とした表示動作について説明する。（−こては各７０レ
ーンメモリ６２　、６３．６４がそれぞれ表示色を異な
らせるのみで、その動作については同様であることから
、１（の色画面に（＝ｊ応するシレー　ンメモリ６２を
例にとり−で動作を説明する。ＣＲＴコントロー　ラ６
１は表示期間中（ディスフ０ンイイイ、−プル信号（Ｄ
ＩＳＰＥＮＢ）３Ｊ２の１　”　ＩＪｊ　力時）におい
て、−アドレスレノスタ６８に読出しアドレスをセット
し、そのアドレスＶ”））、タロ　Ｂより出力きれるア
ドレスｍ　＜’ＪＪ（ｃＲｒｚＡＤｒ）、）　、ｑ　Ｉ
ＩＫ　ｊ　リ、７’　Ｖ−＞　メモ＋７６２を読出［７
匍］御しで、その読出されたデータ（ＭＯＵＴ　）　４
７７をシフトロー　ドクロノク（ΦＬＤ）２１．７のタ
イミングでシフトレ・シスタロ５にロードする。このシ
フトレジスタ６５にロードされたデータは・やシレルー
シリアル変換された後、ビデオ合成回路４９に送られ、
ロー　トメモリ４２のデータと合成され、ＣＲＴ表示部
５１に表示出力される。

今、ココテ、Ｈ−ＣＰＵ　Ｉがら、表示画面イメージデ
ータ”ｊｉｚ　ＨＣＰＹ　２に転送すべく、表示イメー
ーゾデータをリードする命令がＤＩＳＰ、？の１ｌ−Ｃ
ＰＵ３１に送られてくると、μｍＣＰＵ　、？　Ｉはス
タートアドレスレノスタフ４に転送開始アドレスを七ノ
（・する。一方、ＣＲＴコントローラ６Ｉは、上述した
如く、表示期間において常にプレーンメモリ６２のデー
タをリードしている。この際、アトＶＸＶ、）スタ６８
より出力されるアドレス情報（ＣＲＴ２ＡＤＤ　）　、
７７７１ｄ、上記スタートアドレスレノスタフ４にセッ
トされたアドレス情報と共にコンバレー　タフ５に入力
され、アドレスの比較照合の結果、一致が検出されると
、フＩＪ　ノノフロノゾ７６がセット［７て、−そのセ
ット出力信−号（スター１−信号）１１９がアドレスカ
ウンタ回路７３に送られ、以後、次のようにｌ〜で、転
送用メモリ回路７２へのビデオ信号の書込みが開始され
る。即ち、シリアル−パラｌノル変換回路７１のシフト
レノスタフ１１には常にビデオ合成回路４９から出力さ
れるシリアルデータ（ビデオ信号）１１３が入力、され
、その・（シレルデータが作られている。このシフト１
／ノスタ７１１によシシリアルーパラレル変換されたデ
ータはシフトロードクロック（中Ｌ＋））ｚ　７．７に
従い、対応するデータレジスタ７１４にセットされる。

このデータレノスタフ１４に七ノドされたプ′−タはダ
ート回路７２４で作られるメモリライトストローブ信号
（参ＭｌｉＶＴ　）　、？　１４とアドレスセレクタ７
３４により選択されたアドレスカウンタ７３２のアドレ
ス情報とにより、転送用メモリ７２１に書込まれる。こ
のデータの書込み後、ケ°−ト回路７３１からの条件成
立時におけるカウントアノゾ信列により、アドレスカウ
ンタ７３２がカウントアツプされ、データレジスタ７１
４にセットされた次のデータが一ヒ記同様にして転送用
メモ１．１７２７に書込まれる。このようにして、ビデ
オ合成回路４９から出力される表示イメージデータ（ビ
デオ信号）が順次、転送用メモリ７２１に薄込まれる。

この転送データ・南込み動作は、十ｍ［ｗ　Ｌｙた転送
用メモリ７２１へのデータ（ビデ第４８号Ｒ）の甫込み
だけでなく、他の転送用メモ’Ｊ　７２２．７２　、Ｖ
に対しても同（］ｐに行なわれる。

上述の々目くして転送用メモリ７２１，７２２゜７２．
７への占込みが実行さｔｌ、アドレスカウンタ７３２が
オーバフローすると、ぞのオーバフロ　信号がノ１．込
み１終了信号（ＥＮＩ）　）　１１　Ｂとし２でフリノ
フ０フロップ７６のす十ノ）　人力４　（Ｒ）ＶＣｊｕ
　給さＪＩ、フリソノフロツノ０７６がリセット状態と
なる。このフリノノフロノ：７′７６のリセットに伴い
、ダート回路７２４からはメモリライトス）ｏ−グ信号
（＄ＭｗＴ）３Ｉ４が出力されず、転送用メモリ７２１
．７２２．７．？、？への書込みが終了する。更にこの
際、アドレスセレクタ７３４が切替えられて、アドレス
カウンタ７３２からの番込みアドレスに代え、μｍＣＰ
Ｕ、？Ｚにより指定されるアドレスカウンタ３２かソノ
読出しアドレス（ＭＡＤＤ　）　Ｉ　２１が選択される
。

ＤＩＳＰ３のμｍＣＰＵ　、？　１は、フリソノフロツ
ノ７６がリセット状態となったことを検Ｌ１１すると、
転送用メモリ回路７２の各転送用メモＩ７７２１　。

７２２　、７２３に貯えられたイメーゾプ′−夕をＨ−
ＣＰｔＪ　１に転送する。Ｈ−ＣＰＵ　ＩはＤＩＳＰ３
より、イメー７′データを受けると、そのデータをＨＣ
ＰＹ２に転送する。ＩＩＣＰＹ　ｚばＨ−ＣＰＵ　Ｉよ
り受けたデータに従い表示画面イメージをコピーする。

上述の如くして、ＤＩＳＰ、Ｖに設けられたロー　トメ
モリ４２の内容とグレー−メモ１）６２，６３゜６４の
内容とに従う表示イメージデー　夕をＨＣＰＹ２に転送
し、・・−トコビーすることにより、コードメモり４２
の内容とプレーンメモリ６２　、６　；？　。

６４の内容とを別個に転送することな（、Ｈ−ＣＰｔＪ
Ｊン、ｊ　ＤＩＳＰ　、？より送られてきた表示イメー
ジデータを単にＨＣＰＹ　、？に転送すればよいことか
ら、Ｈ−ＣＰＵ１にかかる処理負担が大幅に軽減され、
システム効率が大幅に向上される。又、ＨＣＰＹ２に、
ＤＩＳＰ、？と重複してキャラクタジェネレータ等の・
ぞターン化回路を持たせる必要がないことから、経済的
にイｊ利なシステムを構築できる。

尚、−ト紀実施例においては、ビデオ合成回路４９によ
り論理演算され合成されたシリアルデータ（ビデオ信号
）をシリアル−・ぞシレル変換回路７Ｉにて・Ｐシレル
データに変換し、転送用メモ’Ｊ　ｌ１Ｕｊ路７２に書
込んでいるが、例えばキャラクタノエネ１ノータ４４、
及びプレーンメモリ６２　、６　、？　、　６４からの
イメージデータをノｅシレルーシリ′アル変換するシフ
トレジスタ（４５及び６ｓ、６ｅ、６ｙ）と並列に、・
ぞシレルデータをラッチするレジスタを設け、これらレ
ジスタの出力を転送用メモリ回路７２に書込む構成とし
２てもよい。又、上記実施例においてはカラーグラフイ
ンク表示機能をもつ構成と１７だが、これに限ることは
なく、例えばモノクローム。

４ｆレーン構造等の表示装置においても容易に本発明を
実施できる。

し発明の効果〕 以上詳記したように本発明によれば、ロー　トメモリと
プレーンメモリとをもつ表示装置において、その表示イ
メージデータを外部装置に転送する際のソフトウェアに
かかる負担を大幅に軽減できるとともに、システム全体
の二冨ストダウンが計れる表示イメージラ゛−タ転送−
７５式が提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すグ自ツク図、第２図は
上記実施例における要部の構成をより詳細に示すブロッ
ク図、第３図は手記実施例における各部の動作を示すタ
イムチーｒ−トである。 Ｉ・ホストコンピー−〜夕（Ｈ、−ＣＰＵ　）、２・・
ノ＼−ドコビ′−装置（ＨＣＰＹ　）、３・・・ＣＲＴ
表示装置（ＤＩＳＰ　）、３Ｉ・−マイクログロセノサ
（μｍＣＰＵ）、３２　、６８・・アドレスレジスタ（
ＡＤＲ）１．７，７・・アドレスセレクタ（Ａｓ）、４
ｚ、ｙ７・・・ノくスドライバ（Ｂｌ）　）、４２・・
コードメモリ（ＣＭ　）、４３・・レジスタ（ＲＥＧ）
、（４・・キャラクタ・ゾエネＬ／−夕（ＣＧ　）、４
．う、６５，６６．６７・・・ンフトｌ／ジスタ（５Ｒ
ＥＧ　）、４５．６１・　ＣＲＴコントローラ（ＣＲＴ
ＣＬ　４７・・・カラービノトレノスタ（ｃＢｉｔ　）
、４８　・ゲ９−ト回路（ＡＮＤ）、４９ビｙ″オ合成
回路（ＶＩＤ　）、５０　表示ドライブ回路（ＶＤＲ）
、５ｌ−＝ＣＲＴ表示ｇ　、ｅ　ｚ　、　６．？　。 ６４　・・プレー　７メモリ（ＰＬＭ　）、７１　・・
シリアル−Ａ’　”）　Ｖル変換回路（Ｓ／Ｐ−ＣＯＮ
ｖ）、７２−・・転送用メモリ回路（ＴＭ　）、７３・
アドレスカウンタ（ＡＣＯＵ　）、７４・・スタートア
ト１／スレジスタ（ＳＡＲ）、７５・・コンノぞレー　
タ（ＣＯＭ　）、７６　・ノリノゾフロ・ノゾ（Ｆ／Ｆ
）、８０・・クロックコント［１−ル回路（ｃｉ、ｉ＜
　−ｃ’ｒｉ、　）　。

Claims (3)

【特許請求の範囲】
1. （１）　コー　トメモリとプレーンメモリとを有し、こ
   れら各メモリの内容に従うイメージを重ね合わせ表示す
   る表示装置において、前記コードメモリより読出された
   キャラクタコー　ドに従う第１の表示イメー　ジデータ
   と前記フ０レーンメモリより読出された第２の表示イメ
   ージデータとを重ね合わせて転送用のメモリに記憶させ
   、この転送用のメモリに記憶されだデ　タを外部装置に
   転送することを特徴と１７だ表示イメージデータ転送方
   式。
2. （２）　　前Ｓ「シ第１．第２の表示イメー＆７′−タ
   を論理回路により重ね合わせた後、前記転送用のメモリ
   に書込む特許請求の範囲第１項記載の表示イメー・クデ
   ータ転送方式。
3. （３）前記第１．第２の表示イメージデータを前記転送
   用のメモリ上にてボね合わせる特許請求の範囲第１項記
   載の表示イメージデータ転送方式。