JPS59154503A - Process controller - Google Patents

Process controller

Info

Publication number
JPS59154503A
JPS59154503A JP2767783A JP2767783A JPS59154503A JP S59154503 A JPS59154503 A JP S59154503A JP 2767783 A JP2767783 A JP 2767783A JP 2767783 A JP2767783 A JP 2767783A JP S59154503 A JPS59154503 A JP S59154503A
Authority
JP
Japan
Prior art keywords
stored
microprogram
file
storage device
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2767783A
Other languages
Japanese (ja)
Inventor
Yoshitomo Mizoguchi
良知 溝口
Akira Inoue
章 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2767783A priority Critical patent/JPS59154503A/en
Publication of JPS59154503A publication Critical patent/JPS59154503A/en
Pending legal-status Critical Current

Links

Classifications

    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F04POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
    • F04DNON-POSITIVE-DISPLACEMENT PUMPS
    • F04D15/00Control, e.g. regulation, of pumps, pumping installations or systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Feedback Control In General (AREA)

Abstract

PURPOSE:To increase an overall arithmetic speed and to modify or add a program easily by using a microprogram for arithmetic processing which has a high execution frequency and requires a high speed, and adding the microprogram to standard instructions. CONSTITUTION:A process controller 11 when used for flow control over a city water system 12 inputs a flow rate signal from a flow-meter 13, the state signal of a pump 14, etc., and performs arithmetic for maintaining a preset flow rate to outputs operation commands to the pump 14 as a stop command and an opening extent adjusting signal to a discharge valve 15. A main storage device 23 has a target program for performing GET processing for each parameter and a CPU21 reads and executes the microprogram in a storage device 22 according to instructions of the target program. Consequently, the arithmetic speed of the process controller 11 is improved remarkably.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、プラント等を構成する各種機器を制御するた
めのプロセスコントローラに係り、その演算処理手段の
改良に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a process controller for controlling various equipment constituting a plant or the like, and relates to an improvement in its arithmetic processing means.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

プロセスコントローラとは、擢知の如く、プラント等を
構成する被制御イ髪器を、そこから生じる入力信号や、
予め設定された値等に基すき、所定の演算処理を行い、
その結果により目標とする状熊に制御するものである。
As you may know, a process controller is a system that controls the controlled devices that make up a plant, etc., and the input signals generated therefrom.
Performs predetermined arithmetic processing based on preset values, etc.
Based on the results, the target condition is controlled.

このようにプロセスぞントローラは、制御に肖り、各種
の演Wを実行するが、この演39処工1jは従来大別し
て次の3辿りの手法で1−1っていた。鎮1の方法とし
て、プロセス!:I’、制御を行うための届算処理を・
中央処理袋がi(以下、CPUと財;−す)の標゛べ命
令のみにより解釈実1−1するブJ法、Alr 2の方
法として、CPUの制御BI2 (112講(マイクロ
プログラムを格納する加1憶装置)の内容を全て対応す
る演ヤ処す用のマイクロプログラムにする方法、第3の
方法として、CPUの標準命令はそのせ壕利用し、CP
Uの標1″:ム命径に不足しているプロセス制御に適し
た演算((U!!えは、ピットル位の論理演算など)を
、特別な演算プロセッサを用いて実行させる方法、があ
る。
In this way, the process controller performs various operations W for control purposes, and the operations 1j have conventionally been broadly classified into the following three methods. Process as the first method! : I', report processing for control.
The central processing bag interprets and executes only i (hereinafter referred to as the CPU) by means of the load commands. The third method is to convert all the contents of the CPU's memory device into a microprogram for processing the corresponding processor.
U mark 1'': There is a method of using a special arithmetic processor to execute calculations suitable for process control ((U!!Eha, Pittle-level logical operations, etc.) that are lacking in life span. .

しかし、第1の方法の場合、複ペイfな7℃4シー内容
の処理には適しているが、簡ル4な処理を高速で実行さ
せたい場合には、実行速度が遅くなるため丈用的でなく
なる。また、第2.の方法の場合CPUの標準のオペレ
ーディングシステムが使用でキナくなる為新しく研・発
する必要が生じてくる。また、複新々演算内容の処理を
マイクロプログラムで作成すると一つのマイクロプログ
ラムが処理する対象が犬きくなりすぎ側御記憶の才′量
の点からも1寸だマイクロブロクラムの作成の9和の点
からも工J】実的でない。l>、3の方法の場合CPU
とは別に演γとプロセッサのハードウェアを設計する必
要が生じハードウェア全体が渦動外ものとなる。
However, in the case of the first method, although it is suitable for processing multi-pay f7C4C contents, it is not suitable for processing simple processes at high speed because the execution speed is slow. It becomes irrelevant. Also, the second. In the case of method 2, the standard operating system of the CPU becomes obsolete with use, so it becomes necessary to develop and develop a new system. Also, if you create a microprogram to process multiple and new calculations, the object that one microprogram processes becomes too difficult to handle, and it is one size smaller in terms of your memory capacity. From a point of view, it is not practical. l>, in case of method 3, CPU
In addition, it is necessary to design the hardware of the processor and the processor separately, and the entire hardware becomes non-volatile.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、CPT−Jの′Jf!碑・脅令及びハ
ードウェアをそのまま利即し、演算短片を実行する際に
必要な実行細度が高く、都連短片が必契な簡単な短終を
マイクロプログラム化し椋私のマイクロプログラムに追
加することにより、特別かハードウェアを必要とぜすに
、全体的な演算速度を向上させることができるプロセス
コントローラをR(itすることにある。
The purpose of the present invention is to obtain the 'Jf! of CPT-J! Using the monument, threats, and hardware as is, I created a microprogram with a simple shortcut that requires a high degree of execution detail when executing arithmetic shortcuts and requires a Toren tanban, and added it to my microprogram. The objective is to create a process controller that can improve the overall processing speed without requiring any special hardware.

〔発明のホ;を敬〕[Respect for the invention]

本発明によるプロセスコントローラは、被制御@器に対
する大川力信号をそれぞれ所定のアドレスに格納する入
出力用のファイルと、被制御機器の制御に必要な設定値
を所定のアドレスに格納する設定値ファイルと、処理の
中間結果を所定のアドレスに格納するファイルと、中央
演q、処理装置と、この中央肛鏝二処理装信、に対する
松準焔令のマイクロプログラム、前記各ファイルの対応
するものからの読み出し処理および対応するものへのを
゛き込み処理を実行するマイクロプログラムtそれ、そ
れ格納した制御iピ憶装餉と、被制御板器の化11征1
に必要な演9内容を表わすコードおよびこの演算に必要
な入出力パラメータをその格納集所を表わすコードで+
(’=lrl’、した中間コード活計1音1)と、この
中間コード格納部に格納された各入力パラメータ毎に設
定され対応する格納場所からテークを精1.み出すべく
前記制御記憶装置に格納された読、み出し用マイクロフ
ログラムを実イラさせる目的フ゛ログラム、1)14記
中t′iJ+コ一ド格納部pc格糺jされた仙勢、内容
をフさや1ずべく削起制御記憶部に格納された標N佃令
のマイクロブロクラム・を化成された目的フログラム、
前記中間コード格納部に格納、された出力パラメータ毎
に設定され上記演算による結末を対応する格納場所に書
き込むべく前記制御記憶装置に格納された読み出し用の
マイクロプログラムを実行させる目的プログラムをそれ
ぞれ格納した目的プログラム格納部とを俯えたものであ
る。
The process controller according to the present invention includes an input/output file that stores the Okawa force signals for the controlled equipment at predetermined addresses, and a setting value file that stores the setting values necessary for controlling the controlled equipment at predetermined addresses. , a file for storing intermediate results of processing at a predetermined address, a microprogram of the central processor, a processing device, and a microprogram of the central processing device, and the corresponding ones of each of the above files. A microprogram that executes the reading process and the loading process into the corresponding one, the control i memory that stores it, and the creation of the controlled board.
The code representing the operation 9 contents required for this operation and the input/output parameters necessary for this operation are written in the code representing its storage location.
('=lrl', intermediate code 1 sound 1) and take from the storage location set for each input parameter stored in this intermediate code storage section. A program for the purpose of actually executing the reading/extracting microphrogram stored in the control storage device in order to extract the contents; An objective program created from the standard micro block stored in the fusaya 1 Zuboku Era control storage unit,
Stored in the intermediate code storage section are object programs that are set for each of the output parameters and execute a reading microprogram stored in the control storage device in order to write the result of the calculation to the corresponding storage location. This is a top view of the target program storage section.

〔発明の実施例〕[Embodiments of the invention]

以下本発明を図面に示す−υこ語例を参Fして詳細に説
明する。
The present invention will be explained in detail below with reference to the examples shown in the drawings.

第1図は本発明のプロセスコントローラ(以下コントロ
ーラと呼ぶ)11を水通系統12の流ま1)制御に適用
した場合のセパ゛成を示す。コントローラ11は流り計
]3からの流モ1信号およびボンイ°14の状能G1号
(運転Of停止)等を入力し、予め設定された流部設定
値を紺ゼナすべく演算を行い、そのml朱をポンプ]4
の運転指令2は停止指令および吐+1+弁15の開度調
整信号として串力する。
FIG. 1 shows a separate configuration when a process controller (hereinafter referred to as controller) 11 of the present invention is applied to control the flow 1) of a water system 12. The controller 11 inputs the flow meter 1 signal from the flowmeter 3 and the status G1 (operation of stop) of the sensor 14, and performs calculations to adjust the preset flow section setting value. Pump that ml vermilion] 4
The operation command 2 is applied as a stop command and a discharge +1+ valve 15 opening adjustment signal.

上記コントローラ11のハードウェア林成は第2図で示
すように、中央演算装置(以下CPIJと叶ぶ)2Xを
有し、とのCPU 21の外部にCPU 21に対する
枦準命令等のマイクロプログラムを格納する制御記憶装
置22および後述する目的プログラム等を格納する為の
主記憶装置23を設け、そのほかコントローラとして必
要な入出力装置4等を持つ。
As shown in FIG. 2, the hardware structure of the controller 11 has a central processing unit (hereinafter referred to as CPIJ) 2X, and microprograms such as commands for the CPU 21 are stored externally to the CPU 21. It is provided with a control storage device 22 for storing therein and a main storage device 23 for storing object programs to be described later, and also has input/output devices 4 and the like necessary as a controller.

′W、3図はコントロ・−ラ11゛内部のデータファイ
ル構成を示すもので、これらデータファイルは主記憶装
置23内に杼?成される。なお図中入出力装置24CP
U 21空−は省略している。図において、26はアナ
ログ入力ファイルで、流量計13からのアナログ入力(
流量値PVn )を所定のアドレスに格納する。
Figure 3 shows the data file structure inside the controller 11. These data files are stored in the main memory 23. will be accomplished. In addition, input/output device 24CP in the figure
U21empty- is omitted. In the figure, 26 is an analog input file, which is an analog input file from the flowmeter 13 (
The flow rate value PVn) is stored at a predetermined address.

27゛はディジタル入力ファイルで、ポンプ14の状態
接点14aからのディジタル入力(ポンプ運転Or停止
)を所定のアドレスに格納する。28は設定イぽ1フア
イルで、所定の演算(ここではPID演算を行うものと
する)の実行に必要橙設定枦(SVn 、Kp、 TI
 。
27' is a digital input file, which stores digital input (pump operation or stop) from the status contact 14a of the pump 14 at a predetermined address. Reference numeral 28 is a setting file, which contains orange settings (SVn, Kp, TI
.

TD、べ)をそれぞれ所定のアドレスに格納している。TD, B) are stored at predetermined addresses, respectively.

29は中間コード格納部で、前記所定の演算(PID演
算)を表わす言語およびそれに必要な入113カパラメ
ータを後述する中間コードにて格納している。
Reference numeral 29 denotes an intermediate code storage section, which stores the language expressing the predetermined operation (PID operation) and the input 113 parameters necessary therefor in intermediate code, which will be described later.

30は中間結果保存ファイルで、上記所定の演算の実行
過程における中間結果(en 、 en−1、PVn−
1。
30 is an intermediate result storage file, which stores intermediate results (en, en-1, PVn-
1.

PVn−2)を所定の番地に格納する。31はアナログ
出力ファイルで、前記所定の演q、の結果であるアナロ
グ出力(弁開度調整値ΔMV )を所定のアドレスに格
納する。32はディジタル出力ファイルで、所定の演算
結果であるディジタル出力(ポンプの起動/停止指令)
を所定のアドレスに格納する。
PVn-2) is stored at a predetermined address. 31 is an analog output file, which stores the analog output (valve opening adjustment value ΔMV) which is the result of the predetermined operation q, at a predetermined address. 32 is a digital output file, which is a digital output that is a predetermined calculation result (pump start/stop command)
is stored at a predetermined address.

ここで、前記所定の演算である日り演算について見ると
、そのソースプログラムの1ステートメントは次の辿り
である。r PID (SVn 、 PVn 、 PV
n−i、PVn−z、Kn、TI、TD、Δt、en−
x、 en−2,ΔM■。
Now, looking at the day operation, which is the predetermined operation, one statement of the source program has the following trace. r PID (SVn, PVn, PV
ni, PVn-z, Kn, TI, TD, Δt, en-
x, en-2, ΔM■.

en ) Jことで、l−PID lは演算内容を表ワ
シ、()内はこの演算に必要な入出力パラメータを表わ
す。すなわち入力バラメークは[’ SVn j 、[
PVn J。
en ) J By this, l-PID l represents the calculation content, and the parentheses represent the input/output parameters necessary for this calculation. In other words, the input parameters are [' SVn j , [
PVn J.

= [en−I Jであり、出力パラメータυ、「ΔM
V−1とrenJである。
= [en-I J, output parameter υ, ``ΔM
V-1 and renJ.

どれらソースプログラムは、第4図で示す如く主記憶装
置23の中間コード格納部29に格納される。具体的ガ
格納状態は、第5図で示すように、「PID Jについ
てはその演銃、内容に対応する中間コード「10」が格
納され、また他の入出力パラメータでは、それらのデー
タが格納されている第3図で丞したファイルの番号と、
ファイル内のアドレスとの組合せによる中間コードが格
納されている。例えば[S’Vn Jについては、こわ
が設定値であるから設定イキ(ファイル28のファイル
番号1−6」とそのファイル内のアドレス「2」との組
合せによる中間コードが格納されている。また[PVn
 jはアナログ入力(流量値)なので、アナログ入力フ
ァイル26のファイル番号「5」とそのファイル内のア
ドレス「3」との組合せによる中間コードが格納されて
いる。以下同様にして「en jまで、それぞれ対応す
るファイルのファイル番号と、そのファイル内のアドレ
スとの組合わせによる中間コードが格納されている。
All source programs are stored in the intermediate code storage section 29 of the main storage device 23, as shown in FIG. As shown in Fig. 5, the specific storage state of parameters is as follows: ``For PID J, an intermediate code ``10'' corresponding to the gun and contents is stored, and for other input/output parameters, those data are stored. The file numbers listed in Figure 3 and
Stores intermediate codes in combination with addresses within the file. For example, for [S'Vn J, stiffness is the setting value, so an intermediate code is stored that is a combination of the setting value (file numbers 1-6 of file 28) and address "2" in that file. [PVn
Since j is an analog input (flow rate value), an intermediate code is stored that is a combination of the file number "5" of the analog input file 26 and the address "3" within that file. In the same manner, intermediate codes are stored up to en j, each consisting of a combination of the file number of the corresponding file and the address within that file.

次に、第2図で示した制御記憶装置22の内容を第4図
で説明する。図において、31は第2図で示したCPU
 21に対する標準命令、例えば+、−1÷。
Next, the contents of the control storage device 22 shown in FIG. 2 will be explained with reference to FIG. 4. In the figure, 31 is the CPU shown in Figure 2.
Standard commands for 21, e.g. +, -1÷.

X等の各演算を実際にCPU 21が実行するだめのマ
イクロプログラムである。32は実行頻度の高い簡単な
処理である、対応するファイルからのデータ;□テr1
み出し処理(以下GET処理と呼ぶ)を実行するだめの
マイクロプログラムである。33は同じく実行頻度の高
い簡卯な処理である、演算結果の対応するファイルへの
書き込み処玉里(以下PUT処胛短片ぶ)を次行するた
めのマイクロプログラムである。34は簡単な内容で高
速な演算処理、例えばビット単位の論理演算1処理扮の
マイクロプログラムである。
This is a microprogram for the CPU 21 to actually execute various operations such as X. 32 is data from the corresponding file, which is a simple process that is executed frequently; □ter1
This is a microprogram that executes a fetch process (hereinafter referred to as a GET process). 33 is a microprogram for writing a calculation result to a corresponding file (hereinafter referred to as PUT process), which is a simple process that is also frequently executed. 34 is a microprogram that performs simple and high-speed arithmetic processing, for example, one bit-based logical operation.

次に、主記憶装置23に炭って、その目的プログラム格
細部36を説明する。[−GET (SVn ) J、
1GET(PVn )j 、 −’j’ GET (c
n−1) 、1け、貨[記各人カバ7メータ[sVn 
J 、  [PVnJ 、   「en−1,、J @
に設だされた目α・jプログラムで、それぞれ前記?に
制御ハ11憶装置22に格納されたGET処珪用のマイ
クロプログラム32を実行させるだめのものである。「
PIT)演卦」は、所定のPID演算を実行すべく、制
御記憶装い′22に格納された標準命令のマイクロプロ
グラム31を用いて禄′成されたものである。I″PT
、JT(ΔMV )j 、  l PUT (en )
 J は、前記各出力バラメーク「△MVJ  j−e
nj毎に設定された目的プログラムで、それぞれ制御記
憶装置22に格納されたPUT処理用のマイクロプログ
ラム33を実行させるだめのものである。
Next, referring to the main memory 23, the object program details 36 will be explained. [-GET (SVn) J,
1 GET(PVn)j, −'j' GET(c
n-1), 1 digit, coin [7 meters per person] [sVn
J, [PVnJ, "en-1,, J@
In the α and j programs set up in the above, respectively? The control section 11 is used to execute the microprogram 32 for GET processing stored in the storage device 22. "
The PIT operation is constructed using a standard instruction microprogram 31 stored in the control memory 22 to perform a predetermined PID operation. I″PT
, JT (ΔMV)j, l PUT (en)
J is each output variable make “△MVJ j−e
This is a target program set for each nj, and is for executing a microprogram 33 for PUT processing stored in the control storage device 22, respectively.

第6図は、主記憶装置に格納されている中間コードを解
随し演算を実行する侑の枦略フローチャートを示す。と
のプログラムは、入力パラメータの読出しステップ38
 、  PTD 演算ステップ39.出力パラメータの
書込みステップ4oの3つに大きく分けることができる
FIG. 6 shows a schematic flowchart for performing calculations by unpacking intermediate codes stored in the main memory. The program reads input parameters at step 38.
, PTD calculation step 39. It can be roughly divided into three steps: output parameter writing step 4o.

入力パラメータのM出し2スデツプ38におけるGET
処栗では、入力パラメータであるl−SVn J 。
GET of input parameters at M output 2 step 38
In Chekuri, the input parameter l-SVn J.

r PVn Jケの中間コードをガ5′読し、その主記
憶上でのqi r+++アドレスを芽、める。すなわち
、入力パラメータの中IKI’jコードである第5図で
示したファイル番号かう、ファイルの先頭番fl+を、
また、アドレス番号からファイル内の相対番eを77つ
し、データの格納されている主記憶上の番地を求め、そ
の番地からデータを取シ出す処理を行なう。
5' reads the intermediate code of r PVn J and finds its qi r+++ address on the main memory. In other words, the file number fl+ shown in FIG. 5, which is the IKI'j code in the input parameter, is
Furthermore, the relative number e in the file is multiplied by 77 from the address number, the address in the main memory where the data is stored is found, and the data is extracted from that address.

PTD演みステップ39では、前記GET処理で取シ出
し&データをもとにPID油算演算行する。この場合、
(J)U 2]は第4図で示した主記憶装置23の目的
プログラムI−PID演算」がら1命令づつ取り串し、
その標準命令を順次実行する。
In the PTD calculation step 39, a PID calculation is performed based on the data retrieved and data obtained in the GET process. in this case,
(J)U2] takes one instruction at a time from the "object program I-PID operation" in the main memory 23 shown in FIG.
Execute the standard instructions sequentially.

出力パラメータの實−込みステップ4oにおけるPUT
処理では、前記PID演鎧゛の結果である出方パラメー
タ「Δλ■」とrenJの中間コードを解読し、結果を
主QF憶上の対応するファイルアドレスに格納する。
PUT in actual step 4o of output parameters
In the process, the output parameter "Δλ■" which is the result of the PID performance algorithm and the intermediate code of renJ are decoded, and the results are stored in the corresponding file address in the main QF memory.

ここで、前記GET処理を詳細に説明すると、第7図で
示すように、主紀伊装置23には、各入力パラメータ毎
にGET処理を実行させるための目的プログラムがある
。CPU 2] Uこの目的プログラムの指令によ怜、
制御記憶装置22にtピ俤されている(+ET処−〇マ
イクロプログラム32ヲ取りwしてこれを実行する。
Here, to explain the GET process in detail, as shown in FIG. 7, the main Kii device 23 has a target program for executing the GET process for each input parameter. CPU 2] According to the instructions of this target program,
It takes the microprogram 32 stored in the control storage device 22 (+ET processing) and executes it.

これに対し、従来では、第8図で示す如く、主配憶装置
23上にGET処理用のザブルーチ〉を設けておυ、C
PU 21は各入力パラメータ毎に、()ET処理のザ
ブルーチンがら1命令づつ取シ出し、その標準命令を順
次実行する。このように、従来の方法は、GET処理に
当って、主記憶上に標準命令にて構成されたサブルーチ
ンから、1命令スつ取υ出して処理するので、本発明の
ように、制御記憶装置22に格納されたGET処理専用
のマイクロプログラム32?:取り出して処理するもの
に比べ、2〜3倍の時間がかかってしまう。このことは
、PUT処pljについても同様である。さらに、1ハ
1単なビット単位の論理演算処理についても゛同様であ
る。こ1”+ラノことから、本発明によるプロセスコン
トローラの演算速度は大幅に向上する。
In contrast, conventionally, as shown in FIG. 8, the main storage device 23 is provided with a
The PU 21 takes out one instruction from the ()ET processing subroutine for each input parameter and sequentially executes the standard instructions. In this way, in the conventional method, when performing GET processing, one instruction is extracted from a subroutine composed of standard instructions on the main memory and processed. Microprogram 32 dedicated to GET processing stored in 22? : It takes 2 to 3 times as long as taking it out and processing it. The same applies to the PUT processing plj. Furthermore, the same applies to logical operation processing on a bit-by-bit basis. From this, the calculation speed of the process controller according to the present invention is greatly improved.

〔発明の効果〕〔Effect of the invention〕

以上のように、本発明によれは、CPUの標算・命令を
その捷1利用し、演算処理の実行上実行頻度が高く高速
処理が要求される処理、例えはファイルからのデータの
勧1み出しやファイルへのデータ明き込み処理をマイク
ロプログラム・化し、@準命令に追加しているので、C
PUの倍率のオペ直/−ティングシステムを七の壕ま使
用できると共に、全体的な演算速度が向上し、プログラ
ムの変更又は追加等も容易である。
As described above, the present invention utilizes the CPU's calculations and instructions to its full potential, and is capable of processing processes that are frequently executed and require high-speed processing, such as data recommendation from a file. The process of extracting data and writing data into files is made into a microprogram and added to the @ quasi-instruction, so C
It is possible to use up to 7 times the operating system of the PU magnification, the overall calculation speed is improved, and it is easy to change or add programs.

4、  [113(7) ffri羊す説明第1図は本
発明によるプロセスコントローラの適用例を示すブロッ
ク図、第2図は本発明によるプロセスコントローラの一
夾語例をそのハードウェア構成について示すブロック図
、73図は第2図で示した本発明のプロセスコントロー
ラ内のデータファイルの構成を示す図、第4図は第2図
で示した主記憶装置と制御記憶装置との内容を示す図、
第5図は第4図で示した中間コード格納部の格状状態を
示す図、第6図は本発明装置がPID演算を実行する場
合の動作例を示す櫃略フローチャート、第7図は本発明
におけるGET処理の状態を示すブロック図、第8図は
従来のプロセスコントローラにおけるGET処理の状態
を示すブロック図である。
4, [113(7) ffri sheep Explanation FIG. 1 is a block diagram showing an example of application of the process controller according to the present invention, and FIG. 2 is a block diagram showing an example of the process controller according to the present invention and its hardware configuration. 73 is a diagram showing the structure of the data file in the process controller of the present invention shown in FIG. 2, FIG. 4 is a diagram showing the contents of the main storage device and control storage device shown in FIG. 2,
FIG. 5 is a diagram showing the state of the intermediate code storage section shown in FIG. FIG. 8 is a block diagram showing the state of GET processing in the conventional process controller.

11・・・プロセスコントローラ、12・・被制御系統
、21・・中央演算処理装置、22  制御記憶装置、
23・・・主記憶装置、26.27.31.32・・入
出カフアイル、28・・設定値ファイル、29・・中間
コード格納部、30  中間結果ファイル。
DESCRIPTION OF SYMBOLS 11... Process controller, 12... Controlled system, 21... Central processing unit, 22 Control storage device,
23... Main storage device, 26.27.31.32... Input/output file, 28... Setting value file, 29... Intermediate code storage section, 30 Intermediate result file.

31・・標準命令のマイクロプログラム、32・・品、
みIt’ L、処理用のマイクロフログラ1233町き
込み処理用のマイクロプログラム36  目的フログラ
ム格納部、 (7317)  代理人 弁胛士 則 近 憲 佑 (
はが1名)第1図 第2図 ・−15− 第4図 第7図 第)図 、23 16−
31... Standard instruction microprogram, 32... Product,
Mi It' L, Micro program for processing 1233 Micro program for processing processing 36 Purpose program storage section, (7317) Agent Orator Noriyuki Chika (
(1 person) Figure 1 Figure 2・-15- Figure 4 Figure 7) Figure 23 16-

Claims (1)

【特許請求の範囲】[Claims] 被制御機器に対する大の力信号をそれぞれ所定のアドレ
スに格納する入出力用のファイルと、被制御機器の制御
に必要な設定値を所定のアドレスに格納する設定値ファ
イルと、処理の中間結果をPJi ’Rのアドレスに格
納するファイルと、中央演算処理装置と、この中央演算
処理装置に対する標準命令のマイクロプログラム、前記
各ファイルの対応するものからの読み串し処理および対
応するものへの書き込み処理を実行するマイクロプログ
ラムをそれぞれ格納した制御記憶装置と、被制御機器の
制御に必太な演算内容を表わすコードおよびこの演算に
必要な入出力パラメータをそのデータ格納場所を表わす
コードで格納した中間コード格納部と、この中間コード
格納部に格納きれた各入出力パラメータ毎に設定され対
応する格納f−所からデータを読み出すべく前記制御記
憶装置に格納された読み出し用マイクロプログラムを実
行させる目的プログラム、前記中間コード格納部に格納
された演算内容を実行すべく前記生制御記憶部に格納さ
れた柳準命令のマイクロプログラムで構成されたp的プ
ログラム、@配中間コード格納部に格納された出力パラ
メータ毎に設定され上記演算による結果を対応する格納
場所に書き込むべく前記制御記憶装置に格納された読み
出し用のマイクロプログラムを実行させる目的プログラ
ムをそれぞれ格納した目的プログラム格納部とを似えた
プロセスコントローラ。
An input/output file that stores large force signals for the controlled equipment at predetermined addresses, a setting value file that stores the setting values necessary for controlling the controlled equipment at predetermined addresses, and an intermediate result of processing. A file to be stored at the address of PJi 'R, a central processing unit, a microprogram of standard instructions for this central processing unit, and processing for reading from and writing to the corresponding file in each of the above files. a control storage device that stores microprograms to execute each, and an intermediate code that stores codes that represent the contents of calculations essential for controlling the controlled equipment and input/output parameters necessary for these calculations as codes that represent the data storage locations. a storage unit, and an object program for executing a reading microprogram stored in the control storage device in order to read data from a storage f-location that is set for each input/output parameter stored in the intermediate code storage unit; A p-like program composed of a microprogram of Yanagi instructions stored in the raw control storage unit to execute the calculation contents stored in the intermediate code storage unit, and output parameters stored in the intermediate code storage unit. A process controller similar to an object program storage section storing object programs for executing a reading microprogram stored in the control storage device in order to write the result of the above calculation into the corresponding storage location.
JP2767783A 1983-02-23 1983-02-23 Process controller Pending JPS59154503A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2767783A JPS59154503A (en) 1983-02-23 1983-02-23 Process controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2767783A JPS59154503A (en) 1983-02-23 1983-02-23 Process controller

Publications (1)

Publication Number Publication Date
JPS59154503A true JPS59154503A (en) 1984-09-03

Family

ID=12227590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2767783A Pending JPS59154503A (en) 1983-02-23 1983-02-23 Process controller

Country Status (1)

Country Link
JP (1) JPS59154503A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5211383A (en) * 1975-07-17 1977-01-28 Nec Corp Digital control device
JPS56105505A (en) * 1980-01-25 1981-08-22 Hitachi Ltd High-speed sequence control device with numerical operation function
JPS5741706A (en) * 1980-08-25 1982-03-09 Hitachi Ltd Sequence controller
JPS57113109A (en) * 1980-12-30 1982-07-14 Fanuc Ltd Numeric control system
JPS57114904A (en) * 1981-01-08 1982-07-17 Toshiba Corp Sequence controlling system

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5211383A (en) * 1975-07-17 1977-01-28 Nec Corp Digital control device
JPS56105505A (en) * 1980-01-25 1981-08-22 Hitachi Ltd High-speed sequence control device with numerical operation function
JPS5741706A (en) * 1980-08-25 1982-03-09 Hitachi Ltd Sequence controller
JPS57113109A (en) * 1980-12-30 1982-07-14 Fanuc Ltd Numeric control system
JPS57114904A (en) * 1981-01-08 1982-07-17 Toshiba Corp Sequence controlling system

Similar Documents

Publication Publication Date Title
US20120042144A1 (en) Memory access control
IL44838A (en) Method and apparatus for use in data processing
JPS59154503A (en) Process controller
US11550574B2 (en) Generating a vector predicate summary
KR20110106114A (en) Register, processor and method for controlling processor
JP3753572B2 (en) Simulation system and instruction simulation method
JPH01217503A (en) Device for supporting to generate knowledge data
JPH01311327A (en) Data processor
JPS62214441A (en) Processor halt control system
JPH0477922A (en) Control system for micro processor
JPS6129940A (en) Arithmetic unit
JPS59223846A (en) Arithmetic processor
JPS6028014B2 (en) microprocessor
JPH05224712A (en) Producing method of prom for programmable controller
JPH03119436A (en) Microinstruction address tracer
JPS5818750A (en) Data processor with operation panel
JPH0496801A (en) Programmable controller
JPH0264828A (en) Address trace circuit
JPH03235119A (en) Information processor
JPH08272606A (en) Ladder instruction processor
JPS6143342A (en) Microprogram controller
JPS61269743A (en) Debugging system
JPS631624B2 (en)
JPS6221128B2 (en)
JPS6225330A (en) Arithmetic circuit