JPS59154079A - Photoelectric conversion semiconductor device - Google Patents

Photoelectric conversion semiconductor device

Info

Publication number
JPS59154079A
JPS59154079A JP58028210A JP2821083A JPS59154079A JP S59154079 A JPS59154079 A JP S59154079A JP 58028210 A JP58028210 A JP 58028210A JP 2821083 A JP2821083 A JP 2821083A JP S59154079 A JPS59154079 A JP S59154079A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
photoelectric conversion
oxide
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58028210A
Other languages
Japanese (ja)
Other versions
JPH0570311B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP58028210A priority Critical patent/JPS59154079A/en
Publication of JPS59154079A publication Critical patent/JPS59154079A/en
Publication of JPH0570311B2 publication Critical patent/JPH0570311B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/0445PV modules or arrays of single PV cells including thin film solar cells, e.g. single thin film a-Si, CIS or CdTe solar cells
    • H01L31/046PV modules composed of a plurality of thin film solar cells deposited on the same substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

PURPOSE:To reduce the area necessary to connect elements by a method wherein the first and second electrodes are electrically connected, and an oxide insulator and a conductive oxide are provided on the side surface of a non single crystal semiconductor isolated by an open groove between the titled elements. CONSTITUTION:The third open groove 20 cuts and isolates the second electrode 4 of the first and second electrodes 31 and 11. The first electrode 2 of the first element 31 is electrically connected on the side surface 8 of said electrode 2 by a connector 30 extending along on a passivation film 33 and that 34 of the oxide insulation such as Si oxide from the second electrode 38 at a connecting path 12, resulting in the series connection of the two elements. Further, a semiconductor 3, a semiconductor having a P-I-N junction composed of e.g. an SixC1-x (0<x<1) P type-I type-microcrystallized N type Si 44, is provided.

Description

【発明の詳細な説明】 この発明は、光照射により光起電力を発生しうる接合を
少なくとも1つ有するアモルファス半導体を含む非単結
晶半導体を透光性絶縁基板上に設けられた光電変換素子
(単に素子ともいう)を複数個電気的に直列接続した、
高い電圧の発生の可能な光電変換装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a photoelectric conversion element ( A device in which multiple elements (also simply called elements) are electrically connected in series.
The present invention relates to a photoelectric conversion device capable of generating high voltage.

この発明は、複数の素子間の連結に必要な面積を従来の
マスク合わせ方式の1/10〜1 /100にするため
、マスクレス、プロセスであってレーザスクライブ方式
(以下LSという)を用いたことを特徴としている。 
本発明の装置における素子の配置、大きさ、形状は設計
仕様によりて決められる。
This invention uses a laser scribing method (hereinafter referred to as LS), which is a maskless process, in order to reduce the area required for connecting multiple elements to 1/10 to 1/100 of the conventional mask alignment method. It is characterized by
The arrangement, size, and shape of elements in the device of the present invention are determined by design specifications.

しかし本発明の内容を節単にするため、以下の詳細な説
明においては、第1の素子の下側(基板側)の第1の電
極と、その右隣りに配置した第2の素子の第2の電極(
半導体上即ち基板から離れた側)とを電気的に直接接続
させた場合のパターンを基として記す。
However, in order to simplify the content of the present invention, in the following detailed description, the first electrode on the lower side (substrate side) of the first element and the second electrode of the second element disposed on the right side thereof will be described. electrode (
The description will be based on a pattern in the case of direct electrical connection to the semiconductor (that is, the side away from the substrate).

かかるパターンにおいて、第1の素子および第2の素子
の非単結晶半導体を分離する開溝は、第1の素子の透光
性導電膜(以下CTFという)上にわたって設け、さら
にそれぞれの素子の第2の電極を分離する開溝は、第1
の素子の半導体−りにわたって設けることにより、型造
上の歩留り向上の冗長度を設けたことを特長としている
In such a pattern, an opening groove separating the non-single crystal semiconductors of the first element and the second element is provided over the transparent conductive film (hereinafter referred to as CTF) of the first element, and is further provided over the transparent conductive film (hereinafter referred to as CTF) of the first element. The opening groove separating the two electrodes is
The feature is that it provides redundancy to improve molding yield by providing it over the semiconductor layer of the device.

こり発明は、連結部での電気的連結を第1の素子の第1
の電極を構成する透光性導電膜の表面またば側面に密接
して、第2の素子の第2の電極成分を連結用導体(以下
コネクタという)として設けている。
According to the invention, the electrical connection at the connection part is made by connecting the first element to the first element.
The second electrode component of the second element is provided as a connecting conductor (hereinafter referred to as a connector) in close contact with the surface or side surface of the transparent conductive film constituting the electrode.

この際このコネクタを導電性酸化物(以下車にCOとい
う)を用い、装置としての信頼性の向上を図ったもので
ある。
At this time, this connector uses a conductive oxide (hereinafter referred to as CO) to improve the reliability of the device.

さらにこのCOと非単結晶半導体の側面との間には、こ
の半導体の酸化物絶縁物代表的には酸化珪素が設けられ
ている。
Further, an oxide insulator of the semiconductor, typically silicon oxide, is provided between the CO and the side surface of the non-single crystal semiconductor.

即ち本発明は半導体に第2の開溝を設けて、第1の素子
領域、第2の素子領域に分離する際、レーザスクライブ
(単にLSという)を酸素または酸化物雰囲気で行うこ
とにより、レーザ光の有する高温で半導体の表面を50
0〜3000^の厚さに酸化して、半導体特に珪素を主
成分とする非単結晶半導体においての酸化珪素絶縁物と
して設けて、素子分割とその半導体表面のパッジ−・イ
ションをも同時に行うものである。
That is, the present invention provides a second groove in the semiconductor to separate the first element region and the second element region, by performing laser scribing (simply referred to as LS) in an oxygen or oxide atmosphere. The surface of the semiconductor is heated to 50% by the high temperature of light.
Oxidized to a thickness of 0 to 3000^ and provided as a silicon oxide insulator in semiconductors, especially non-single crystal semiconductors whose main component is silicon, and simultaneously performs element division and padding of the semiconductor surface. It is.

さらに本発明では、このバッジヘイジョン膜が純粋のS
iO□とならず、珪素を多量に含んだ低級酸化珪素であ
っζかつ多孔性をも有しており、加えて厚さが不均一で
あるという欠点を有している。
Furthermore, in the present invention, this badge hasion film is made of pure S.
It is not iO□, but is a lower grade silicon oxide containing a large amount of silicon, and has porosity, and has the disadvantage of being non-uniform in thickness.

このためこの上面に密接して設けられるコネクタが金属
例えばアルミニュームにあっては、この金属がマイグレ
イ1−(界雷拡散)して半導体にまで到達し、リークを
発生させてしまうことを防ぐため、本発明はこの導体自
体を11没1ヒ物の導体(CO)を用い、導体それ自体
の金属成分がパッジヘイジョン膜を通って半導体にまで
マイグレイl−してしまうごとを防いだものである。
For this reason, if the connector that is installed closely on the top surface is made of metal, such as aluminum, it is necessary to prevent this metal from migrating (field diffusion) and reaching the semiconductor, causing leakage. In the present invention, the conductor itself is made of a conductor (CO) which is 11% less than 100%, to prevent the metal components of the conductor itself from migrating through the padding film and into the semiconductor. be.

本発明はこの連結部での高信頼性のため、半導体の側面
上にパッジヘイジョン膜を酸化珪素Gこより設け、この
酸化珪素上にコネクタとしての導体をITOl化インジ
ュームスズ)等の酸化物導体により設けたことを特徴と
している。 、従来、マスク合わせ方式において、その
連結部は5〜1mmの11】を必要としていたが、本発
明はその1/10〜1 /100の350〜307好ま
しくは200〜靭/にすることにより、この連結部を1
0〜50段必要とするハイブリッド方式において、光電
変換装置として用いられる全パネルの光起電力発生用の
面積(を効面積または実効面積という)が、従来の75
〜50%より97ご90%にまで高め、実りj変換効率
を10〜20%も実質的に向上せしめたことを特徴とし
ている。
In order to achieve high reliability at this connection part, the present invention provides a padding film made of silicon oxide (G) on the side surface of the semiconductor, and on this silicon oxide, a conductor as a connector is made of an oxide such as ITOl (indium tin). It is characterized by being provided with a conductor. In the conventional mask alignment method, the connecting portion required a toughness of 5 to 1 mm, but the present invention has a toughness of 350 to 307, preferably 200 to 1/10, which is 1/10 to 1/100 of that. This connecting part is 1
In a hybrid system that requires 0 to 50 stages, the area for photovoltaic generation (referred to as effective area) of all panels used as a photoelectric conversion device is 75
It is characterized by increasing the conversion efficiency from ~50% to 97% to 90%, and substantially improving the conversion efficiency by 10 to 20%.

この発明はLS方式により、マスクレス工程であって、
この製造工程においては前工程で形成された開講を50
〜300倍に拡大してテレビジョン等に映し、このモニ
ターされた開溝をコンピュータ(マイクロコンピュータ
)内に゛1ドレスサセル。
This invention is a maskless process using the LS method,
In this manufacturing process, the opening formed in the previous process is
The image was enlarged ~300 times and projected on a television, etc., and the monitored open groove was stored in a computer (microcomputer).

さらにこのインプ・ノドされた情報を基準としてそこよ
りのシフト量とメモリに記憶させた情報とを合わせて、
この工程で作られる開溝の位置を規定する。
Furthermore, using this imputed information as a reference, the amount of shift from there and the information stored in the memory are combined,
Define the position of the open groove created in this process.

そしてこの規定された位置にLS用のレーザー光例えば
波長1.0兜のYAGレーザ(焦点距離40 m m、
レーザ光径2))を照射させる。
Then, at this specified position, a laser beam for LS, for example, a YAG laser with a wavelength of 1.0 mm (focal length: 40 mm,
Laser beam diameter 2)) is irradiated.

さらにそれを例えば5m/分の速さで移動せしめ前工程
と従属関係の開溝を作製セしめる。
Furthermore, it is moved at a speed of, for example, 5 m/min to create and set open grooves that are subordinate to the previous process.

かくのどと<LSをマイクロコンピュータと組み合わせ
ることにより、希望値に対してに以下実験的には2.ν
以下の精度で次工程の開溝を作製することができる。
By combining Kakunodo and <LS with a microcomputer, experimentally the following 2. ν
Open grooves in the next process can be created with the following accuracy.

即ち、本発明のLSは、実質的にコンピュータ制御され
たセルファライン方法を行うことができるという超高精
度方式であるとい・う他の特長を有づる。
That is, the LS of the present invention has another feature that it is an ultra-high precision system that can perform a substantially computer-controlled self-line method.

このため従来より知られたマスク合わせ方式で必要なマ
スクのずれ、そり、合わせ41+i度に対すイ〕製造歩
留りの低下等の全ての製造での価格増、歩留り減の原因
を一気に排除せしめたことを特長とする。
For this reason, all causes of price increases and yield decreases in manufacturing, such as mask misalignment, warping, and alignment of 41+i degrees required by conventional mask alignment methods, are eliminated at once. Features:

従来、光電変換装置(以下単に装置とい・う)即も同一
基板上に複数の素子を配置し、それを父積化、アレー化
または複合化した装置はその実施例が多く知られている
Conventionally, many examples of photoelectric conversion devices (hereinafter simply referred to as devices) have been known, in which a plurality of elements are arranged on the same substrate, and the devices are integrated, arrayed, or composited.

例えば特開昭55−4994 、特開昭5542427
4さらに本発明人の出願になる特願昭54−90097
/90098/90099  (昭和54.7.16出
願)が知られている。
For example, JP-A-55-4994, JP-A-5542427
4 Furthermore, patent application No. 54-90097 filed by the present inventor
/90098/90099 (filed on July 16, 1972) is known.

例えば本発明人の出願になる特許願は、半導体を5ix
C,−え −Siのへテロ接合とし、単に他のアモルフ
ァスS1のみを用いる場合と界ならせており、さらにこ
の半導体として、アモルファス構造以外に微結晶構造を
含む水素またはハロゲン元素が添加されたPNまたはP
IN接合を少な(とも1接合有する非小精品半導体を簗
積化またはハイブリ、ド化したものであるという特長を
自する。
For example, the patent application filed by the present inventor describes the semiconductor 5ix
C, -e -Si heterojunction, which is different from the case where only other amorphous S1 is used, and furthermore, as this semiconductor, in addition to the amorphous structure, hydrogen or halogen elements containing a microcrystalline structure are added. PN or P
It has the advantage of being a non-precision semiconductor with a small number of IN junctions (or one junction) in a stacked, hybrid, or hybrid format.

しかしこれら従来の発明においては、第1図にその縦断
面図を示ずが、ずべてマスク合わゼ方式であり、合わせ
精度が不1−分でまた連結部に大きな面積を必要としで
いた。
However, in these conventional inventions, although a vertical cross-sectional view thereof is not shown in FIG. 1, all of them employ a mask alignment method, which results in poor alignment accuracy and requires a large area for the connecting portion.

例えば金属マスクを用いた場合、直接選択的に導電層ま
たは半導体層を作製する方式においてはこの選択性を与
えたマスクが被膜形成中に0.5〜3mmずれてしまう
場合がある。
For example, when a metal mask is used, in a method of directly and selectively producing a conductive layer or a semiconductor layer, the mask that provides this selectivity may shift by 0.5 to 3 mm during film formation.

さらにこのマスク上に@膜成分が形成されるため、マス
クが汚染され、またマスクにそって形成される被膜の周
端部が明瞭でな(なり、隣合った電極間のクロスト−り
(リーク電流)の発生の要因となる等多くの欠点を有す
るものであった。
Furthermore, since the @ film component is formed on this mask, the mask is contaminated, the peripheral edge of the film formed along the mask is not clear, and there is crosstalk (leakage) between adjacent electrodes. It had many drawbacks, such as being a factor in the generation of electric current.

さらに従来、公知のスクリーン印刷法等においては、基
板上に全体的に形成された導体または半導体を独立に選
択的にマスクを用いてエツチング除去する方法である。
Furthermore, in conventionally known screen printing methods, conductors or semiconductors formed entirely on a substrate are independently and selectively etched away using a mask.

しかしかかる方法においては、スクリーン印刷用のマス
クの位置合わせの工程、レジス1−のコーティング工程
、ベータ固化工程、導体または半導体ノエソチング工程
、レシス1−の除去工程等きわめて工程に時間がかかり
、そのため製造価格の上昇が免れ得なかった。
However, in this method, the process such as the process of aligning the mask for screen printing, the process of coating the resist 1-, the beta solidification process, the process of etching the conductor or semiconductor, and the process of removing the resist 1- is very time-consuming, and therefore the manufacturing process is difficult. Price increases were inevitable.

しかし本発明の光電変換装置、特に薄膜型光電変換装置
にあっては、それぞれのM膜層である電極用導電性層、
また半導体層はともにそれぞれ500ることにより、コ
ンピュータコントロール方式の自動マスク合わせを必要
としないで作製することが可能なことが判明した。
However, in the photoelectric conversion device of the present invention, particularly in the thin film type photoelectric conversion device, the conductive layer for electrode, which is each M film layer,
It has also been found that since each semiconductor layer has a thickness of 500, it is possible to manufacture the semiconductor layer without requiring automatic mask alignment using computer control.

その結果、従来のマスク合わせ工程のかわりに本発明の
マスクを全く用いないためマスクレス工程であって、き
わめて簡単かつ高精度であり、装置の製造コストの低T
をもたらし、そのため500円/Wの製造も可能となり
、そのf!造規模の拡大により100〜200円/Wも
可能に成ったというきわめて画期的な光電変換装置を提
供することにある。
As a result, since the mask of the present invention is not used at all in place of the conventional mask alignment process, it is a maskless process, which is extremely simple and highly accurate, and the manufacturing cost of the device is low.
Therefore, it is possible to manufacture for 500 yen/W, and the f! The purpose of the present invention is to provide an extremely innovative photoelectric conversion device that can be produced for 100 to 200 yen/W by expanding the scale of construction.

以下に図面に従って従来例および本発明の構造を記す。A conventional example and the structure of the present invention will be described below according to the drawings.

第1図は従来より知られたマスク合わゼカ弐の光電変換
装置の縦断面図である。
FIG. 1 is a longitudinal sectional view of a conventionally known photoelectric conversion device with a mask assembly.

図面において透光性基板(例えばガラス板)(1)上に
第1の電極を構成する透光性導電膜(CT Fと略記す
る)を第1のマスク合わせ工程により選択的に形成する
In the drawings, a transparent conductive film (abbreviated as CTF) constituting a first electrode is selectively formed on a transparent substrate (for example, a glass plate) (1) by a first mask alignment step.

さらに半導体N(3)を第2のマスク合わせ工程により
同様に選択的に形成される。
Further, semiconductor N(3) is similarly selectively formed by a second mask alignment step.

さらに第3のマスク合わせ工程により第2の電極(4)
が設けられている。
Furthermore, the second electrode (4) is formed by a third mask alignment process.
is provided.

第1図において、素子(11)、 (31>との間に連
結部(12)を有し、連結部においてはCTFの一力の
側面(16)を半導体層(3)が覆い、他方のCTFの
表面(14)を半導体層(3が覆わないように1゜るた
め、CrF2間(13)は1〜5++on例えば3+n
mの。
In FIG. 1, there is a connecting part (12) between the elements (11) and (31>), and in the connecting part, the semiconductor layer (3) covers one side (16) of the CTF, and the other side Since the surface (14) of CTF is 1° so as not to be covered by the semiconductor layer (3), the distance between CrF2 (13) is 1 to 5++on, for example, 3+n.
m's.

隙間を必要とする。Requires a gap.

さらに第1の電極(37)と第2の電極(38)は(1
4)の表面で電気的に連結するが、この部分を(39)
の第2の電極がマスクのぼけで発生ずる拡がりをも含め
てショートしζはいけないため、1〜5mm例えば31
の間隙(6)を特徴とする特にこの第2の電極(39)
が第1の電極(37)とショートしないようにするため
に、(28)での合わせ精度は製造歩留りにきわめて重
要であり、結果として連結部(12)が広くなってしま
った。
Furthermore, the first electrode (37) and the second electrode (38) are (1
It is electrically connected on the surface of 4), but this part is connected to (39)
1 to 5 mm, for example, 31 mm, because the second electrode of the
Especially this second electrode (39) characterized by a gap (6)
In order to prevent short-circuiting with the first electrode (37), the alignment accuracy at (28) is extremely important for manufacturing yield, and as a result, the connecting portion (12) has become wide.

加えて第1の電極(37)と第2の電極(39)は半導
体表面(28)を経てリークしやず(、信頼性の低下を
もたらしてしまっていた。
In addition, the first electrode (37) and the second electrode (39) do not leak through the semiconductor surface (28) (resulting in a decrease in reliability).

このため製造プロセス上において何等の工、程を加える
ことなしに、第1の電極(37)と第2の電極(39)
との間の半導体の表面がバンシヘイション膜で覆われた
構造とすることは、製造歩留りの向上のみではなく、高
信頼性のためきわめて重要なものとして強く求められて
いた。
Therefore, the first electrode (37) and the second electrode (39) can be separated without adding any steps in the manufacturing process.
There has been a strong demand for a structure in which the surface of the semiconductor between the two is covered with a banshihation film, which is extremely important not only for improving manufacturing yield but also for high reliability.

本発明はかかる目的にそったものである。The present invention meets this objective.

又この連結部の間隙を3nll11として例えば20c
11Iy60cmに11月5+nm (20cm X 
15mm)の素子端部5mmを作製ゼんとすると、33
段接続となり、連結部では全部で延べ10cI11(2
00cm2の面積)の損失となり、その結果有効面積は
周辺部を考慮すると75%にとどまってしまった。
Also, if the gap of this connection part is 3nll11, for example, 20c
11Iy60cm to November 5+nm (20cm
15mm), if the element end is 5mm long, then 33
It is a step connection, and the connecting part has a total of 10cI11 (2
As a result, the effective area remained at 75% considering the peripheral area.

本発明はかかる工程の複雑さを排除し、有効面積が86
〜97%例えば92%にまで高めることができ加えて上
下電極間の半導体の露出かまった(なくパンシベイショ
ン腺で保護されているという画期的な光電変換装置を提
供するごとにある。
The present invention eliminates such process complexity and reduces the effective area to 86.
In addition, the semiconductor between the upper and lower electrodes is protected by a pansivation gland without being exposed, which is an innovative photoelectric conversion device.

以下に図面に従って本発明の詳細を示す。The details of the invention are shown below in accordance with the drawings.

第2図は本発明の製造工程を示ず縦W[面図である。FIG. 2 is a vertical W [side view] which does not show the manufacturing process of the present invention.

図面において透光性基板(1)例えはガラス板(例えば
jソさ0.6−2.2mm例えば1.2mm 、長さ〔
図面では左右方向) 60cm、+4]20cm)を用
いた。
In the drawings, the transparent substrate (1) is a glass plate (e.g. 0.6-2.2 mm, e.g. 1.2 mm, length [
In the drawing, the horizontal direction) 60 cm, +4] 20 cm) was used.

さらにこの上面に全面にわたって透光性導電11朶例え
ばITO(約1500Å) +SnO,(200−40
071)またはハロゲン元素が添加された酸化スズを主
成分とする透光性導電膜(1500〜2000 i >
を真空蒸7a法LPCV D法またはプラズマCVD法
またはスプレー法により形成さ−Uた。
Further, a transparent conductive layer 11 is applied to the entire upper surface, for example, ITO (approximately 1500 Å) +SnO, (200-40
071) or a transparent conductive film whose main component is tin oxide added with a halogen element (1500 to 2000 i >
was formed by a vacuum vaporization method, LPCVD method, plasma CVD method, or spray method.

この後この基板の下側または上側より、冒Gレーザ加工
機(日本レーデ裂)により出力3〜6W(焦点距離40
mm)を加え、スポット径20〜5ν代表的には307
’をマイクロコンピュータにより制御して、上方よりレ
ーザ光を照射して、その走査番こよりスクライブライン
用の第1の開溝(13)を形成させ、各素子間領域(3
1)  (11)に第1の電極り (2)を作製した。
After that, from the bottom or top of this substrate, a G laser processing machine (Nippon Rede) is used to produce an output of 3 to 6 W (focal length: 40 mm).
mm), with a spot diameter of 20 to 5ν typically 307
' is controlled by a microcomputer, irradiates a laser beam from above, and forms a first groove (13) for a scribe line from the scanning number, and
1) The first electrode plate (2) was prepared in (11).

LSにより形成された開Mj(13)は、巾約3オ長す
20cm深さは第1の電極それぞれを完全もこ切断分離
した。
The open Mj (13) formed by LS was approximately 3 mm wide and 20 cm deep to completely separate each of the first electrodes.

このため図面において明らかなごとく、基板(1)の一
部が300〜1300 人の深さでえぐられた(四部(
60)を形成する)。
For this reason, as is clear from the drawing, part of the board (1) was gouged out to a depth of 300 to 1,300 people (four parts).
60)).

かくして第1の素子(31)および第2の素子−(11
)を構成する領域の【1」は15〜30m+a例えば1
5 +n tllとした。
Thus, the first element (31) and the second element -(11
) is 15-30m+a, for example, 1
5 + n tll.

以上LS方式により、第1の電極を構成するCTF(2
)を切断分離して第1の開溝を形成した。
As described above, using the LS method, the CTF (2
) was cut and separated to form a first open groove.

この後この上面にプラズマCVD法またはLPGV D
法によりPNまたはPIN接合を有する非単結晶半導体
層(3)を0.2〜0.8.u代表的には0.2の厚さ
に形成さ・lた。    ′ その代表例はP型半導体(SixC1−cxJ、Y約1
00λ)−I型アモルファスまたは一ヒミアモルファス
のシリコン半導体(約0.p)−N型の微糸占晶(第5
20OA)を有する半導体よりなる一つのPIN接合を
有°1−る非単結晶半導体、またはP型半導体(SiX
C+J−■型、N型、P型Si半導体−I型5ixGc
、<半導体−N型Si半導体よりなる2つのPIN接合
と1つのPN接合を有するタンデム型のPINPIN、
、、、、PIN接合の半導体(3)である。
After this, plasma CVD or LPGV D is applied to this upper surface.
The non-single crystal semiconductor layer (3) having a PN or PIN junction is formed by a method of 0.2 to 0.8. It is typically formed to a thickness of 0.2 mm. ' A typical example is a P-type semiconductor (SixC1-cxJ, Y about 1
00λ) - I-type amorphous or monohymiamorphous silicon semiconductor (approximately 0.p) - N-type finely divided crystal (5th
A non-single crystal semiconductor with one PIN junction made of a semiconductor with 20OA) or a P-type semiconductor (SiX
C+J- ■ type, N type, P type Si semiconductor - I type 5ixGc
, <Tandem-type PINPIN having two PIN junctions and one PN junction made of semiconductor-N-type Si semiconductor,
, , , PIN junction semiconductor (3).

かかる非単結晶半導体(3)を全面Gこ4つたって均一
の膜厚で形成させた・ さらに第2図(B)に示されるごとく、第1の開溝(1
3)の左方向側(第1の素子側)にわたって第2の開溝
(18)を第2のLSI程により形成さセた。
Such a non-single crystal semiconductor (3) was formed with a uniform thickness over the entire surface.Furthermore, as shown in FIG.
A second open groove (18) was formed across the left side (first element side) of 3) by the second LSI process.

この図面では第1および第2の開溝(13)、、 (1
8)の中心間を5ヅずらしている。
In this drawing, the first and second open grooves (13), (1
8) is shifted by 5 degrees.

このレーザ光の照射はガラス(1)の下方向またはこの
基板の上方のいずれからも行ってより)つた。
The laser light was irradiated either from below the glass (1) or from above the substrate.

かくして第2の開溝(18)は第1の電極の側面(8)
(9)を露出させた。
The second open groove (18) thus forms a side surface (8) of the first electrode.
(9) was exposed.

2 この第2の開溝の側面(9)は第1の素子の第1の電極
の側面(16)より左側であればよく、10〜10%第
1の電極側にシフトさゼた。即ら第1の素子の第1の電
極位置上にわたって設けられていることが特徴である。
2. The side surface (9) of this second groove may be on the left side of the side surface (16) of the first electrode of the first element, and is shifted by 10 to 10% toward the first electrode. That is, it is characterized in that it is provided over the first electrode position of the first element.

そしてこの極端な例として、第2図(B)に示されるご
とく、第1の電極(37)の内部(9)に入ってしまっ
てもよい。
As an extreme example, as shown in FIG. 2(B), it may enter the inside (9) of the first electrode (37).

さらに本発明は従来例に示されるごとく、第1の電極の
表面(14)  (第1図参照)を露呈さセることは必
ずしも必要ではなく、レーデ光が5〜10W例えば6W
で多少強ずぎて、ごのCTF (37)の深さ方向のす
べてを除去してしまい、その結果、側面(8)に第2図
(C)で第2の電極(38)とのコネクタが密接しても
実用上何等問題はない。
Furthermore, in the present invention, as shown in the conventional example, it is not necessarily necessary to expose the surface (14) of the first electrode (see FIG.
The pressure was applied a little too forcefully, and the entire CTF (37) was removed in the depth direction, and as a result, the connector with the second electrode (38) was attached to the side surface (8) as shown in Figure 2 (C). There is no practical problem even if they are in close contact with each other.

すなわらレーデ光の出力パルスの強さまた開溝の深さの
バラツキに対し、装造上の余裕を与えることができるこ
とが本発明の工業的応用の際きわめて重要である。
In other words, it is extremely important for the industrial application of the present invention to be able to provide a margin in construction for variations in the intensity of the output pulse of the RED light and the depth of the groove.

この第2の開溝(18)を形成さ−Uる際、本発明にお
いては酸化物雰囲気即ち酸素または空気中で行っている
In the present invention, the second open groove (18) is formed in an oxide atmosphere, that is, in oxygen or air.

加えてこの基体は室温〜200’C例えば150℃に保
持されている そのためレーザ光の照射により瞬時に熔けた即し瞬間照
射温度が約2000’Cにもなるため、この高温により
半導体が気化して除去されてしまう。
In addition, this substrate is maintained at a temperature between room temperature and 200°C, for example 150°C, so it instantly melts when irradiated with laser light, and the instantaneous irradiation temperature reaches approximately 2000°C, so this high temperature causes the semiconductor to vaporize. It will be removed.

さらにこの残った熱工オルギーにより、半導体(3)の
側面(32)には半導体の酸化物が500〜3000 
人の厚さに形成させることができた。
Furthermore, due to this remaining thermal processing, 500 to 3000 oxides of the semiconductor are formed on the side surface (32) of the semiconductor (3).
It was possible to form it to the thickness of a person.

半導体が本発明においては珪素を主成分としているため
、酸化物は酸化珪素が主成分となり、加えて第1のCT
F(2)を構成するインンユーム、スズが数%含有され
ていることが、SIMS (イオン・マイクロ・アナラ
イデー)にて測定した結果判明した。
In the present invention, the semiconductor is mainly composed of silicon, so the oxide is mainly composed of silicon oxide, and in addition, the first CT
As a result of measurement using SIMS (Ion Micro Analyzer), it was found that several percent of tin, which constitutes F(2), was contained.

さらにSIEM (走査電子顕微鏡)の 3000倍〜
50000倍で調べると、この酸化物絶縁物は多孔性で
あり、きわめて凹凸が大きく、その形成される膜厚も5
00〜1000人にまでなってしまっていた。
Furthermore, 3000 times more than SIEM (scanning electron microscope)
When examined at 50,000 times magnification, this oxide insulator is porous and extremely uneven, and the thickness of the formed film is 50,000 times.
The number had grown to between 00 and 1000 people.

その原因は、レーザ光はパルス光が不連続に照射された
この実施例では、307″の照射が5m/分(8,3c
+n 7秒)の速度で50KIIzの周波数で不連続に
(間欠的に)照射しているためと1llI定される。
The reason for this is that in this example, the laser beam was discontinuously irradiated with pulsed light, and the irradiation rate of 307" was 5 m/min (8.3 cm).
+n 7 seconds) and a frequency of 50 KIIz.

この酸化物を厚くかつより均一なiYさとするためには
、走査速度を0.5m/分と遅くすればよがった。
In order to make this oxide thicker and more uniform iY, it was possible to reduce the scanning speed to 0.5 m/min.

かくの如き半導体上に形成された酸化物絶縁物はその抵
抗値か10ユcmを有するため、コネクタと半導体との
アイソレイションを行うことができるに加えて、半導体
のバンシヘイションとしてもきわめて有〃ノであった。
Since the oxide insulator formed on such a semiconductor has a resistance value of 10 cm, it is not only capable of isolating the connector and the semiconductor, but is also extremely useful as banshihation for the semiconductor. It was 〃ノ.

さらに150’Cで1000時間放電しても、この半導
体の端部でのリークはIOA/c+n以上(周辺部の厚
さがjamあたり10八以下の差RIJ ”320cm
 x 15mmの素子においては長さ46cmあたり4
X10八以]′−の差)を自せしめることができた。
Furthermore, even if it is discharged for 1000 hours at 150'C, the leakage at the edge of this semiconductor is more than IOA/c+n (the difference in thickness of the peripheral part is less than 108 per jam RIJ "320cm").
x 4 per 46 cm length for a 15 mm element
I was able to prove myself the difference of X108]'-.

第2図において、さらにこの上面に第2図<C>に示さ
れるごとく、裏面の第2の電m(4)を形成し、さらに
第3のLSでのり断分離用の第3の開溝(20)を得た
In FIG. 2, as shown in FIG. 2<C>, a second electrode m(4) on the back side is further formed on this upper surface, and a third opening groove for glue cutting and separation is formed in the third LS. (20) was obtained.

この第2の電極(4)は導電酸化(GO)  (45)
膜を700〜1400 Aの厚さに形成ざゼた。
This second electrode (4) is a conductive oxide (GO) (45)
The membrane was formed to a thickness of 700-1400 Å.

このCOとして、ここではITOCM、化インシューム
スズ)  (45)を形成し、さらにその上面に反射用
金属(46)の銀または珪素が1%以下添加されたアル
ミニュームを300〜3000 ’hの厚さに形成した
As this CO, ITOCM (insium tin oxide) (45) is formed, and aluminum to which 1% or less of silver or silicon as a reflective metal (46) is added is added to the top surface to a thickness of 300 to 3000'h. was formed.

さらにその上面にニノゲルを外部接続用電極として、ま
たアルミニュームの酸化防止用として形成させることは
有効である。
Furthermore, it is effective to form Ninogel on the upper surface as an electrode for external connection and as an anti-oxidation agent for aluminum.

1列えばITOを1050A、銀またはアルミニューム
を1000人、さらにニノゲルを1500Aの三m構造
とした。
One row had a 3m structure with ITO at 1050A, silver or aluminum at 1000A, and Ninogel at 1500A.

このITOと反射用金属は裏面側での長波長光の反射を
促し、600〜800nmの長波IQ光をを効に光電変
換さゼるためのものである。
The ITO and reflective metal are used to promote reflection of long-wavelength light on the back side and to effectively photoelectrically convert long-wavelength IQ light of 600 to 800 nm.

さらにニソゲルは電極部(5)での外部引出し電極(2
3)との密着性を向上させるだめのものである。
Furthermore, the Nisogel is used in the external extraction electrode (2
3) It is useless to improve the adhesion with 3).

これらは電子ビーム蒸着法またはCVD法を用いて半導
体層を劣化さゼないため、300’C以下の温度で形成
さ−Uた。
These were formed at temperatures below 300'C using electron beam evaporation or CVD to avoid deteriorating the semiconductor layer.

かくのごとく第2の電極をレーザ光を、]ニカより照射
して切W1分離して開溝(20)を形成した場合を示し
ている。
This shows the case where the second electrode is irradiated with a laser beam from the nickel and cut W1 apart to form an open groove (20).

このレーザ光は半導体特に上面に密着する1oO〜30
0λのNまたはP型の薄い半導体jGを少しえくり出し
く40 )、隣合った第1の素子(31)、第2の素子
(11)間の開溝部での残存環体または導電性半導体に
よるクロストーク(リーク電流)の発生を防止した。
This laser light comes into close contact with the semiconductor, especially the top surface, and
Slightly scoop out the 0λ N or P type thin semiconductor jG (40), and remove the remaining ring or conductive semiconductor in the open groove between the adjacent first element (31) and second element (11). This prevents crosstalk (leakage current) from occurring.

特にこの半導体(3)がP型半導体層(42)、N型半
導体層(43) 、N型半導体層(44)と例えば1つ
のI”IN接合ををせしめ、このN型半導体層が微結晶
または多結晶構造を有する。いわゆるその電気伝導度が
1〜200立(Acm )と高い伝導度を持つ場合、本
発明のN型半導体層をえくり出し、四部(40)を真性
半導体とし、加えてこの半導体上に酸化物絶縁物例えば
酸化珪素(34)のパッシベイションj漠を設けてリー
ク電流発生を防止することは、高信頼性のためにきわめ
て自効であった。
In particular, this semiconductor (3) forms, for example, one I"IN junction with a P-type semiconductor layer (42), an N-type semiconductor layer (43), and an N-type semiconductor layer (44), and this N-type semiconductor layer forms a microcrystalline semiconductor layer. or has a polycrystalline structure.If the so-called electrical conductivity is as high as 1 to 200 cubic meters (Acm), the N-type semiconductor layer of the present invention is cut out, and the fourth part (40) is made into an intrinsic semiconductor. Providing a passivation layer of an oxide insulator such as silicon oxide (34) on this semiconductor to prevent the generation of leakage current is extremely effective in terms of high reliability.

このえくりだしはN型半導体層を越え、第1の電極用の
CTFにまでは到達しないことが好ましかった。
It is preferable that this extrusion exceeds the N-type semiconductor layer and does not reach the CTF for the first electrode.

かくして第2図(C)に示されるごとく、複数の素子(
31)  (11)を連結部で直接接続する光電変換装
置を作ることができた。
Thus, as shown in FIG. 2(C), a plurality of elements (
31) We were able to create a photoelectric conversion device that directly connects (11) at the connecting part.

第2図(D)はさらに本発明を光電変換装置として完成
させんとしたものであり、即ちパッシベイションI9と
してプラズマ気相法により窒化珪素膜(21)を500
〜2000 ’hの厚さに均一に形成さセ、各素子間の
リーク電ゐ11の湿気等の吸着による発生をさらに防い
だ。
FIG. 2(D) shows the attempt to further complete the present invention as a photoelectric conversion device, that is, as passivation I9, a silicon nitride film (21) with a thickness of 500 nm is formed by plasma vapor phase method.
Formed uniformly to a thickness of ~2000' h, leakage current 11 between each element was further prevented from occurring due to adsorption of moisture, etc.

さらに外部引出し端子(23)を周辺部(5)にて設け
た。
Further, an external lead terminal (23) was provided at the peripheral portion (5).

これらにポリイミド、ポリアミド、カプトンまたはエポ
キシ等の有機樹脂(22)を充填した。
These were filled with an organic resin (22) such as polyimide, polyamide, Kapton or epoxy.

斯くして照射光(10)に幻しこの実施例のごとき基4
N (60cm x 20cm)において各素子を中1
4.35+n+n連結部の中1501I、外部引出し電
極部のIIJ 101I1m、周辺部4mmにより、実
質的に580mm K192mm内に401ixを有し
、有’Aノ面積(192mm x 14.35mm 4
0段11’02cmL即t)91.8%)を得ることが
できた。
In this way, the irradiation light (10) appears and the base 4 as in this example is
N (60cm x 20cm)
4.35+n+n 1501I in the connecting part, IIJ 101I1m in the external extraction electrode part, and 4mm in the periphery, it has 401ix within 580mm K192mm, and has an area of 192mm x 14.35mm 4
0 stage 11'02 cmL (t) 91.8%) could be obtained.

その結果、−pグメン1へが10.6%(1,05AI
’cnF)の変換効率を有する場合、パネルにて6.7
%(理論的には9.7%になるが、40段連結の抵抗に
より実’J)変換効率が低下した)(八Ml  (10
0mW / cn:) )にて、73.8Wの出力電力
を有せしめることができた。
As a result, 10.6% (1,05AI
'cnF), the panel has a conversion efficiency of 6.7
% (theoretically 9.7%, but due to the resistance of the 40-stage connection, the actual conversion efficiency decreased) (8 Ml (10
At 0 mW/cn:) ), an output power of 73.8 W could be achieved.

さらにこのパネルを150’Cの高温放置テストを行う
と1000時間を経て10%以下例えばパネル数20枚
にて最悪4%、X=1.5%の低下しがみられなかった
Furthermore, when this panel was subjected to a high-temperature storage test at 150'C, no decrease of 10% or less was observed after 1000 hours, for example, 4% at worst with 20 panels, X = 1.5%.

これは従来のマスク方式を用いて信頼性テストを同−条
イ71に”ζ行う時、10時間で動作不能パネル数が1
7枚も発生してしまうことを考えると、驚異的な(直で
あった。
This means that when conducting reliability tests using the conventional mask method, the number of inoperable panels decreased to 1 in 10 hours.
Considering that 7 cards were generated, it was amazing (direct).

以上のごとく本発明はまた第1の電極と第2の電極間に
て半導体表面が直接雲呈ゼず、半導体の酸化物絶縁物で
表面がパッジヘイジョンされ、加え°にのコンタク(一
部の必要面積を従来方法に比べて1/10以下に十分少
なくざゼ・うろことが判明した。
As described above, the present invention also provides that the semiconductor surface is not directly clouded between the first electrode and the second electrode, the surface is padded with the semiconductor oxide insulator, and in addition, contact (partially It has been found that the required area is sufficiently reduced to less than 1/10 compared to the conventional method.

第3図は3回のLSI程での開溝を作る最も代表的なそ
れぞれの開溝の位置関係を示した縦断面図および平面図
(端部)である。
FIG. 3 is a longitudinal cross-sectional view and a plan view (end portion) showing the most typical positional relationship of the grooves that are formed during three LSI cycles.

番号およびその工程は第2図と同様である。The numbers and steps are the same as in FIG.

第3図(A)は第1の開溝(13)、第1の素子(31
) 、第2の素子(11) 、連結部(12)を有して
いる。
FIG. 3(A) shows the first open groove (13) and the first element (31).
), a second element (11), and a connecting portion (12).

図面より明らかなごとく、第1の開溝(13)は基板(
1)を少しえくっている。
As is clear from the drawing, the first groove (13) is located on the substrate (
1) is slightly hollowed out.

さらに第2の開! (18)は、第1の素子を構成すべ
き半導体(3)の第1の電極(2)側にわたって設けら
れ、これらいずれをも除去させている。
Furthermore, the second opening! (18) is provided over the first electrode (2) side of the semiconductor (3) that constitutes the first element, and both of these are removed.

そのため、この第1の素子(31)の第1の電極(2)
と第2の素子(11)の第2の電極とが連結部(12)
にてこの第2の電極(3日)よりバ、シへ−fノジン股
(33)、 (34)上にそっ゛で廷ひノこCOによる
」ネクタ(30)により、第1の電極(2)の側面(8
)で電気的に連結され、2つの素子が直列接続されてい
る。
Therefore, the first electrode (2) of this first element (31)
and the second electrode of the second element (11) are connected to the connecting portion (12).
Then, from this second electrode (3 days), connect the first electrode (30) to 2) side (8
), and the two elements are connected in series.

さらに図面において、PNまたは1)IN接合を少なく
とも1つ有する半導体(3)ここでは1つの5ixC+
−x (0<x< l) P型−■型Si−微結晶比し
たN型Si (44)よりなる1つのf’lN接合を有
する半導体か設けられている。
Further in the drawing, a PN or 1) semiconductor with at least one IN junction (3) here one 5ixC+
-x (0<x<l) P type - ■ type Si - microcrystalline N type Si (44) A semiconductor having one f'lN junction is provided.

この第3の開溝(20)が、約31の深さに第1の素子
(31)側にシフトしている。
This third open groove (20) is shifted to a depth of approximately 31 mm toward the first element (31).

このため、第3の開溝(2o)の右端部は、」ネクタ部
(30)をうがって設けられている。
For this reason, the right end portion of the third open groove (2o) is provided under the connector portion (30).

かくして第1および第2の累7− (31)  (Ii
)のそれぞれの第2の電極(4)を電気的に切断分離し
、且つこの電極間のリークをもIOA/cm (Icm
中あたりIOAのオーダーの、ヒ)以下に小さくするこ
とができた。
Thus, the first and second summation 7- (31) (Ii
) are electrically cut and separated, and the leakage between these electrodes is also reduced to IOA/cm (Icm
It was possible to reduce the size to less than H), which is on the order of a medium IOA.

第3図(B)は平坦図を示し、またその間)部(図面で
下1111 )において第1、第2、第3の開溝(13
)、 (18)、 (20)か設番ノられ−ζいる。
FIG. 3(B) shows a plan view, and the first, second, and third open grooves (13
), (18), (20) or set number -ζ.

この方向でのリークをより少なくJるため、半導体(3
)が第1の電極(2)を葆う構造にして第1、第2の電
極間のショートを少な(さゼることが特徴である。
In order to reduce leakage in this direction, the semiconductor (3
) covers the first electrode (2), thereby reducing short-circuits between the first and second electrodes.

加えて素子の端部は第1の電極(2)、半導体、第2の
電極(4)を一度にLSによりスクライブ(50)シた
In addition, at the end of the element, the first electrode (2), the semiconductor, and the second electrode (4) were scribed (50) at once by LS.

この場合においても半導体の側面に同様にバッジヘイジ
ョン膜を形成させている。
In this case as well, a badge hasion film is similarly formed on the side surface of the semiconductor.

この図面において、第1、第2、第3の開講中は50〜
2−を自し、連結部の11月50〜89代表的には12
兜を自セしめることができた。
In this drawing, during the first, second, and third lectures, 50~
2-, and the connecting part is November 50-89, typically 12
I was able to put the helmet on myself.

以上のYAGレーツのスボノl−Ji#をその出力3・
〜!l+W (20,−L’)  4〜7W (30,
m’)を用いた場合であるかさらにそのスポット径を技
術思想において小さくすることにより、この連結部に必
ツjな面積をより小さく、ひいては光電変換装置として
の有すJ面積(実効〃J率)をより向上さゼることがで
きるという進歩性を自している。
The above YAG rate Subono l-Ji# is its output 3.
~! l+W (20, -L') 4~7W (30,
m'), or by further reducing the spot diameter based on the technical concept, the necessary area for this connection can be made smaller, and the area J (effective It has an inventive step in that it can further improve the efficiency (rate).

第4図は電卓用等の大きなパネルではなく小さな光電変
換装置を同時に多量製造せんとした時の外部引出し電極
部を拡大して示したものである。
FIG. 4 is an enlarged view of the external lead-out electrode section when small photoelectric conversion devices, rather than large panels such as those for calculators, are to be mass-produced at the same time.

第4図(A)は第2図に対応しているが、外部引出し電
極部(5)は導電性ゴム電極(47)に接触するパッド
(49)を有し、このバット’ (49)は第2の電極
(上側電極)(4)と連結している。
FIG. 4(A) corresponds to FIG. 2, but the external extraction electrode part (5) has a pad (49) that contacts the conductive rubber electrode (47), and this bat' (49) It is connected to the second electrode (upper electrode) (4).

この時電極(47)の加圧が強すぎてバンド(49)が
その下の第1の電極(2)と半導体(3)を突き抜けて
も(49)と(2)とがショートしないように開/l5
7(13)が設りられている。
At this time, even if the pressure on the electrode (47) is too strong and the band (49) penetrates the first electrode (2) and semiconductor (3) below, the band (49) and (2) should not be short-circuited. Open/l5
7 (13) are provided.

また外側部は第1の電極、半導体、第2の電4つ6を同
ll)に−・力のLSにてスクライブをした開講(5o
)ですj…i分離されている。
In addition, the outer part is the first electrode, the semiconductor, and the second electrode 4 (6).
) is separated.

さらに第4図(B)は下側の第1の電極(2)に連結し
た他のパッド(48)が第2の電極材料により(18)
にて連結して設けられている。
Furthermore, in FIG. 4(B), another pad (48) connected to the lower first electrode (2) is made of a second electrode material (18).
They are connected to each other.

ざらにパッド(48)は導電性ゴム電極(46)と接触
しており、外部に電気的に連結し°ζいる。
The rough pad (48) is in contact with a conductive rubber electrode (46) and is electrically connected to the outside.

ここでも開溝(1’8)  (20)  (50)によ
りパッド2     ) (48)は全く隣の光電変換装置と電気的に分離されて
おり、この装置間をガラス切断を後工程により分離切断
することにより、1つのパネルで合わせ用マスクを全く
用いることなしに、多数の光電変換装置をつくることが
できるという特徴を自する。
Here too, pad 2) (48) is completely electrically isolated from the adjacent photoelectric conversion device by the open groove (1'8) (20) (50), and the glass is cut between these devices in a post-process. By doing so, a large number of photoelectric conversion devices can be produced in one panel without using any alignment masks.

例えば20cm X’60cmのパネルにて6cmAF
1.5ctnの光電変換装置(電卓用)を作らんとする
と、一度に130個の電卓用太陽電池を作ることができ
ることがわかる。
For example, 6cm AF on a 20cm x 60cm panel.
If we try to make a 1.5 ctn photoelectric conversion device (for calculators), we can see that 130 solar cells for calculators can be made at one time.

つまり光電変換装置は有機樹脂モールド(22)で電極
部(5)  (4’5)を除い“ζ留われており、この
後小電力用太陽電池を作る場合はガラス切りでIJJW
iすればよい。
In other words, the photoelectric conversion device is kept in an organic resin mold (22) except for the electrode part (5) (4'5), and then when making a small power solar cell, the glass is cut into IJJW.
All you have to do is i.

またさらにこのパネル例えば40cτnx4oけまたは
60cm x 20cmを3ケまたは4ゲ直列にアルミ
サツシ枠内に組み合わせるごとによりパソゲージされ、
120cm X 40cmのNEDO規格の大電力用の
パネルを設けることが可能である。
In addition, each of these panels, for example, 40 cτn x 4 o or 60 cm x 20 cm, is assembled in series within an aluminum sash frame to be paso gauged.
It is possible to provide a 120 cm x 40 cm NEDO standard high power panel.

またこのNEDO規格のパネルはシーフレ、クスにより
弗素系保護膜を本発明の光電変換装置の反射面側(図面
では上側)にはりあわせて合わせ、風圧、雨等に対し機
械強度の増加を図ることも有効である。
In addition, in this NEDO standard panel, a fluorine-based protective film is attached to the reflective surface side (upper side in the drawing) of the photoelectric conversion device of the present invention using Schiefle, so as to increase mechanical strength against wind pressure, rain, etc. is also valid.

本発明において、基板は透光性絶縁基板のうち特にガラ
スを用いている。
In the present invention, glass is particularly used as the substrate among light-transmitting insulating substrates.

しかしこの基板として可曲性有機樹脂または有機樹脂上
に酸化珪素または窒化珪素を0.1〜ダの厚さに形成し
た複合基板を用いることは有効である。
However, it is effective to use, as this substrate, a flexible organic resin or a composite substrate in which silicon oxide or silicon nitride is formed on an organic resin to a thickness of 0.1 to .

特にこの複合基板を前記した実施例に適用°Jると、酸
化珪素または窒化珪素がこの上面のCTFを損傷して、
基板とCTFとの混合物を作ってしまうことを防ぐ、い
わゆるブロッキング効果を自して特に有効であった。
In particular, when this composite substrate is applied to the above embodiment, silicon oxide or silicon nitride damages the CTF on the upper surface.
The so-called blocking effect, which prevents the formation of a mixture of substrate and CTF, was particularly effective.

さらに本発明を以下に実施例を記してその詳♀litを
補完する。
Furthermore, the details of the present invention will be supplemented by describing examples below.

実施例1 第2図の図面に従ってこの実施例を示す。Example 1 This embodiment is illustrated according to the drawing in FIG.

即ち透光性基板(1)として化学強化ガラス厚さ1.1
mm 、 匡さ60cm、llJ20cmを用いた。
That is, chemically strengthened glass with a thickness of 1.1 as the transparent substrate (1)
mm, width 60 cm, and 11 J 20 cm were used.

この上面に酸化珪素膜を0.1の厚さに塗イ」シ、ブロ
ッキング層とした。
A silicon oxide film was applied to the top surface to a thickness of 0.1 to form a blocking layer.

さらにその上にCTFを11’01600^+S¥03
007Yを電子ビーム蒸着法により作製した。
Furthermore, CTF on top of that is 11'01600^+S¥03
007Y was produced by electron beam evaporation.

さらにこの後、第1の開溝をスポット径3〔z4、出力
41すのYAGレーザーをマイクロコンピュータにより
制御して5m/分の走査速度にて作製した。
Thereafter, a first groove was formed using a YAG laser with a spot diameter of 3 [z4 and an output of 41 mm] controlled by a microcomputer at a scanning speed of 5 m/min.

この出力はCTFを完全に切断するため、開溝の中央部
に11」約ダ、深さ約3000 MのV型溝がガラス基
板が溶去されることにより作製された。
In order to completely cut the CTF with this output, a V-shaped groove of about 11" in diameter and about 3000 M in depth was created in the center of the open groove by melting away the glass substrate.

素子領域(31)  (11)は15mmrlJとした
The element area (31) (11) was set to 15 mmrlJ.

この後公知のPCvD法により第2図に示したPIN接
合を1つ有する非単結晶半導体を作製した。
Thereafter, a non-single crystal semiconductor having one PIN junction as shown in FIG. 2 was manufactured by a known PCvD method.

その全厚さは約O0−であった。Its total thickness was approximately O0-.

かかる後、第1の開溝をテレビにてモニターして、そこ
より5鯵第1の素子(3I)をシフ1〜させてスボソ1
−径so、a’にて出力5町こ−C大気中100h温度
にてLSにより第2の開溝(18)を第2図(B)に示
ずごと(作製した。
After that, monitor the first opening groove on the TV, and shift the first element (3I) from there to Shift 1 to Suboso 1.
- A second open groove (18) was prepared as shown in FIG. 2(B) by LS at a temperature of 5 cm in the atmosphere for 100 hours with diameters so and a'.

かくして半導体(3)の側面(32)にはパ・ノシヘイ
ション用の酸化珪素(33)が約tooci入の厚さに
形成された。
Thus, on the side surface (32) of the semiconductor (3), silicon oxide (33) for perforation was formed to a thickness of about 100 ml.

極(45)コネクタ(30)を構成せしめた。A pole (45) connector (30) was configured.

さらに第3の開t@ (20)を同様に酸化雰囲気中に
てLSにより第2の開溝(18)より50/lIの深さ
に第1の素子(31)側にシフトシて形成させ、第2図
(C)をiSた。
Further, a third opening t@(20) is similarly formed in an oxidizing atmosphere by LS at a depth of 50/lI from the second opening groove (18) by shifting it to the first element (31) side. Figure 2(C) was shown in iS.

レーザー光は出力部とし、他は第2の開溝の作製と同一
条件とした。
The laser beam was used at the output section, and the other conditions were the same as those for producing the second open groove.

かくして第2図(C)を作製した。In this way, FIG. 2(C) was produced.

第2図(C)の工程の後、パネルの端部をレーザ光出力
6−にて第1の電極、半導体、第2の電極のすべてをガ
ラス端より4mm内側で長方形に走査し、パネルの枠と
の電気的短絡を防止した。
After the process shown in FIG. 2(C), the first electrode, the semiconductor, and the second electrode are all rectangularly scanned with a laser beam output of 6-4 mm from the edge of the glass to form a rectangular shape on the edge of the panel. Prevents electrical short circuit with the frame.

この後、パッジヘイジョンD’A (21)をPCVD
法により窒化珪素膜を1000λの厚ざに200°Cの
温度にて作製した。
After this, Pudgehesion D'A (21) was PCVD
A silicon nitride film with a thickness of 1000λ was fabricated at a temperature of 200°C by the method.

するとtOcm ’X 60cm (7) ハネルニ1
51I1m中の素子を40段作ることができた。
Then tOcm 'X 60cm (7) Hanelni 1
We were able to fabricate 40 stages of 51I1m elements.

パネルの実効効率としてAMI  (100mW/cn
i”)にて6.7%、出カフ3.8Wを得ることができ
た。
The effective efficiency of the panel is AMI (100mW/cn
i''), we were able to obtain a power output of 6.7% and a cuff output of 3.8W.

有効面積は1102cmであり、パネル全体の91.8
%を有効に利用することができた。
The effective area is 1102 cm, and the total panel area is 91.8 cm.
% could be used effectively.

実施例2 基板ガラスとして厚さ1.1mm大きさ20cm k’
 60cmを用いた。さらに一つの電卓用光電変換装置
を50mに1.5cmとして複数個同一基板上に作製し
た。ここでは素子形状を9mm’L13mm 5段連続
アレーとした。
Example 2 Substrate glass: thickness 1.1 mm and size 20 cm k'
60 cm was used. Furthermore, a plurality of photoelectric conversion devices for calculators were fabricated on the same substrate with a length of 1.5 cm and a length of 50 m. Here, the element shape was a 5-stage continuous array with a length of 9 mm and a length of 13 mm.

連結部ば109fiIとし、外部電極とは第4図(A)
(B)の構造として設けた。
The connecting part is 109fiI, and the external electrode is shown in Fig. 4 (A).
It was provided as structure (B).

すると160ケの電卓用装置を一度に作ることができた
As a result, he was able to make 160 calculator devices at once.

4.5%の実効変換効率として螢光打丁200]xでテ
ストをした。
Tests were conducted with a fluorescent knife 200 x for an effective conversion efficiency of 4.5%.

その結果83%の最終製造歩留りを1−17るごとがで
きた。
As a result, a final manufacturing yield of 83% was achieved.

これは従来方法においては40〜50%しか得られず、
かつ連結部の必要面積が大きく、3.2%までしかその
実効変換効率が得られなかったことを考えると、きわめ
て有効なものであった。
This can only be achieved by 40-50% using conventional methods,
Moreover, considering that the required area of the connecting portion was large and the effective conversion efficiency could only be obtained up to 3.2%, it was extremely effective.

その他は実施例1と同様である。The rest is the same as in Example 1.

実施例3 この実施例は実施例2であって、基板を150/14の
厚さの透光性有機樹脂であるポリイミド樹脂を用いた。
Example 3 This example is Example 2, and the substrate was made of polyimide resin, which is a light-transmitting organic resin, and had a thickness of 150/14.

さらにその」二にブロッキング層としてo、:Pの酸化
珪素をプラスマ気相法によりシランと炭酸ガスの反応に
より250Cの温度で炸裂して、この自機(へ1脂がL
Sにより用傷を受けないようにするためのソロソキング
jmlとした。
Furthermore, as a blocking layer, o, :P silicon oxide is exploded at a temperature of 250C by the reaction of silane and carbon dioxide gas by plasma gas phase method,
Solo soaking jml was used to prevent injuries caused by S.

その伯は実施例2と同株である。The strain is the same as in Example 2.

かかる方法においては、基板の価格が実施例2において
は30円かかっていたが、これを2r’l/電卓用素子
にまですることができた。
In this method, the cost of the substrate was 30 yen in Example 2, but this could be reduced to 2r'l/calculator element.

加えてシートより各電卓用素子を分離するのに裁断また
は鋏を用いて行うことができるため、きわめて加工性に
富み、安価であった。
In addition, since each calculator element can be separated from the sheet by cutting or using scissors, it is extremely easy to process and is inexpensive.

さらにこのシー1−より切断する場合、10〜15wの
強いパルス光を用いたLSにより自動り月3)rが可能
となった。
Furthermore, when cutting from this sea 1-, automatic moon 3) r became possible by LS using strong pulsed light of 10 to 15 W.

この実施例においては、第2図(D)に示すごとく、上
側の保護用有機樹脂(22)を重合わせることにより、
有機樹脂シートの間に光電変換装置をはさむ構造とする
ことができ、可曲性を有し、きわめて安価で多量生産が
可能になった。
In this example, as shown in FIG. 2(D), by overlapping the upper protective organic resin (22),
It has a structure in which a photoelectric conversion device is sandwiched between organic resin sheets, has flexibility, and can be mass-produced at extremely low cost.

この実施例での歩留りは160ゲ作った・うちの72%
を4.5%の実効変換効率を下限として?Jることがで
きた。
The yield in this example was 160 games, of which 72%.
with an effective conversion efficiency of 4.5% as the lower limit? I was able to do it.

第2図〜第4図において、光入射は下側の透光性絶縁基
板よりとした。
In FIGS. 2 to 4, light was incident from the lower translucent insulating substrate.

しかし本発明はその光入射側を]:例に限定するもので
はない。
However, the present invention is not limited to the light incident side.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の光電変換装置の縦断面図である。 第2図は本発明の光電変換装置の製造工程を示す縦断面
図である。 第3図は本発明の光電変換装置の縦断面図である。 第4図は本発明の他の光電変換装置の部分拡大をした縦
断面図である。 特許出願人 株式会社半導体エネルギー研究所 代表者  山  崎  舜  平 ?I       tp      tt〔 」 1 1υ 家l■ 茗30 (A) 18す CB) 吊4■
FIG. 1 is a longitudinal sectional view of a conventional photoelectric conversion device. FIG. 2 is a longitudinal sectional view showing the manufacturing process of the photoelectric conversion device of the present invention. FIG. 3 is a longitudinal sectional view of the photoelectric conversion device of the present invention. FIG. 4 is a partially enlarged vertical sectional view of another photoelectric conversion device of the present invention. Patent applicant: Semiconductor Energy Research Institute Co., Ltd. Representative: Shun Hei Yamazaki? I tp tt [ ” 1 1υ house 1■ Japanese cabbage 30 (A) 18su CB) Suspension 4■

Claims (1)

【特許請求の範囲】 l、絶縁基板上に透光性導電膜の第1の電極と、該電極
上に密接して光照射により光E電力を発生させうる非単
結晶半導体と、該半導体上に密接して第2の電極とを有
する光電変換素子を複数個互いに電気的に直列接続せし
めて前記絶縁基板上に配設した光電変換装置において、
第1の電極は前記第1の光電変換素子の隣の第2の素子
の第2の電極と電気的に連結するとともに、第1および
第2の光電変換素子の開溝により分離された非単結晶半
導体の側面は、該非単結晶半導体の酸化物絶縁物と、該
酸化物絶縁物上に導電性酸化物とが設けられたことを特
徴とする光電変換半導体装置。 2、特許請求の範囲第1項において、レーザースクライ
ブ法により設けられた開講に隣接した酸化物絶縁物は酸
化珪素を主成分とすることを特徴とする光電変換半導体
装置。
[Scope of Claims] l. A first electrode of a transparent conductive film on an insulating substrate; a non-single crystal semiconductor that is closely placed on the electrode and capable of generating optical electric power by irradiation with light; A photoelectric conversion device in which a plurality of photoelectric conversion elements each having a second electrode in close contact with each other are electrically connected in series and disposed on the insulating substrate,
The first electrode is electrically connected to the second electrode of the second element adjacent to the first photoelectric conversion element, and the non-uniform electrode is separated by the groove of the first and second photoelectric conversion elements. A photoelectric conversion semiconductor device, wherein a side surface of a crystalline semiconductor is provided with an oxide insulator of the non-single crystal semiconductor, and a conductive oxide on the oxide insulator. 2. The photoelectric conversion semiconductor device according to claim 1, wherein the oxide insulator adjacent to the opening provided by the laser scribing method contains silicon oxide as a main component.
JP58028210A 1983-02-22 1983-02-22 Photoelectric conversion semiconductor device Granted JPS59154079A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58028210A JPS59154079A (en) 1983-02-22 1983-02-22 Photoelectric conversion semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58028210A JPS59154079A (en) 1983-02-22 1983-02-22 Photoelectric conversion semiconductor device

Publications (2)

Publication Number Publication Date
JPS59154079A true JPS59154079A (en) 1984-09-03
JPH0570311B2 JPH0570311B2 (en) 1993-10-04

Family

ID=12242285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58028210A Granted JPS59154079A (en) 1983-02-22 1983-02-22 Photoelectric conversion semiconductor device

Country Status (1)

Country Link
JP (1) JPS59154079A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198685A (en) * 1985-02-27 1986-09-03 Kanegafuchi Chem Ind Co Ltd Semiconductor device and its manufacture
JPS6211280A (en) * 1985-07-09 1987-01-20 Tdk Corp Solar battery and manufacture of the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55108779A (en) * 1979-02-14 1980-08-21 Sharp Corp Thin film solar cell
JPS55108780A (en) * 1979-02-14 1980-08-21 Sharp Corp Thin film solar cell
JPS5623784A (en) * 1979-08-05 1981-03-06 Shunpei Yamazaki Manufacture of semiconductor device
JPS5712568A (en) * 1980-06-02 1982-01-22 Rca Corp Method of producing solar battery
US4315096A (en) * 1980-07-25 1982-02-09 Eastman Kodak Company Integrated array of photovoltaic cells having minimized shorting losses
JPS57104278A (en) * 1980-12-22 1982-06-29 Semiconductor Energy Lab Co Ltd Photoelectric converting device
JPS57160175A (en) * 1981-03-28 1982-10-02 Semiconductor Energy Lab Co Ltd Photoelectric converter

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55108779A (en) * 1979-02-14 1980-08-21 Sharp Corp Thin film solar cell
JPS55108780A (en) * 1979-02-14 1980-08-21 Sharp Corp Thin film solar cell
JPS5623784A (en) * 1979-08-05 1981-03-06 Shunpei Yamazaki Manufacture of semiconductor device
JPS5712568A (en) * 1980-06-02 1982-01-22 Rca Corp Method of producing solar battery
US4315096A (en) * 1980-07-25 1982-02-09 Eastman Kodak Company Integrated array of photovoltaic cells having minimized shorting losses
JPS57104278A (en) * 1980-12-22 1982-06-29 Semiconductor Energy Lab Co Ltd Photoelectric converting device
JPS57160175A (en) * 1981-03-28 1982-10-02 Semiconductor Energy Lab Co Ltd Photoelectric converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198685A (en) * 1985-02-27 1986-09-03 Kanegafuchi Chem Ind Co Ltd Semiconductor device and its manufacture
JPH0550871B2 (en) * 1985-02-27 1993-07-30 Kanegafuchi Chemical Ind
JPS6211280A (en) * 1985-07-09 1987-01-20 Tdk Corp Solar battery and manufacture of the same

Also Published As

Publication number Publication date
JPH0570311B2 (en) 1993-10-04

Similar Documents

Publication Publication Date Title
US5096505A (en) Panel for solar concentrators and tandem cell units
KR101178765B1 (en) Solar battery module and method for manufacturing the same
US6353175B1 (en) Two-terminal cell-interconnected-circuits using mechanically-stacked photovoltaic cells for line-focus concentrator arrays
JPWO2008090718A1 (en) Solar cell, solar cell array and solar cell module
JPS63232376A (en) Manufacture of photovoltaic device
US8168881B2 (en) Monolithic photovoltaic module
US20110312124A1 (en) Method of fabricating thin film solar cell
US20180033898A1 (en) Solar cell and method of manufacturing solar cell
JP2012074676A (en) Solar panel, wristwatch, and method for manufacturing solar panel
JP5099698B2 (en) Back electrode type solar cell and solar cell module
US20090298217A1 (en) Method for fabrication of semiconductor devices on lightweight substrates
JP2011009615A (en) Method for manufacturing solar cell
JPS59154079A (en) Photoelectric conversion semiconductor device
JPS5996779A (en) Photoelectric conversion device
JP3696757B2 (en) Solar cell connection method, connecting metal fitting, and solar cell module
JPS6213829B2 (en)
JP2001036105A (en) Solar battery module
JPS5996783A (en) Photoelectric conversion device
KR101154718B1 (en) Solar cell and solar cell module including the same
JPS5996780A (en) Photoelectric conversion device
JP2630657B2 (en) Manufacturing method of integrated multilayer amorphous solar cell
JPS6095980A (en) Photoelectric conversion device
JPH0745853A (en) Photovoltaic device and manufacture thereof
JPS59155973A (en) Photoelectric conversion semiconductor device
JPS59155974A (en) Manufacture of photoelectric converter