JPS59153387A - 選局回路 - Google Patents

選局回路

Info

Publication number
JPS59153387A
JPS59153387A JP2734683A JP2734683A JPS59153387A JP S59153387 A JPS59153387 A JP S59153387A JP 2734683 A JP2734683 A JP 2734683A JP 2734683 A JP2734683 A JP 2734683A JP S59153387 A JPS59153387 A JP S59153387A
Authority
JP
Japan
Prior art keywords
signal
channel selection
blanking
supplied
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2734683A
Other languages
English (en)
Inventor
Megumi Ishiguro
石黒 恵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2734683A priority Critical patent/JPS59153387A/ja
Publication of JPS59153387A publication Critical patent/JPS59153387A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はテレビジョン受像機に使用される選局回路に閃
する。
背景技術とその問題点 従来、テレビジョン受像機に使用される選局回路におい
て、選局時に画面の切換に伴って画像法れを生じ、これ
が見苦しいことがら、選局時に映像信号にブランキング
をかけることが提案されている。
しかし、この従来のものにおいては、ブランキングのか
かるタイミングが区々であり、ブランキングのかけ始め
において画面QIX)は例えば第1図A→B、Cに示す
ように変化し、画面(IIXIの途中からブランキング
がかかることが多く、視覚的に見苦しいものであった。
また、ブランキングの解除時にあっても、同様の欠点が
あった。
発明の目的 本発明は斯る点に鑑みてなされたもので、ブランキング
が画面の途中から開始または解除されることのないよう
にし、視覚的見苦しさを除去するようにしたものである
発明の概要 本発明の選局回路は上記目的を達成するため、選局時映
像信号にブランキングをかけるものにおいて、垂直同期
信号を検出し、この検出イε(号に基づいてブランキン
グ信号を発生させると共に、選局終了後垂直同期信号を
検出し、この検出信号−に基づいて上記ブランキング信
号の発生を停止させるようにしたことを特徴とするもの
である。
本発明はこのように構成され、垂直同期信号に基づいて
ブランキング信号の発生及び停止のタイミングが制御さ
れるので、ブランキングが画面の途中から開始または解
除されることなく、視覚−的見苦しさを生じない。
実施例 以下、第2図を参照しながら本発明の一実施例について
説明しよう。
この第2図において、(1)はアンテナであり、このア
ンテナからの信号はチューナ(2)に供給される。
そして、このチューナ(2)か、らの中間周波信号Sぜ
は中間周波増幅器(3)を通じて映像検波回路(4)に
供給される。この検波回路(4)からの映像信号Svは
映像増幅回路(5)を通じて受像管(6)に供給される
また、チューナ(2)における局部発振信号SLは前置
分周器(力及びプログラマブル分周器(8)を通じて位
相比較器(9)に供給される。この位相比較器(9)に
は基準信号発振器00)より基準信号SRが供給されて
位相比較が行なわれる。この比較誤差信号はローパスフ
ィルタ(11)を通じて同調電圧ET としてチューナ
(2)に供給される。ここで、分周器(7) 、 (8
)、位相比較器(9)、′ローパスフィルタロ1)はP
 L L (フェーズ・ロック・ループ)回路を構成す
る。この場合、分周器(8)の分周比Nが後述する選局
データS DATAに基づいて変えられることで同調電
圧Etが変えられ、そして、局部発振信号SLの周波数
、即ち局部発振周波数fLが変えられて選局が行なわれ
る。
マタ、0zはマイクロコンピュータを構成す、9pu(
中央処理装b ) 、C3)はROM、(リードオンリ
ーメモリ)、C4)はRAM(ランダムアクセスメモリ
)、(15)及び06)は夫々アドレスバス及びデータ
バス、C7)。
Ql 、 01 、 (201及び01)は夫々インタ
ーフェースである。
また、@はキーボード等よりなる選局部を示し、使用者
の操作により、例えば所定のチャンネルを指定するチャ
ンネルデータSCHが発生され、これがインターフェー
ス(17)を通じてcpu (121に供給される。
また、03)は信号検出回路を示し、中間周波増幅器(
3)からの中間周波信号SIFが供給される。この信号
検出回路(23)においては、AFT(自動微同調)信
号の状態及び搬送波信号の有無から局が検出される。こ
の局検出信号Sdはインク−フェース(20)を辿じて
cpuQ力に供給される。
また、インターフェース吐を通じて選局データS DA
TAが分周器(8)に供給され、分周器(8)の分周比
Nがこの選局データS DATAに基づいて変えられる
また、インターフェース(18)を通じて7リツブフロ
ツブ(24+にセット信号88E及びリセット信号SR
Eが供給される。そして、この7リツブフロツブ(2)
のQ端子に得られる信号SQが映像増幅回路(5)にブ
ランキング信号として供給される。この場合、例えはフ
リップフロップ(24)がセット状態にあるとき、ブラ
ンキングがかけられるようになされる。
また、端子(2つには同期分離回路(図示せず)で分離
された垂直同期信号V 5yncが供給され、これがc
pu 02)に1カ]込み信号として供給される。
また、(、![])は表示回路等その他の制御回路を示
し、この制御回路(2b)にはインターフェース01)
を通じて制御信号SCが供給される。
本例は以上のように構成され、cpu(12)の制御に
より第3図に示すフローチャートに沿って選局動作が行
なわれる。
まず、使用者の操作により、選局部(22)からCpu
02にチャンネルデータSCHが供給されることで動作
が開始される。そして、このチャンネルデータSCHは
例えばRAM(14)に書き込まれる。
次に、割込みが許可されると同時に7リツブフロツブ(
24)をセット状態とするだめのオンフラグがセットさ
れる。
次に、C1)u(12+において選局以外の他の処理(
例えば表示処理)が行なわれた後、割込み済みか否かが
判断される。v1込み済みでないならば再度他の処理が
行なわれた後、割込み済みか否かが判断され、以下これ
が繰り返えされる。
この割り込みは、割込み許用後端子(25)に垂直同期
信号V 5yncが供給されることにより行なわれ、第
4図に示すフローチャートに沿って行なわれる。
まず、フラグがオンか否かが判断される。この時点にお
いてはオンフラグがセットされているのであるから、次
にフリップフロップ(2(イ)がセット状態とされる。
即ち、インターフェース0〜を通じてフリップフロップ
(24)にセット信号SSEが供給され、このフリップ
フロップ04)はセット状態とされる。
このフリップフロップ(24)がセット状態とされるの
で、この時点から映像信号にブランキングがかけられる
フリップフロップ(24Jがセット状態とされた後には
胡込みが禁止され、第3図に示すメインルーチンに戻る
次に、劉込み済みであるならば、選局動作が行なわれる
即ち、チャンネルデータSCHに基づいた選局データS
 DATAが例えばR,OMQ3)より読み出され、こ
れがインターフェース(19)を通じて分周器(8)に
供給される。そして、この分周器(8)の分周比1がこ
の選局データS DATAに基づいて変えられ、局部発
振周波数fLが変えられて選局が行なわれる。選局がさ
れると、信号検出回路(23)から局検出信号Sdがイ
ンターフェースc!0)を通じてcpu(12)に供給
される。
次に、選局が完了したか否かが判断される。選局が完了
していないならば選局動作が続りられる。
選局が完了したならば、割込みが許可されると同時に7
リツプフロツプ(2+)をリセット状態とするためのオ
フフラグがセットされる。
次に、cpuQ2)において選局以外の他の処1ull
が行なわれた後、割込み済みか否がが判断される。割込
み済みでないならば再度他の処理が行なわれた後、割込
み済みが否がが判断され、以下これが繰り返えされる。
この割り込みも、割込み許可後端子(25)に垂直同期
信号V 5yncが供給されることにより行なわれ、第
4図に示すフローチャートに沿って行なわれる。
まず、フラグがオンか否かが判断される。この時点にお
いては、オフフラグがセットされているのであるから、
次に7リツプ70ツブ(2)がリセット状態とされる。
即ち、インターフェース(18)を通じて7リツプフロ
ツプ(24)にリセット信号sREが供給され、このフ
リップフロップU4)はリセット状態とされる。このフ
リップ70ツブ(2旬がリセット状態とされるので、こ
の時点から映像信号にかけられていたブランキングが解
除される。
フリップフロップ(24)がリセット状態とされた後に
は割込みが禁止され、第3図に示すメインルーチンに戻
る。
次に、割込み済みであるならば、動作を終了する。
このように本例によれば、垂直同期信号V 5yncに
基づいて割込みがなされ、これによってブランキング信
号・SQを発生するフリップ70ツブ(24)の状)、
fflが制御されるものである。即ち、垂直同期信号V
 5yncに基づいてブランキングが開始されると共に
解除されるものである。従って、本例によればブランキ
ングの開始時あるいは解除時には、画面0(Xlは第1
図A−+Cあるいは同図C−,Aに示すように変化し、
I!!11面(川の途中からブランキングが開始または
解除されることなく、これによる見苦しさが除去される
次に、第5図は本発明の他の実施例を示すものである。
この第5図において第2図と対応する部分には同一符号
を付し、その詳細説明は省略する。
この第5図例は割込みを使用しない例である。
この第5図例においては、端子(27)に垂直同期信号
Vsyncが供給され、これがインターフェースC2印
を通じてcpu Hに供給される。
その他は、第2図例と同様に構成される。
この第5図例はcpu (12)の制御により第6図に
示す7四−チャードに沿って選局動作が行なわれる。
まず、使用者の操作により選局部(2功よりcpu 0
2)にチャンネルデータSCHが供給されることで動作
が開始される。そして、このチャンネルデータSCHは
例えばRAM0II)に書き込まれる。
次に垂直同期信号Vsyncが供給されたか否かが判断
される。供給されていない場合には供給されるまでこの
判断を続ける。供給された場合には、次に7リツプフロ
ツプ(24)がセット状態とされる。
即ち、インターフェース08)を通じてフリップ70ツ
ブI24)にセット信号SSKが供給され、この7リツ
プフロツプ(24)はセット状態とされる。このフリッ
プフロップC4)がセット状態とされるのでこの時点か
ら映像信号にブランキングがかけられる。
次に選局動作が行なわれる。即ち、チャンネルデータS
CHに基づいた選局データS DATAが例えばROM
Q3)より読み出され、これがインターフェース00を
通じて分周器(8)に供給され、局部発振周波数fLが
変えられて選局が行なわれる。選局がされると、検出回
路(23)から局検出信号Sdがインターフェース(2
))を通じてcpu Q2)に供給される。
次に、選局が完了したか否かが判断される。選局が完了
していないならば選局動作が続けられる。
選局が完了したならば、次に垂直同期信号Vsyncが
供給されたか否かが判断される。供給されていない場合
には供給されるまでこの判断を続ける。
供給された場合には、次に7リツプフロツプ(24)が
リセット状態とされる。即ち、インターフェース(1樟
を通じてフリップフロップ(24)にリセット信号SR
Eが供給され、このフリップフロップ(24)はリセッ
ト状態とされる。このフリップフロップQ・υがリセッ
ト状態とされるので、この時点から映像信号にかけられ
ていたブランキングが解除される。
フリップフロップ(2→がリセット状態とされた後に動
作を終了する。
この第5図例によれは、垂直同期信号Vsyncに基づ
いてブランキング信号SQを発生する7リツブフロツブ
04)の状態が制御されるものである。即ち、第2図例
と同様に垂直同期信号Vsyncに基づいてブランキン
グが開始されると共に解除されるものである。従って、
この第5図例においても第2図例と同様の作用効果を得
ることができる。
尚、上述実施例においては、垂直同期信号Vsyncを
利用したものであるが、これに限らず、これに関連した
信号を用いることができる。
発明の効果 以上述べた本発明によれば、垂直同期信号に基づいてブ
ランキング信号の発生及び停止のタイミングが制御され
るので、ブランキングが画面の途中から開始または解除
されることなく、視覚的見苦しさを生じない。
【図面の簡単な説明】
第1図は画面状態の説明に供する線図、第2図は本発明
の一実施例を示す構成図、第3図及び第4図は夫々第2
図例の説明に供する線図、第5図は本発明の他の実施例
を示す構成図、第6図は第5図例の説明に供する線図で
ある。 (2)はチューナ、(3)は中間周波増幅器、(4)は
映像検波回路、(5)は映像増幅回路、(8)はプログ
ラマブル分周器、(9)は位相比較器、02)は中央処
理装置、(22)は選局部、c!3)は信号検出回路、
(財)はフリップフロップである。 第3図    第4図 第6図

Claims (1)

    【特許請求の範囲】
  1. 選局時映像信号にブランキングをかけるものにおいて、
    重置同期信号を検出し、この検出信号に基づいてブラン
    キング信号を発生させると共に、選局終了後垂直同期信
    号を検出し、この検出信号に基づいて上記ブランキング
    信号の発生を停止させるようにしたことを特徴とする選
    局回路。
JP2734683A 1983-02-21 1983-02-21 選局回路 Pending JPS59153387A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2734683A JPS59153387A (ja) 1983-02-21 1983-02-21 選局回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2734683A JPS59153387A (ja) 1983-02-21 1983-02-21 選局回路

Publications (1)

Publication Number Publication Date
JPS59153387A true JPS59153387A (ja) 1984-09-01

Family

ID=12218480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2734683A Pending JPS59153387A (ja) 1983-02-21 1983-02-21 選局回路

Country Status (1)

Country Link
JP (1) JPS59153387A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61111075A (ja) * 1984-11-05 1986-05-29 Alps Electric Co Ltd 複合映像信号判定処理方式
JPS6472671A (en) * 1987-09-04 1989-03-17 Thomson Brandt Gmbh Television receiver circuit device for changing television channel without trouble
JPH04176277A (ja) * 1990-11-09 1992-06-23 Matsushita Electric Ind Co Ltd 映像ミュート回路
JPH04183184A (ja) * 1990-11-19 1992-06-30 Sanyo Electric Co Ltd 画像表示制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535508A (en) * 1978-09-05 1980-03-12 Hitachi Ltd Bright line erasing signal generating circuit at channel switch-over time

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5535508A (en) * 1978-09-05 1980-03-12 Hitachi Ltd Bright line erasing signal generating circuit at channel switch-over time

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61111075A (ja) * 1984-11-05 1986-05-29 Alps Electric Co Ltd 複合映像信号判定処理方式
JPS6472671A (en) * 1987-09-04 1989-03-17 Thomson Brandt Gmbh Television receiver circuit device for changing television channel without trouble
JPH04176277A (ja) * 1990-11-09 1992-06-23 Matsushita Electric Ind Co Ltd 映像ミュート回路
JPH04183184A (ja) * 1990-11-19 1992-06-30 Sanyo Electric Co Ltd 画像表示制御装置

Similar Documents

Publication Publication Date Title
JPH07184137A (ja) テレビジョン受像装置
JPS6086660A (ja) スタンドアロン機能装置
JPS59153387A (ja) 選局回路
US6674482B1 (en) Apparatus for generating sync of digital television
JPH01218274A (ja) テレビジョン受像機
JPH05227453A (ja) 周波数自動調整装置
KR200155134Y1 (ko) 와이드 스크린 신호를 이용한 화면 자동 조정 장치
KR100745299B1 (ko) 디지털티브이의화면동기장치및방법
GB2316594A (en) Automatic wide screen display method for a TV set
JP2953170B2 (ja) 映像表示装置
JP2604265B2 (ja) テレビジョン受像機
JPS63163191A (ja) 受信装置
JPH0412069B2 (ja)
KR0123724B1 (ko) 동기신호 발생장치 및 이를 이용한 영상신호 처리장치
JP2002359753A (ja) 映像表示装置および映像安定化方法
JPS5921182A (ja) 画像表示用クロツク発生装置
JP2667852B2 (ja) 車載用テレビジョン受信機
JPS613576A (ja) テレビジヨン受像機
KR200274172Y1 (ko) 디지털 그래픽 기능을 이용한 온스크린 디스플레이출력장치
JPH0856294A (ja) 暗部検出装置
KR970000833B1 (ko) Av 기기 내장용 위성방송 수신기
KR100216945B1 (ko) 피아이피 화면의 동기 안정회로
JPH06245094A (ja) 水平位置調整装置
JPH06292151A (ja) ハイビジョン信号変換装置
JPS59226572A (ja) テレビジヨン信号のプリンタ装置