JPS59153219A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPS59153219A JPS59153219A JP58027206A JP2720683A JPS59153219A JP S59153219 A JPS59153219 A JP S59153219A JP 58027206 A JP58027206 A JP 58027206A JP 2720683 A JP2720683 A JP 2720683A JP S59153219 A JPS59153219 A JP S59153219A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- output
- voltage
- supply section
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は複数系統の電源出力を所定のタイミングで発生
することのできる電源装置に関する。
することのできる電源装置に関する。
電圧の異なる複数の電源出力を受けて作動する負荷回路
用の電源装置は、一般に上記各電源出力をそれぞれ得る
複数の電源部を用いて構成される。例えば第１図に示す
ように負荷回路人が電源電圧Ｖ１ 、Ｖ、の供給を受け
て作動する場合、上記電圧Ｖ１の電源出力を得る主電源
部Ｂと電圧■、の電源出力を得る補助電源部Ｃとを入力
電源に対して並列的に設け、その電源出力の基準電位、
例えば接地端子を共通化する等して電源装置が構成され
る。尚、補助電源部Ｃを、前記主電源部Ｂの電源出力Ｖ
１を受けて電圧■、なる電源出力を得るように構成する
こともある。
用の電源装置は、一般に上記各電源出力をそれぞれ得る
複数の電源部を用いて構成される。例えば第１図に示す
ように負荷回路人が電源電圧Ｖ１ 、Ｖ、の供給を受け
て作動する場合、上記電圧Ｖ１の電源出力を得る主電源
部Ｂと電圧■、の電源出力を得る補助電源部Ｃとを入力
電源に対して並列的に設け、その電源出力の基準電位、
例えば接地端子を共通化する等して電源装置が構成され
る。尚、補助電源部Ｃを、前記主電源部Ｂの電源出力Ｖ
１を受けて電圧■、なる電源出力を得るように構成する
こともある。
具体的には第２図にその構成例を示すように、トランジ
スタＱｔ’＆電圧制御累子とし、ツェナーダイオ−上９
回路ＺＤ１によって生成される基準電圧と上記トランジ
スタＱ１により電圧制御された出力電圧″ＶＤとを誤差
増幅器ＩＣ１により比較して前記トランジスタＱ１の動
作を制御するようにして主電源部Ｂが構成される。また
補助電源部Ｃは前記主電源部Ｂの出力電圧とツエナーダ
イオード回路ＺＤ、によって生成される基準電圧とを比
較器ＩＣ２を以って比較し、この比較器■Ｃ２の出力を
ツェナーダイオードＺＤ、にて規定電圧に整形してＤＣ
／ＤＣコンバータＩＣ，に供給して負荷圧Ｖ４ヲ得るよ
うに構成されている。従って、このように構成された電
源装置によれば、電源出力ＶＤを得る条件でのみ、電源
出力■６ヲ得ることができると云える。
スタＱｔ’＆電圧制御累子とし、ツェナーダイオ−上９
回路ＺＤ１によって生成される基準電圧と上記トランジ
スタＱ１により電圧制御された出力電圧″ＶＤとを誤差
増幅器ＩＣ１により比較して前記トランジスタＱ１の動
作を制御するようにして主電源部Ｂが構成される。また
補助電源部Ｃは前記主電源部Ｂの出力電圧とツエナーダ
イオード回路ＺＤ、によって生成される基準電圧とを比
較器ＩＣ２を以って比較し、この比較器■Ｃ２の出力を
ツェナーダイオードＺＤ、にて規定電圧に整形してＤＣ
／ＤＣコンバータＩＣ，に供給して負荷圧Ｖ４ヲ得るよ
うに構成されている。従って、このように構成された電
源装置によれば、電源出力ＶＤを得る条件でのみ、電源
出力■６ヲ得ることができると云える。
ところが、負荷回路入側から電源装置を見た場合、補助
電源部Ｃは電源出力■ゎが供給されているときにしか作
動しないものの、補助電源部Ｃが電源出力Ｖｔ、 ｋ出
力するか否かは上記電源出力ＶＤの存在とは全く独立し
九ものとなっている。即ち、例えばＤＣ／ＤＣコンノく
一タＩＣ，が故障している場合には電源出力■。しか得
られないことになる。
電源部Ｃは電源出力■ゎが供給されているときにしか作
動しないものの、補助電源部Ｃが電源出力Ｖｔ、 ｋ出
力するか否かは上記電源出力ＶＤの存在とは全く独立し
九ものとなっている。即ち、例えばＤＣ／ＤＣコンノく
一タＩＣ，が故障している場合には電源出力■。しか得
られないことになる。
このような現象が生じた場合、特に負荷回路Ａが第２図
に例示するように８ＨＦ用ＧａＡ、型ＦＢＴＹ負電圧に
バイアスして用いる増幅器を構成していると、これによ
ってＦＥＴが素子破壊されると云うような不具合を招く
。つま蚤）、このようなＦ’ＥＴ回路を駆動する場合、
電源出力■ゎ、Ｖ、′１２ｒ：同時に供給するか、或Ｉ
／）は電源出力■。の供給前に電源出力■９ヲ供給して
ＰＥＴの破壊を防ぐことが必要となる。これにも拘らず
従来の電源装置では、′屯源出力■９の発生を電源出力
ＶＤに対して確実に関連性を１寺だせることができない
と云う問題があった。
に例示するように８ＨＦ用ＧａＡ、型ＦＢＴＹ負電圧に
バイアスして用いる増幅器を構成していると、これによ
ってＦＥＴが素子破壊されると云うような不具合を招く
。つま蚤）、このようなＦ’ＥＴ回路を駆動する場合、
電源出力■ゎ、Ｖ、′１２ｒ：同時に供給するか、或Ｉ
／）は電源出力■。の供給前に電源出力■９ヲ供給して
ＰＥＴの破壊を防ぐことが必要となる。これにも拘らず
従来の電源装置では、′屯源出力■９の発生を電源出力
ＶＤに対して確実に関連性を１寺だせることができない
と云う問題があった。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、複数系統の電源出力を相互に関
連性を持たせて確実に出力制御することのできる簡易で
実用性の高し）電源装置を提供することにある。
の目的とするところは、複数系統の電源出力を相互に関
連性を持たせて確実に出力制御することのできる簡易で
実用性の高し）電源装置を提供することにある。
本発明は独立に動作する第１および第２の電源部のうち
、上記第１の電源部の出力端にその電源出力をオン・オ
フするスイッチ素子を設（す、前記第２の電源部の電源
出力からその出力電圧を検出し、この出力電圧が前記第
１の電源部の出力電圧に対して所定の電圧関係にあると
きにのみ前記スイッチ素子をオンさせるスイッチ制御部
を設けたものである。
、上記第１の電源部の出力端にその電源出力をオン・オ
フするスイッチ素子を設（す、前記第２の電源部の電源
出力からその出力電圧を検出し、この出力電圧が前記第
１の電源部の出力電圧に対して所定の電圧関係にあると
きにのみ前記スイッチ素子をオンさせるスイッチ制御部
を設けたものである。
かくして本発明によれば、スイッチ素子とそのスイッチ
制御部の働きによって第１の電源部が所定の電源出力を
得、且つ第２の電源部が所定の電源出力を得たときに該
第２の電源部の電源出力と共に第１の電源部の電源出力
が負荷回路に供給されるととになる。換言すれば第２の
電源部が所定の電源出力を得ないときには、第１の電源
部からの電源出力の負荷回路への供給が阻止されること
になる。従って、負荷回路が例えばＳＨＦ用ＧａＡｓ型
ＦＥＴで構成されるような場合であっても不本意な電源
供給が行われることがなく、負荷回路に事故を招来する
虞れがない。しか′も、第１および第２の電源部に加え
てスイッチ素子と、そのスイッチ制御部を設けるだけと
云う簡易な構成として、負荷回路に対する保護作用を十
分果し得、その実用的利点は絶大である。
制御部の働きによって第１の電源部が所定の電源出力を
得、且つ第２の電源部が所定の電源出力を得たときに該
第２の電源部の電源出力と共に第１の電源部の電源出力
が負荷回路に供給されるととになる。換言すれば第２の
電源部が所定の電源出力を得ないときには、第１の電源
部からの電源出力の負荷回路への供給が阻止されること
になる。従って、負荷回路が例えばＳＨＦ用ＧａＡｓ型
ＦＥＴで構成されるような場合であっても不本意な電源
供給が行われることがなく、負荷回路に事故を招来する
虞れがない。しか′も、第１および第２の電源部に加え
てスイッチ素子と、そのスイッチ制御部を設けるだけと
云う簡易な構成として、負荷回路に対する保護作用を十
分果し得、その実用的利点は絶大である。
以下、図面を参照して本発明の実施例につき説明する。
第３図はＳＨＦ用ＧａＡｓ型Ｆ Ｅ Ｔ Ｙ用いた増幅
器を負荷回路とする電源装置の実施例を示すものである
。この負荷回路については、ＦＥＴの駆動電圧■。に対
して、そのダートを負電位にバイアスするバイアス電圧
■９ヲ同時または予め先に供給することが、該ＦＥＴの
素子破壊を防止する上で重要である。しかしてこの実施
例では、入力電源■ｉｎを受けて前記駆動電圧ＶＤＹ発
生する第１の電源部としての電源回路１の電源出力端に
Ｊｐｎｐ’ 型のトランジスタ２からなるスイッチ素
子を設け、上記電源回路１の電源出力をオン・オフする
ように構成されている。尚、図中３は入力電圧平滑用・
コンデンサであり、４は電源回路１の出力電圧平滑用コ
ンデンサである。一方、前記入力電源ｖｉｎは帰還抵抗
やコンデンサを備えた増幅器５によって構成される方形
波発振器に与えられている。この方形波発振器は、増幅
器５の帰還抵抗によって呈せられる正帰還作用を受けて
発振動作するもので、その発振周波数は抵抗Ｒとコンデ
ンサＣとによって定まる時定数により設定されている。
器を負荷回路とする電源装置の実施例を示すものである
。この負荷回路については、ＦＥＴの駆動電圧■。に対
して、そのダートを負電位にバイアスするバイアス電圧
■９ヲ同時または予め先に供給することが、該ＦＥＴの
素子破壊を防止する上で重要である。しかしてこの実施
例では、入力電源■ｉｎを受けて前記駆動電圧ＶＤＹ発
生する第１の電源部としての電源回路１の電源出力端に
Ｊｐｎｐ’ 型のトランジスタ２からなるスイッチ素
子を設け、上記電源回路１の電源出力をオン・オフする
ように構成されている。尚、図中３は入力電圧平滑用・
コンデンサであり、４は電源回路１の出力電圧平滑用コ
ンデンサである。一方、前記入力電源ｖｉｎは帰還抵抗
やコンデンサを備えた増幅器５によって構成される方形
波発振器に与えられている。この方形波発振器は、増幅
器５の帰還抵抗によって呈せられる正帰還作用を受けて
発振動作するもので、その発振周波数は抵抗Ｒとコンデ
ンサＣとによって定まる時定数により設定されている。
そして、この発振器の出力は、コンデンサ６を介してダ
イオード７．８に加えられ、負電圧に整流されて取出さ
れる。これらの発振器およびダイオード回路によって、
前記バイアス電圧Ｖ ｖ ｆ発生する第２の電源部が構
成されている。
イオード７．８に加えられ、負電圧に整流されて取出さ
れる。これらの発振器およびダイオード回路によって、
前記バイアス電圧Ｖ ｖ ｆ発生する第２の電源部が構
成されている。
尚、図中９は第２の電源部に対する出力電圧平滑用コン
デンサである。
デンサである。
以上の構成から明らかなように、第１および第２の電源
部は、入力電圧ｖ、ｎを受けて互いに独立に動作し、駆
動電圧■。およびバイアス電圧■４ヲそれぞれ発生する
ものとなっている。
部は、入力電圧ｖ、ｎを受けて互いに独立に動作し、駆
動電圧■。およびバイアス電圧■４ヲそれぞれ発生する
ものとなっている。
しかして装置では、前記スイッチ素子であるトランジス
タ２のベースにエミッタを接続・してなるｐｎｌ））ラ
ンジメタ１ノが設けられている。このトランジスタ１１
は、そのコレクタを抵抗１２を介して接地電位（端子）
に接続すると共に、ペースをツェナーダイオード１３お
よび抵抗１４を介して前記第２の電源部の電圧出力端に
接続している。これらのトランジスタ１１等によって構
成される回路は、前記スイッチ素子のオン・オフを制御
するスイッチ制御回路として機能するものである。そし
て以下に説明するように、第２の電源部の出力電圧が前
記第１の電源部の出力′磁圧に対して所定の関係になっ
たときにのみ、前記トランジスタ２をオンさせて第１の
電源部からの電源出力を負荷に供給するものとなってい
る。
タ２のベースにエミッタを接続・してなるｐｎｌ））ラ
ンジメタ１ノが設けられている。このトランジスタ１１
は、そのコレクタを抵抗１２を介して接地電位（端子）
に接続すると共に、ペースをツェナーダイオード１３お
よび抵抗１４を介して前記第２の電源部の電圧出力端に
接続している。これらのトランジスタ１１等によって構
成される回路は、前記スイッチ素子のオン・オフを制御
するスイッチ制御回路として機能するものである。そし
て以下に説明するように、第２の電源部の出力電圧が前
記第１の電源部の出力′磁圧に対して所定の関係になっ
たときにのみ、前記トランジスタ２をオンさせて第１の
電源部からの電源出力を負荷に供給するものとなってい
る。
かくしてこのように構成された本装置によれば、トラン
ジスタ２のオン動作条件はトランジスタ１１がオンする
条件によって定まる。
ジスタ２のオン動作条件はトランジスタ１１がオンする
条件によって定まる。
つまり、トランジスタ１１のペース電流（ツェナーダイ
オード１３に流れる電流）？ｃ’Ｉ、Ｄとし、ツェナー
ダイオード１３のツェナー電圧を■ＺＤ ’抵抗１３の
値ＲＩＭ、そしてトランジスタ２，１１の各ベース・エ
ミッタ間電圧な■あ２ ｐ ７１３ｇ１１ としたとき
、次のような条件でトランジスタ２，１ノがオンする。
オード１３に流れる電流）？ｃ’Ｉ、Ｄとし、ツェナー
ダイオード１３のツェナー電圧を■ＺＤ ’抵抗１３の
値ＲＩＭ、そしてトランジスタ２，１１の各ベース・エ
ミッタ間電圧な■あ２ ｐ ７１３ｇ１１ としたとき
、次のような条件でトランジスタ２，１ノがオンする。
ＶＢＦ、２＋Ｖｌ１１ ＜ＶＤ ” ＺＤ ”ＺＤ”
”Ｑこの式は、トランジスタ２．１１のエミッタ・ペー
ス間に加わる電圧が、そのオン動作点を規定するベース
・エミッタ間順方向電圧を越えることを意味する。そし
て、この式は ■Ｂａ＋■ｍ＋＋ ＋■ＺＤ ＋ 工ＺＤ ’ Ｒ＜
ｖｖ Ｌｖと併収めることができる。ここでバイアス
電圧ｖ９ は負の値を持つものであるから、上記式で
示されるように、第１の電源部の出力が所定の電圧値■
っとして得られ、且つ第２の電源部より所定の電圧値Ｖ
Ｄが得られたときにのみ、前記スイッチ素子がオンする
ことが判る。従って、このように構成された本装置によ
れば、第２の電源部が所定のバイアス電圧Ｖ、を発生し
ない限りスイッチ素子がオンしないので、第１の電源部
からの出力電圧ＶＤはバイアス電圧Ｖ、が得られたとき
に始めて出力されることになる。
”Ｑこの式は、トランジスタ２．１１のエミッタ・ペー
ス間に加わる電圧が、そのオン動作点を規定するベース
・エミッタ間順方向電圧を越えることを意味する。そし
て、この式は ■Ｂａ＋■ｍ＋＋ ＋■ＺＤ ＋ 工ＺＤ ’ Ｒ＜
ｖｖ Ｌｖと併収めることができる。ここでバイアス
電圧ｖ９ は負の値を持つものであるから、上記式で
示されるように、第１の電源部の出力が所定の電圧値■
っとして得られ、且つ第２の電源部より所定の電圧値Ｖ
Ｄが得られたときにのみ、前記スイッチ素子がオンする
ことが判る。従って、このように構成された本装置によ
れば、第２の電源部が所定のバイアス電圧Ｖ、を発生し
ない限りスイッチ素子がオンしないので、第１の電源部
からの出力電圧ＶＤはバイアス電圧Ｖ、が得られたとき
に始めて出力されることになる。
そして、駆動電圧Ｖつのみが単独で出力されることはな
くなる。これ故、負荷回路のＦＢＴが素子破壊される虞
れが解消される。
くなる。これ故、負荷回路のＦＢＴが素子破壊される虞
れが解消される。
尚、バイアス電圧Ｖ、を得るときに、必ず駆動電圧ＶＤ
を得るようにするには、方形波発振器を第１の電源部の
電源出力を以って駆動するようにすればよい。またスイ
ッチ素子としてのトランジスタ２のオン動作時には、同
トランジスタが完全に飽和するように回路条件を定めて
おけば、スイッチ素子を介した第１の電源部の出力電圧
の低下を殆んど無視することが可能となる。
を得るようにするには、方形波発振器を第１の電源部の
電源出力を以って駆動するようにすればよい。またスイ
ッチ素子としてのトランジスタ２のオン動作時には、同
トランジスタが完全に飽和するように回路条件を定めて
おけば、スイッチ素子を介した第１の電源部の出力電圧
の低下を殆んど無視することが可能となる。
以上説明したように本装置によれば、独立に動作する第
１および第２の電源部の電源出力を相互に関連を持たせ
た上で負荷６路に供給することができるので、負荷回路
の不本意な事故を未然に防ぐことができる等の実用上絶
大なる効果が奏せられる。
１および第２の電源部の電源出力を相互に関連を持たせ
た上で負荷６路に供給することができるので、負荷回路
の不本意な事故を未然に防ぐことができる等の実用上絶
大なる効果が奏せられる。
ところで発明−明は次のように実施することもできる。
第４図はその例を示すもので、負荷回路として多段（２
段）の増幅器からなるものを想定している。このような
負荷回路の場合、前段の増幅器２１に比して、後段の増
幅器２２の電源をあとで供給するようにすれば、前段増
幅器２ノの電源供給時に発生するノイズを後段増幅器２
２において、その伝達を阻止することが可能となる。従
って、プリアンプとメインアンプとによって構成される
増幅装置等への有効な適用が可能となる。
段）の増幅器からなるものを想定している。このような
負荷回路の場合、前段の増幅器２１に比して、後段の増
幅器２２の電源をあとで供給するようにすれば、前段増
幅器２ノの電源供給時に発生するノイズを後段増幅器２
２において、その伝達を阻止することが可能となる。従
って、プリアンプとメインアンプとによって構成される
増幅装置等への有効な適用が可能となる。
しかしてこの場合、第１の電源部２３と、この第１の電
源部の電源出力を受けて動作する第２の電源部２４とを
設ける。そして、前記第１の電源部２３の出力ｋ、ｐｎ
ｐ）ランジスタ２５からなるスイッチ素子を介して後段
増幅器２２に供給するようにし、また第２の電源部２４
の出力を前段増幅器２１に供給する如く電源装置の主要
部が構成される。またスイッチ素子をオン・オフ制御す
るスイッチ制御部は、トランジスタ２５０ベースにコレ
クタを接続し、且つそのエミッタなツェナーダイオード
２６を介して接地したｎｐｎ形のトランジスタ２７を設
け、′このトランジスタ２７のベースにダイオード２８
を介して前記第２の、電源部の出力端な接続する。
源部の電源出力を受けて動作する第２の電源部２４とを
設ける。そして、前記第１の電源部２３の出力ｋ、ｐｎ
ｐ）ランジスタ２５からなるスイッチ素子を介して後段
増幅器２２に供給するようにし、また第２の電源部２４
の出力を前段増幅器２１に供給する如く電源装置の主要
部が構成される。またスイッチ素子をオン・オフ制御す
るスイッチ制御部は、トランジスタ２５０ベースにコレ
クタを接続し、且つそのエミッタなツェナーダイオード
２６を介して接地したｎｐｎ形のトランジスタ２７を設
け、′このトランジスタ２７のベースにダイオード２８
を介して前記第２の、電源部の出力端な接続する。
また上記ベースに抵抗２９を介して前記第１の電源部の
出力端を接続する。
出力端を接続する。
かくしてこのように構成された装置によれば、トランジ
スタ２７は、第１の電源部２３が所定の電圧ｖＩを出力
している状態で、且つ第２の電源部２４が所定の電圧Ｖ
２を出力したとき、次の条件で導通する。
スタ２７は、第１の電源部２３が所定の電圧ｖＩを出力
している状態で、且つ第２の電源部２４が所定の電圧Ｖ
２を出力したとき、次の条件で導通する。
■、−ｖＤ＞ｖＢｇ２６＋ｖ、Ｄ
但し、上式中ＶＤはダイオード２８の順方向降下電圧、
■、Ｄはツェナーダイオード２６のツェナー電圧、そし
て■ＢＨｘｏはトランジスタ２６のベース・エミッタ間
電圧である。従って、ツェナー電圧ｖ、Ｄを成る闇値に
定めておけば、概略的には第２の電源部２４の出力電圧
■２が上記閾値を上廻った時点でトランジスタ２７が導
通し、これによってトランジスタ２５が導通することに
なる。従って、第２・の電源部２４が所定の電源出力を
発生したときにのみ、第１の電源部２３か゛らの電源出
力がトランジスタ２５を介して負荷回路に供給されるこ
とになる。かくしてここに前述した負荷回路に対する要
求を十分に達成することのできる電源回路とすることが
できる。
■、Ｄはツェナーダイオード２６のツェナー電圧、そし
て■ＢＨｘｏはトランジスタ２６のベース・エミッタ間
電圧である。従って、ツェナー電圧ｖ、Ｄを成る闇値に
定めておけば、概略的には第２の電源部２４の出力電圧
■２が上記閾値を上廻った時点でトランジスタ２７が導
通し、これによってトランジスタ２５が導通することに
なる。従って、第２・の電源部２４が所定の電源出力を
発生したときにのみ、第１の電源部２３か゛らの電源出
力がトランジスタ２５を介して負荷回路に供給されるこ
とになる。かくしてここに前述した負荷回路に対する要
求を十分に達成することのできる電源回路とすることが
できる。
このように本発明に係る電源装置では、第２の電源部の
電源出力が過渡的に緩やかに得られる場合であっても、
この電源出力が所定電圧に達しない限り第１の電源部か
らの電源出力が負荷回路に供給されないので、実用上、
絶大なる効果が期待できる。また装置構成も簡単なので
、その実用化も宕易である。
電源出力が過渡的に緩やかに得られる場合であっても、
この電源出力が所定電圧に達しない限り第１の電源部か
らの電源出力が負荷回路に供給されないので、実用上、
絶大なる効果が期待できる。また装置構成も簡単なので
、その実用化も宕易である。
尚、本発明は上記実施例に限定されるものではない。例
えばスイッチ素子やスイッチ制御部の構成を種々変形す
ることができ、要するにその要旨を逸脱しない範囲セ実
施することができる。
えばスイッチ素子やスイッチ制御部の構成を種々変形す
ることができ、要するにその要旨を逸脱しない範囲セ実
施することができる。
第１図は複数系統の電源出力を持つ電源装置の概略構成
図、第２図は従来装置の一例を示す構成図、第３図およ
び第４図はそれぞれ本発明の実施例を示す装置構成図で
ある。 １・・・電源回路、２・・・トランジスタ（スイッチ素
子）、５・・・増幅器、７，８・・・ダイオード、１ノ
・・・トランジスタ、１２．１４・・・抵抗、１３・・
・ツェナーダイオード、２３・・・第１の電源部、２４
・・・第２の電源部、２５・・・トランジスタ（スイッ
チ素子）２６・・・ツェナーダイオード、２７・・・ト
ランジスタ、２８・・・ダイオード、２９・・・抵抗。
図、第２図は従来装置の一例を示す構成図、第３図およ
び第４図はそれぞれ本発明の実施例を示す装置構成図で
ある。 １・・・電源回路、２・・・トランジスタ（スイッチ素
子）、５・・・増幅器、７，８・・・ダイオード、１ノ
・・・トランジスタ、１２．１４・・・抵抗、１３・・
・ツェナーダイオード、２３・・・第１の電源部、２４
・・・第２の電源部、２５・・・トランジスタ（スイッ
チ素子）２６・・・ツェナーダイオード、２７・・・ト
ランジスタ、２８・・・ダイオード、２９・・・抵抗。
Claims (1)
- 独立に動作する第１および第２の電源部と、上記第１の
電源部の出力端に設けられて前記第１の電源部の電源出
力をオン・オフするスイッチ素子と、前記第２の電源部
の出力電圧を検出し、この出力電圧が前記第１の電源部
の出力電圧に対する所定の電圧関係に達したときに前記
スイッチ素子をオンさせると共に上記所定の電圧関係に
満たないときには前記スイッチ素子な′オフさせるスイ
ッチ制御部とを具備したことを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58027206A JPS59153219A (ja) | 1983-02-21 | 1983-02-21 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58027206A JPS59153219A (ja) | 1983-02-21 | 1983-02-21 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59153219A true JPS59153219A (ja) | 1984-09-01 |
Family
ID=12214621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58027206A Pending JPS59153219A (ja) | 1983-02-21 | 1983-02-21 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59153219A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178311U (ja) * | 1984-10-24 | 1986-05-26 | ||
| JPH07175535A (ja) * | 1993-12-16 | 1995-07-14 | Nec Corp | Ｆｅｔ増幅器用電源回路 |
-
1983
- 1983-02-21 JP JP58027206A patent/JPS59153219A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6178311U (ja) * | 1984-10-24 | 1986-05-26 | ||
| JPH07175535A (ja) * | 1993-12-16 | 1995-07-14 | Nec Corp | Ｆｅｔ増幅器用電源回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541540A (en) | MOS half-bridge drive circuit, particularly for power MOS half-bridges | |
| US6515462B2 (en) | Power supply device | |
| JPS59153219A (ja) | 電源装置 | |
| US3424993A (en) | Transistor protection circuit | |
| US4987384A (en) | High frequency amplifier | |
| US6014060A (en) | Voltage supply circuit for amplifier | |
| US6150854A (en) | Circuit arrangement for switching an inductive load | |
| JP3469455B2 (ja) | スイッチング電源装置 | |
| US6369641B1 (en) | Biasing circuits | |
| JPS60108919A (ja) | 電源装置 | |
| JP3229549B2 (ja) | 自励式スイッチング電源装置 | |
| US4605866A (en) | D.C. biassing of MESFETs to prevent oscillation during power supply switching | |
| JPH0544843B2 (ja) | ||
| JPH041586B2 (ja) | ||
| KR940006978Y1 (ko) | 펄스폭 제어 스위칭 모드 전원장치의 과전류 보호회로 | |
| JP2824469B2 (ja) | 半導体集積回路装置 | |
| JPH0246092Y2 (ja) | ||
| JPS602691Y2 (ja) | 電子機器の電源回路 | |
| SU896610A1 (ru) | Стабилизатор-преобразователь посто нного напр жени | |
| JPS6030132B2 (ja) | パルス幅制御回路 | |
| KR900001888Y1 (ko) | 주스위칭 트랜지스터의 베이스 드라이버회로 | |
| JP3092126B2 (ja) | 電源切換回路 | |
| JPH0317480Y2 (ja) | ||
| JP2993142B2 (ja) | ＧａＡＳダイナミック型分周器回路 | |
| SU1127056A1 (ru) | Стабилизированный преобразователь напр жени |