JPS59144124A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、シリコンよりなる半導体基板上にオーミンク
な接点及びもしくはショットキ・バリヤ接点を設ける工
程を含む半導体装置の製造方法に係り、更に具体的には
、白金、パラジウム、ニッケル、ロジウム、ジルコニウ
ム、ハフニウムヨリなる群から選択した第１金属でもっ
てクリーニング済みの基板の部分を被覆し、次いでシン
タリングを行ない、これによって形成された金属珪化物
もしくは半導体基板の更に露出された部分を、アルミニ
ウム、タンタル、チタン、タングステン及びチタン−タ
ングステンよりなる群から選択した第２金属でもって被
覆することによって、上記接点を設ける工程を含む半導
体装置の製造方法に係るＯ 〔従来技術〕 電気的及び化学的な観点からして、半導体装置にオーミ
ック接点及びショットキ・バリヤ接点を形成するための
拐料もしくは材料の組合せに関する要件は極めて高度で
ある。半導体回路が設計される場合に知られる多数の金
属系がそのために提案され、用いられてきた。集積回路
（ＩＣ）のメタライゼーションに最もよく使われるのは
、アルミニウムもしくは少量の銅もしくはシリコンでド
ープしたアルミニウムである。アルミニウムを用いる事
によって、シリコン及びそれをとりまく絶縁層に於いて
高い品質のオーミックな機械的な接点を設ける事ができ
る。更に、アルミニウムは蒸着とかカソード・スパッタ
リングによって設けるのが容易であり、またエツチング
やこれと同等のプロセスでもって導電性パターンを形成
する事も容易である。シリコン半導体基板−アルミニウ
ム系の不利点は、特に高温プロセスを用いる場合、アル
ミニウムがシリコンと反応し、よってアルミニウム及び
半導体基板間に短絡が生じる点にある。

更に、アルミニウムーシリコン・バリヤｍ点の電気的特
性は不規則な合金の振舞いによって制御が困難である。

重畳させたメタライゼーションに関連してシリコン半導
体基板にオーミック接点及びショットキー・バリヤ接点
を設けるために、白金シリサイド（珪化物）、パラジウ
ム・シリサイド、ニッケル・シリサイド、ロジウム・シ
リサイド、ジルコニウム・シリサイド、ハフニウム−シ
リサイドなどの異ったシリサイドを用いる事が提案され
た。例えば、Ｉ　ＢＭ　　Ｔｅｃｈｎｉｃａｌ　　Ｄｉ
ｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ、Ｖｏｌ、１５、Ａ
ｕｇｕｓｔ　　１９７０ｓ　ＰＩＬ６４６−６４８を参
照されたい。

従来の諸文献をみるに、金属接点の１つないしはいくつ
かの機能を満足させる多数の金属系が開示されており、
オーミ・ツク接点をうるためのある特定の首尾よい系と
しては白金シリサイド／アルミニウム、ショットキ・バ
リヤ接点をうるための系としてはアルミニウム及びシリ
サイド層の間にクロム、チタン、タングステンもしくは
チタン−タングステン合金よりなるバリヤ層を用いる系
が開示されている。

通常これらの金属は、所望の接点開口を画成するマスク
層を用い、略６５０“Ｃより高温の高度の真空に於いて
、電子ビーム蒸着もしくはカソード・スパッタリングに
よって、細心にクリーニングしたシリコン半導体基板上
に付着される。高度の真空におけるこれらの付着技法は
これまで満足には解決し得なかったいくつかの問題を呈
する。例えば、およそ３５０°Ｃの温度の高真空雰囲気
での白金の蒸着、そしてそれに続くシンタリングによる
白金シリサイド半導体接点の形成に於いて、接点領域に
於ける白金シリサイドの形成が酸素に富む層によって阻
止されるという事実が観察された。

オージェ電子分光法によって検出できるこの層は電気的
な接点特性の劣化の原因となる。高い接触抵抗及び非線
型な特性上の振舞いが、この様に七て作ったショットキ
・バリヤ・ダイオードに於いて観察された。アルミニウ
ム・メタライゼーションの蒸着に先立つ接点のクリーニ
ングの際に酸素に富む層をアンダー・エツチングするこ
とによって、白金シリサイドが完全に除去される可能性
があった。半導体基板の接点形成のための他の金属の付
着に於いても同じ様な現象が見られた。

これまで、発見された酸素に富む層は、真空室内に残留
する酸素及び蒸気が露出したシリコン基板の接点領域に
存在することによって、およそ、５５０°Ｃのプロセス
温度で成長する薄い二酸化シリコンであると考えられた
。その結果、真空室内の酸素含有量を減らす事によって
接点の作用を改良する試みがなされた。これまでは次の
様な方法が適用されてきた。第１のプロセスでは、その
真空状態をマイスナー・トラップ及びクライオ・ポンプ
を用いて改善した。マイスナー・トラップの冷却及び加
熱によって、サイクル時間が長くなり、結果としてサン
プル・レートが減じた。

第２のプロセスでは、白金層の付着の間、基板温度を下
げた。この方法の不利点はシリコン半導体基板に対する
白金シリサイド・フィルムの付着性がよくない事、その
結果電気的接点特性が悪くなった点にある。第５のプロ
セスでは冷却したシリコン・ウェハ上に白金フィルムを
付着し、付着の間にウェハをおよそ３５０℃まで加熱し
た。しかしながらこの方法は制御が困難で、製造には適
していない。

金属フィルムの付着剤に真空室内でカンード・スパッタ
リングによって基板表面をクリーニングする事が公知で
ある。この方法では基板表面がクリーニングされるが、
クリーニング中の再スパツタリングによって、鉄、ニッ
ケル及び他の金属不純物がシリコン・ウェハの表面に達
し、その結果、接点に達する。酸素はこれらの不純物と
関係なく常に検出可能である。

〔発明の目的〕

本発明の目的は真空系に於ける酸素含有量が少なく、酸
化物の生じない金属シリサイドもしくは金属シリコン接
点を形成しうる、オーミック接点及びもしくはショット
キー・バリヤ接点を作る改良された方法を提供すること
である。

〔発明の概要〕

本発明の方法は酸化物の生じないオーミック接点並びに
酸化物の生じないショットキー・バリヤ接点を形成する
ために用いる事ができる。

上記の様に、およそ５５０　’Ｃよりも高い温度で高度
の真空において金属を蒸着もしくはスパッタリングする
事によって形成する、白金、パラジウム、ニッケル、ロ
ジウム、ジルコニウム、ハフニウム等を含む群から選択
した金属のシリサイド層を設げる際に、オージェ電子分
光法によって検出しうる酸素に富んだ層ができる。本発
明者は金属を付着する前の加熱プロセスに於いて、シリ
コン基板表面上には実際上酸化物の成長がない事を見出
した。薄い二酸化柳眉が形成される事によるシリコン基
板の酸化は、シリコン基板表面の第１の原子層の衝撃時
に於いてのみ生じる。それは多分上記の白金もしくは他
の金属の触媒効果によるものである５ｏ付着したフィル
１ムの効果は、３３゜゛Ｃ以上の相対的に低い温度に於
いて酸素に富んだ層が既にシリコン上に形成されている
点である。

上記白金其他の金属の融媒効果は公知であり、多くの方
法に用いられるが、その二酸化シリコンの形成に対する
効果はこれまで着目されていない。

本発明の方法は高度の真空系における酸素含有量を有効
に減じるために金属の蒸着の間のシリコ７・ン基板表面
の干渉酸化を利用し、酸化物の生じない金属シリサイド
接点を形成する方法に係る。

酸化物の生じない金属シリサイド接点を形成するために
、基板ホルダーを含む真空室を用いる。

基板ホルダーの一部分（セフタ−）ニクリーニングした
シリコン半導体基板を配置し、その残りのセクターに集
積回路を有するシリコン半導体基板を配置する。基板ホ
ルダーにおける全てのシリコン・ウェハを高度な真空に
於いておよそ３３０　’Ｃないし５５０°Ｃの所望の基
板温度まで加熱する。

次の蒸着もしくはスパッタリングにおいて、ＩＣを有す
るシリコン半導体基板を配置した基板ホルダーのセクタ
ーをシャッタを用いて所望の金属源からマスクする。よ
って金属はＩＣを有しない基板上のみに付着する。真空
室内の残留酸素は、真空が実際上酸素のない状態を呈す
るまでこれらのウェハによって化学的に吸着する。次に
、シャッタを開放し、ＩＣを有する基板に対しても蒸着
もしくはスパッタリングを続ける。テストによると、２
．５秒後に生産ラインのための通常の真空系に存する酸
素が完全に化学吸着される事が分った。

この様にして作った白金シリサイド接点に於いて行なっ
たオージェ分光法によるプロフィールは白金シリサイド
／シリコン境面に於いても、白金シリサイド・フィルム
内に於いても酸素を呈しない。

本発明の方法は低いバリヤ高さを呈するショットキ・バ
リヤ・ダイオードを作るために用いる事も可能である。

この方法に於いては、非常に低い圧力に於いて蒸発装置
内でシリコン接点開孔窓に付着する電極材としてクンタ
ルを用いる・シリコン接点上にタンタルのフィルムを付
着する前に、エツチングによってクリーニングしたシリ
コン半導体基板にタンクルを蒸着すると、極めて安定し
た電気的特性が得られる。同じ真空室において、シリコ
ン接点窓部の蒸着が行なわれる。

〔実施例〕

本発明の方法を用いて形成するオーミック接点及びショ
ットキ・バリヤ・ダイオードを含む半導体チップの部分
を第１図に示す。例えば、半導体ナツプ基板１は１ｏΩ
／　ｃ　ｍの抵抗率のＰ−型イリコンよりなる。この基
板１の上にＮ−エピタキシャル層６が設けられるが、こ
れはｌＸ１０１６ないし５ｘｉｏ１６原子／Ｃ−のもの
であるのが好ましい。基板１はその表面へのリーチ・ス
ルー領域５及び７を介して設けた２つの埋設領域４及び
６を有する。基板は更にＰ＋側分離（サブ・アイソレー
ション）領域２を含む。ひいては、これはＰ十分離領域
８と共にＮ十領域を相互に分離する。

領域２．４及び６は、基板１の表面をおおう層（図示せ
ず）に設けた窓部を介して所定の不純物を拡散する事に
よって形成する。基板をＮ十導電型にする不純物は砒素
もしくはリンであり、Ｐ−導電型にするのはホウ素であ
る。

次にエツチングによって基板１がらマスキング層を除去
し、層５をエピタキシャル成長させると共に領域２．４
及び６を層５内へ外方拡散させる。

例えば二酸化シリコン層９及び窒化シリコン層１０より
なる゛マスキング層を層５の表面に形成し、このマスキ
ング層に窓部を形成する。この窓部を通してＮ−１−、
Ｐ＋導電型を呈する不純物を拡散し、夫々領域５．７及
び分離領域８を形成する。

次に、窒化シリコン層１０の上及び窓部１１．１２、ｉ
ｓ、ｉ４の内部に白金層１５を全体に付着（ブランケッ
ト付着）する。この付着のために、フッ化水素酸水溶液
（Ｈ２Ｏ：ＨＦ＝１５：１　　ないし５：１）でクリー
ニングしたウェハを真空室９（第７図）内の基板ホルダ
５の上に配置する。セクター２として示す基板ホルダの
位置にＩＣを有するシリコン半導体基板を配置する。セ
クタ１には、ＩＣを含まないクリーニングした未処理の
シリコン半導体基板を配置する。基板ホルダーにおける
全てのシリコン半導体ウェハを１１ｉ５Ｘ１０’ミリバ
ール真空に於いて、所定の基板温度（例えば３５０　”
Ｃ）まで加熱素子８でもって加熱する。

次の白金の蒸着もしくはカソード・スパッタリングにお
いて、ＩＣを含む基板を有するセクタ２をシャッタ７で
白金源５かもマスクし、よって最初はＩＣを含まないセ
クタ１の基板上にのみ白金を付着する。真空室に残留す
る酸素は、半導体基板上において白金の第１原子層１の
衝撃の間に化−学吸着される。これによって実際上酸素
のない高度な真空が得られる。生産ラインに通常用いる
蒸着装置に於いて含まれる酸素は、２．５秒後には完全
に化学吸着される事が見出された。次℃・で、シャッタ
７を開く。およそ４０ナノメータの層ができるまで、セ
クター２のＩＣを有する基板上に白金を蒸着もしくはカ
ソード・スパッタリングする。

窓部１５（第１図）における二酸化シリコンの層９はこ
の窓部内の白金が基板６と接触するのを阻止する０ 第２図に於いて、窒素雰囲気において、５５０°Ｃで約
２０分間半導体チップをシンタリングする。

これによって白金はシリコンと反応し、窓部１１．１２
．１４内に白金シリサイド１５１が形成される。二酸化
シリコン層上の白金層を含む未反応の白金王水によるエ
ツチングで除去する。第３図に関連する次のプロセス・
ステップに於いて、窓部１３内の二酸化シリコン層９を
ウェット・エツチングもしくはドライ・エツチングで除
去し、低いバリヤ高さを有する。ショットキ・バリヤ・
ダイオードのアノードを構成する基板６の部分を露出さ
せる。

次に、窓部１１ないし１４に例えばタンタルのメタライ
ゼーション系を付着する。リフト・オフ技法を用いても
よい。この方法を第４図ないし第６図に示す０メタライ
ゼーシヨンを形成するための他の方法は、ウェット・エ
ツチングもしくは反応性イオン・エツチングないしプラ
ズマ・エツチング・プロセスである。しかしながら、リ
フト・オフ・プロセスは非常に改良されたメタライゼー
ションの画定を可能とし、よって配線に必要な面積を相
当域じることができる・ 第４図に於いて、ポリ二′−チル・スルホン２゜の薄い
層２０をブランケット付着する。層２ｏの土に、有機ポ
リマ（例えば、非感光性にすべく林のプロセスにおいて
２１０’Ｃないし２５０　’Ｃにベークする、ノボラッ
ク樹脂ベースのポジのフォトレジスト）の層２２を付着
する。フォトレジスト層２２の土に、メチルシロキサン
樹脂のバリヤ層２４を、次に放射感応樹脂の層２６を付
着する。

第３図の窓部１１．１２．１３及び１４に従うレリーフ
・パターンを形成するために７オトレジスト層２６を露
光し、現像する。第６図の窓部に対応する第５図の窓部
１１′、１２′、１５′及び１４′を露出させるべく、
下層２０１２２及び２４を選択的に除去するために７オ
トレジスト・マスク２６が用いられる〇 窓部な作ったのち、白金シリサイド層を含む露出した基
板をクリーニング（プレクリーニング）する。このクリ
ーニングは、厳格に制御された放射条件の下で５例えば
１５：１ないし５：１の水及びフッ化水素酸の混合液を
用いて行なうことができる０この方法を用いておよそ０
．５ｅＶの低いバリヤ高さを有するショットキ・バリヤ
・ダイオードを作ることができる・更に半導体の表面を
、スパッタリング室内においてそのままの状態でカソー
ド働スパッタリングによってクリーニングする事を試み
た。この方法によっておよそ０．５ｅ’Ｖのバリヤ高さ
を得たが、精確にはくりがえして再現し得なかろだ。

第５図に示す様に、基板及びリフト・オフ・マスク上に
メタライゼーション層２８をブランケット付着シた０こ
の実施例ではタンタルを用いた。

低いバリヤ高さを呈するショットキ・バリヤ接点をうる
ために、非常に細心にプロセスを実行する事によってタ
ンタル層を付着させねばならない。

電子ビーム蒸発源を用いて最も首尾よく達成された付着
プロセスは白金層１５を付着させた同じ室内で行なわれ
た。室内の初期圧力はおよそ１．只ｘ１０’ミ’）バー
ルであり、プロセス中の圧力はおよそ１．３３ｘ１０−
７　ミ’）バールである。基板の最高温度は２００″Ｃ
である。上記圧力は室内の水分、炭化水素及び他のガス
状の汚れの量に関して重要である。圧力が高ければ高い
程、水分の量及び汚染体の百分率が大となり、よってタ
ンタル層の酸化が容易に生じ、バリヤ高さが０．５ｅＶ
よりも高くなる。

真空について特別な要件があるが、ショットキ・バリヤ
・ダイオードの電気的特性の十分な安定性は保証されず
、偶発的な歩どまりの損失は避は得なかった。しかしな
がら電気的特性の再現性は、エツチングによってクリー
ニングしたＩＣ回路を有するシリコン半導体基板の実際
の蒸着の前に未処理のシリコン半導体基板をタンタルで
蒸着した場合に、相当改良することができる・そのため
、第７図の蒸発源５からきれいにエツチングしたシリコ
ン半導体基板１の上にタンタルが付着される・蒸着の間
、画定した開始点をシャッタ６でもって固定する。およ
そ３０秒後、ＩＣを有する半導体基板２をマスクするシ
ャッタ７が後のプロセスにおける蒸着のために開かれる
。およそ０．２ナノメ一タ／秒の割合で行なう蒸着が、
６０±１５ナノメータの層厚を得るまで続けられる。半
導体基板のタンタル付着は電子ビーム蒸発を用いて、あ
るいは同じ圧力及び温度条件で、高周波スパッタリング
によって実施することができる。これらの条件の下で得
たタンタル層は体心立方結晶からなる。

タンタル層２８の付着後、クロムの層３ｏ及びアルミニ
ウム、銅をドープしたアルミニウムもしくは銅をドープ
したアルミニウム・シリコンの層５２を好ましくは同じ
蒸着室内で付着する。クロム層は、水蒸気を室内へ供給
しつつ、好ましくはおよそ６０−１００ナノメータの厚
さまで付着する。基板は１６０　’Ｃの最高温度に維持
する。水蒸気を室内に供給しつつ付着されるクロムはア
ルミニウム及びタンタルの間のバリヤ層として働らく・
アルミニウムはおよそ８５０な（・し１０［１０ナノメ
ータの層厚まで付着するのがよい。微量の銅をドープし
たアルミニウムが純粋のアルミニウムよりも好ましい。

第５図はこのプロセスによって得られる構造体を示す。

リフト・オフ構造２ｏ、２２及び２４及び重ねた金属層
２８．５０及び５２は適当な溶剤例えばＮ−メチルピロ
リドンを用いてすばやくリフト・オフされる。これによ
って第６図に示す様に、基板ないし酸化物層１０の表面
に金属パターンが残る。次にこの構造体はおよそ１時間
、４００℃でシンタリングし、更に２時間、４５０℃で
再びシンタリングする。このシンタリングはＱ、５ｅＶ
のショットキー・バリヤ・ダイオードのバリヤ高さをう
るのに必要である。これで基本的プロセスが完了する。

第６図において、高いバリヤ高さを呈するバリヤ・ダイ
オードを参照番号６４．６５で示し、低いバリヤ高さを
呈するショットキ・バリヤ・ダイオードを６６．３７．
で示す。同じメタラージイ（タンタル）を用いて、６個
の異なる種類の傍点を作った。両ダイオードの陰極６５
．３７は層６内のＮ十導電型領域５及び７へ接続される
オーミック接点である。高いバリヤ高さを呈するショッ
トキ壷バリヤ・ダイオードの陽極６４は白金シリサイド
層１５及びアルミニウム層６２の間にクロム−タンタル
のメタライゼーションを用いている。

クロム層３０は拡散バリヤとして働らく。白金シリサイ
ド層１５は、白金シリサイドが存在しない、低いバリヤ
高さを呈するショットキ・バリヤ・ダイオードの陽極５
６と比べて増大したバリヤ高さを生じる。領域５６にお
いて、タンタル層２８はＮ−シリコン基板５と直接に接
触する。本発明に於いてブランケット付着されるタンタ
ルのかわりに、他の一４金属、例えばチタンもしくはチ
タン−タングステンを用いる事も可能である。第７図の
装置は本発明の方法を実施するのに用いられる。室部９
に磨いて、基板ホルダーろは回転しうる様に作られてい
る０ホルダー３の上には加熱素子８及びレフレクタ４が
設けられる。回転しうる様に作られたシャッタ７によっ
て、金属蒸着の初期の段階に於℃゛て基板ホルダー５内
のシリコン半導体基板２がマスクされる。参照番号５は
所定の金属の源である。シリコン半導体基板２の蒸着に
続いて、金属源５及び基板１の間のシャッタ７が開かれ
、Ｉ　Ｃを有する半導体基板１が蒸着される。回転しう
る様に作ったシャッタ６によって蒸着のだめの画定され
た開始点の設定が可能である。室部９内において、図示
しないポンプでもって高度の真空状態を得ることができ
る。

【図面の簡単な説明】

第１図ないし第６図は本発明の方法の工程を説明する図
、第７図は本発明の方法の実施に用いる装置を説明する
図である・ １・・・・半導体基板、２・・・・Ｐ＋側分離領域１，
５帝・−Ｎ−エピタキシャル層、４・・・・Ｎ＋ｉ設領
域、５・・・・リーチ・スルー領域、６・・・パＮ十埋
設領域、７・・・・リーチ・スルー領域、８・・・・Ｐ
十分離領域、９・ｊ・・・Ｐ十分離領域、９・・・・二
酸化シリコン層、１０・・・・９化シリコン層、１１．
１２．１３．１４・・・・窓部、１５・・・・白金層。 出願人　　インターナショナノいビジネス・マシーンズ
・コーポレ―クタン代理人　弁理士　　岡　　　１）　
　次　　　生（外１名） 図面め浄書（内容に変更なし） 第１図 ２ 第２図 第・１図 第５図 ５　　　　２８　　　　（、７ 手続補正帯動式） 昭和５９年２月２？日 特許庁長官　若　杉　和　夫　殿 １、事件の表示 昭和５８年　特許願　第　１９４４７９号２、発明の名
称 半導体装置の製造方法 ３、補正をする者 事件との関係　特許出願人 （７０９）　　　　　　　マシーンズ・コーポレーショ
ン４、代理人 図　　　面 ７、補正の内容 本願添付図面（第１図〜第６図）を本書に添付した訂正
図面と差換える。

Claims (1)

1. 【特許請求の範囲】 下記接点形成工程を含む半導体装置の製造方法。 ０）　クリーニングした半導体シリコン基板の表、面の
   少くとも一部に対して、白金、ノくラジウム、ニッケル
   、ロジウム、ジルコニウム、ノ１フニウムよりなる群か
   ら選択）した一部１，１１金−属を付着する工程。 ←）、ｌ：記第１金属を付着した基板をシンタリングす
   る工程。 （ハ）上記（イ）及び（ロ）の工程に於いて形成した金
   属シリサイドの上もしくは上記半導体シリコン基板の露
   出した他の部分に対して、アルミニウム、タンタル、チ
   タン、タングステン及びチタン−タングステンよりなる
   群から選択した第２の金属を、上記（イ）及び（ロ）の
   工程を行った真空室と同じ真空室内で付着する工程０