JPS59143974A - 閾値電圧測定用テスト回路 - Google Patents
閾値電圧測定用テスト回路Info
- Publication number
- JPS59143974A JPS59143974A JP58018437A JP1843783A JPS59143974A JP S59143974 A JPS59143974 A JP S59143974A JP 58018437 A JP58018437 A JP 58018437A JP 1843783 A JP1843783 A JP 1843783A JP S59143974 A JPS59143974 A JP S59143974A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- test
- threshold voltage
- measuring
- vth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、金属酸化膜半導体集積回路（以下、ＩＣとい
う。〕の閾値電圧（以下、ＶＴＲという。
う。〕の閾値電圧（以下、ＶＴＲという。
）測定用回路に関する。
従来の、トランジスタのＶＴＲの測定および管理は、ロ
ットから任意のウェハを抜き取った後、ウェハ内のチッ
プを任意に選び測定し、ロットのＶＴＲを管理する方法
が行なわれている。このような方法では、ＩＣのチップ
選別に際して、’ＶＴＲ測定によるｃｈｉｐ 毎の選
別は行なえず、個々のｃｈｉｐ 間ｖＴＨバラツキに
大きく品質に関係する。即ちＩＣのテスタによる選別時
に必要な電圧・電流等のパラメータが得られないような
特性については、正確な選別がｃｈｉｐ毎に行なえない
という欠点を生ずる。
ットから任意のウェハを抜き取った後、ウェハ内のチッ
プを任意に選び測定し、ロットのＶＴＲを管理する方法
が行なわれている。このような方法では、ＩＣのチップ
選別に際して、’ＶＴＲ測定によるｃｈｉｐ 毎の選
別は行なえず、個々のｃｈｉｐ 間ｖＴＨバラツキに
大きく品質に関係する。即ちＩＣのテスタによる選別時
に必要な電圧・電流等のパラメータが得られないような
特性については、正確な選別がｃｈｉｐ毎に行なえない
という欠点を生ずる。
本発明は、かかる欠点を鑑みて、テスト端子を用いて工
０テスタで、各チップ毎にＶＴＲを測定できるようにし
、ＶＴＲ測定による選別を可能にし、より正確な選別を
行なうことを目的とする閾値電圧測定用テスト回路であ
る。
０テスタで、各チップ毎にＶＴＲを測定できるようにし
、ＶＴＲ測定による選別を可能にし、より正確な選別を
行なうことを目的とする閾値電圧測定用テスト回路であ
る。
以下、実施例に基づいて本発明の詳細な説明する。第１
図に、本発明の閾値電圧測定用テスト回路の具体的な一
構成例を示す。第１図において、１．２．３は、テスト
端子、４はＶＴＲ測定用トランジスタ、５はプルダウン
抵抗、６はプラス電源、（以下、ＶＤＤ という。）
、７は、マイナス′屯源（以下、ＶＳＳ という。〕
、８は、制御用論理回路、９は、テスト入力信号である
。テスト端子１は、ＶＤＤ に接続することにより、
ＩＣ内部の論理回路を初期設定させる機能を有する。テ
スト端子２は、 ＶＴＲ測定用トランジスタ４のドレ子
ンであり、かつ工Ｃの機能試験に工Ｃテスタで使用する
テスト信号を入力することができる機能を有する。テス
ト端子３は、 ＶＴＲ測定用トランジスタ４のゲートで
ある。
図に、本発明の閾値電圧測定用テスト回路の具体的な一
構成例を示す。第１図において、１．２．３は、テスト
端子、４はＶＴＲ測定用トランジスタ、５はプルダウン
抵抗、６はプラス電源、（以下、ＶＤＤ という。）
、７は、マイナス′屯源（以下、ＶＳＳ という。〕
、８は、制御用論理回路、９は、テスト入力信号である
。テスト端子１は、ＶＤＤ に接続することにより、
ＩＣ内部の論理回路を初期設定させる機能を有する。テ
スト端子２は、 ＶＴＲ測定用トランジスタ４のドレ子
ンであり、かつ工Ｃの機能試験に工Ｃテスタで使用する
テスト信号を入力することができる機能を有する。テス
ト端子３は、 ＶＴＲ測定用トランジスタ４のゲートで
ある。
第１図の実施例における動作を次に説明する。
ＶＴＲ測定時には、テスト端子２とＶＤＤ ０間に電流
計を挿入し、テスト端子３に電圧を印加することにより
、ＶＴＲを測定することができる。また、テスト端子２
からテスト信号を工Ｃ内部に入力する場合は、テスト端
子１をＶＤＤ、３をＶＳＳに接続した後、テスト端子２
からテスト信号を入力すれば、制御用論理回路８を通し
て工Ｃ内部に入力することができる。通常動作時、テス
ト端子２．３は不定の状態であるが、テスト端子１と制
御用論理回路８により規制され、不定の状態の工Ｃ内部
への伝搬は禁止され、誤動作及び異常リーク電流の発生
等の不良現象は発生し得ない。第２図に、本発明の他の
具体的な一構成例を示す。第２図においても、テスト端
子２とＶｓｓの間に電流計を挿入し、テスト端子３に電
圧を印加することによりＶＴＲを測定することができ、
テスト端子１をＶＤＤに、テスト端子３をＶｓｓに接続
すれば、テスト端子２からテスト信号を入力す゛ること
かできる。
計を挿入し、テスト端子３に電圧を印加することにより
、ＶＴＲを測定することができる。また、テスト端子２
からテスト信号を工Ｃ内部に入力する場合は、テスト端
子１をＶＤＤ、３をＶＳＳに接続した後、テスト端子２
からテスト信号を入力すれば、制御用論理回路８を通し
て工Ｃ内部に入力することができる。通常動作時、テス
ト端子２．３は不定の状態であるが、テスト端子１と制
御用論理回路８により規制され、不定の状態の工Ｃ内部
への伝搬は禁止され、誤動作及び異常リーク電流の発生
等の不良現象は発生し得ない。第２図に、本発明の他の
具体的な一構成例を示す。第２図においても、テスト端
子２とＶｓｓの間に電流計を挿入し、テスト端子３に電
圧を印加することによりＶＴＲを測定することができ、
テスト端子１をＶＤＤに、テスト端子３をＶｓｓに接続
すれば、テスト端子２からテスト信号を入力す゛ること
かできる。
本発明は、工０テスタによるチップ選別において、 Ｖ
ＴＲを１チツプ毎に検査することができるので、’ＶＴ
Ｒに大きく依存し、いくつかの要因の相乗効果に起因す
る為、電圧・電流等のパラメータにより簡単に選別でき
ないような特性について、より正確に選別することがで
き、またチップ内にモニタ用の回路を独立に設けてチッ
プ毎検査することに比べ、ＰＡＤがテスト端子と兼用で
きるため減少しチップサイズの縮小につながるなどすぐ
れた効果を有するものである。
ＴＲを１チツプ毎に検査することができるので、’ＶＴ
Ｒに大きく依存し、いくつかの要因の相乗効果に起因す
る為、電圧・電流等のパラメータにより簡単に選別でき
ないような特性について、より正確に選別することがで
き、またチップ内にモニタ用の回路を独立に設けてチッ
プ毎検査することに比べ、ＰＡＤがテスト端子と兼用で
きるため減少しチップサイズの縮小につながるなどすぐ
れた効果を有するものである。
第１図は、本発明の閾値電圧測定用テスト回路の具体的
な一構成例。第２図は、本発明の閾値電圧測定用テスト
回路の他の具体的な一構成例。 １．２．３・・・・・・テスト端子 ４・・・・・・ＶＴＲ測定用トランジスタ５・・・・・
・プルダウン抵抗 ６・・・・・・プラス電源 ７・・・・・・マイナス１！源 ８・・・・・・制御用論理回路 ９・・・・・・テスト入力信号 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 輩１圓
な一構成例。第２図は、本発明の閾値電圧測定用テスト
回路の他の具体的な一構成例。 １．２．３・・・・・・テスト端子 ４・・・・・・ＶＴＲ測定用トランジスタ５・・・・・
・プルダウン抵抗 ６・・・・・・プラス電源 ７・・・・・・マイナス１！源 ８・・・・・・制御用論理回路 ９・・・・・・テスト入力信号 以 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 輩１圓
Claims (1)
- 金属酸化膜半導体集積回路において、閾値電圧測定用ト
ランジスタのドレインをテスト用端子に接続し、該閾値
測定用トランジスタのゲート入力を制御することにより
、閾値測定とテストができることな特徴とする閾値電圧
測定用テスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018437A JPS59143974A (ja) | 1983-02-07 | 1983-02-07 | 閾値電圧測定用テスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58018437A JPS59143974A (ja) | 1983-02-07 | 1983-02-07 | 閾値電圧測定用テスト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59143974A true JPS59143974A (ja) | 1984-08-17 |
Family
ID=11971616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58018437A Pending JPS59143974A (ja) | 1983-02-07 | 1983-02-07 | 閾値電圧測定用テスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59143974A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113702824A (zh) * | 2021-09-18 | 2021-11-26 | 大连芯冠科技有限公司 | 一种阈值电压为负的开关器件的阈值电压测试方法及系统 |
-
1983
- 1983-02-07 JP JP58018437A patent/JPS59143974A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113702824A (zh) * | 2021-09-18 | 2021-11-26 | 大连芯冠科技有限公司 | 一种阈值电压为负的开关器件的阈值电压测试方法及系统 |
| CN113702824B (zh) * | 2021-09-18 | 2024-04-12 | 润新微电子(大连)有限公司 | 一种阈值电压为负的开关器件的阈值电压测试方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5068547A (en) | Process monitor circuit | |
| JP2513904B2 (ja) | テスト容易化回路 | |
| US4743841A (en) | Semiconductor integrated circuit including circuit elements evaluating the same and having means for testing the circuit elements | |
| US6828815B2 (en) | Method and apparatus for defect analysis of semiconductor integrated circuit | |
| US6815971B2 (en) | Method and apparatus for stress testing integrated circuits using an adjustable AC hot carrier injection source | |
| US20070200571A1 (en) | Verifying individual probe contact using shared tester channels | |
| KR19990082339A (ko) | 집적된 회로 장치 시험용 어셈블리 및 방법 | |
| JP2002277503A (ja) | 半導体集積回路装置 | |
| US5796260A (en) | Parametric test circuit | |
| JP2001249161A (ja) | 集積回路試験方法 | |
| US6239609B1 (en) | Reduced voltage quiescent current test methodology for integrated circuits | |
| Sawada et al. | An Evaluation of I/sub DDQ/Versus Conventional Testing for CMOS Sea-of-Gate IC's | |
| JPS59143974A (ja) | 閾値電圧測定用テスト回路 | |
| US6229296B1 (en) | Circuit and method for measuring and forcing an internal voltage of an integrated circuit | |
| US5420522A (en) | Method and system for fault testing integrated circuits using a light source | |
| JPH03203250A (ja) | 集積回路用モニター装置及びモニター方法 | |
| US5412337A (en) | Semiconductor device providing reliable conduction test of all terminals | |
| US7126326B2 (en) | Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| US5990699A (en) | Method for detecting opens through time variant current measurement | |
| JP3085806B2 (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPS60177277A (ja) | 集積回路の特性試験方法 | |
| US7317323B2 (en) | Signal test procedure for testing semi-conductor components and a test apparatus for testing semi-conductor components | |
| JP3132635B2 (ja) | 半導体集積回路の試験方法 |