JPS59132463A

JPS59132463A - ランダムアクセス方法

Info

Publication number: JPS59132463A
Application number: JP21085783A
Authority: JP
Inventors: Masatoshi Otake; 大竹　正利; Takeshi Maeda; 武志前田; Moriji Izumida; 守司泉田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-11-11
Filing date: 1983-11-11
Publication date: 1984-07-30
Also published as: JPS5944718B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、高密度記録の回転記録体の情報よみ取り時の
ランダムアクセス方法、とくに、ランダムアクセスのた
めのトラックアドレス情報よみ取シ時のエラーチェック
を考慮したランダムアクセス方法に関する。

〔発明の背景〕

従来の磁気ディスクによる映像情報ファイルでは、トラ
ック間隔が広く（約５００μｍ）、機械的位置の検出に
よるのみで、任意番地の高速検索が可能であった。

また、光ビームによって映像情報を再生する光ビデオデ
ィスク装置による任意番地の高速検索に関しては、昭和
５１年６月１６日付の当社出願による「アドレス記録再
生方式」〔特願昭５１−６９７９４号（特開昭５２−１
５３４０３号）〕の手法がとられている。

この発明は、回転記録体に多数のトラックを記録してお
き、そのうちの１つを選択し、そのトラツクに記載され
た映像情報を再生するものである。

このトランクの選択用に用いるアドレス信号を、各トラ
ックにあらかじめ記録しておき、このアドレス信号が所
定のアドレスが否かを検出しながら、所定のアドレスに
至らしめるアクセス方式であるため、途中でよみ出され
るアドレス信号が正確でないと、きわめで、異常な番地
に到達する。実際の記録では、きわめて、高密度に情報
を記録しでいるため、アドレス続出七時の過渡現像およ
びドロップアウト等に起因してアドレス信号のエラーが
しばしば発生することがみら九た。このため、ランダム
に任意のトラックの選択が困難となった。

〔発明の目的〕

本発明は、記録媒体上に事前の番地付けされて記録され
た情報を、任意に高速で検索せしめる装置においで、検
索のための飛び越しによる過渡現象、および、ドロップ
アウト等に起因する誤検索を防止したランダムアクセス
方法を提供することを目的とする。

〔発明の概要〕

かかる目的を達成するため、本発明では、記録媒体上に
設けられた複数の記録溝の各々に識別信号を記録してお
き、読取りヘッドにより検出された該識別信号と所望の
記録溝に対応する識別信号とを比較し、それによって該
所′望の記録溝を検索するランダムアクセス方法におい
て、上記検出された識別信号と上記所望の記録溝に対応
する識別信号との差に応答して読取シ対象の記録溝を所
定数変化せしめ、変化せしめた後の読取り対象の記録溝
から検出された職別信号がエラーを有するか否かを検出
し、エラーが検出さｎたときには変化せしめる前の読取
り対象の記録溝から検出された識別信号を読取り対象の
記録溝の上記変化数だけ変化させて上記変化せしめた後
の読取り対象の記録溝の職別信号とし、正常な識別信号
が検出されたときには当該識別信号を上記変化せしめた
後の読取り対象の記録溝の識別信号とすることを特徴と
する。

〔発明の実施例〕

第１図は、ビデオディスク９４の記録状態を示すもので
ある。ディスク９４は矢印９８の方向に毎分１８００回
転で中心軸９９のまゎシに回転しておシ、その１回転に
ょシ連続した記録溝からＮＴＳＣ方式による１画面（１
フレーム）すなわち、２フイールドに相当する周波数変
調された信号が読出される。記録溝は１円中心に向って
スパイラル状となっており、各フレームに対する記録溝
には、そのフレームの番地が記録されている。

記録溝の間隔は２μｍである。ビデオディスク９４に記
録された点７１から点７２に至る記録溝７４を仮にに番
地とするとその内側の点７２がら７３に至る記録溝７４
′はに＋１番地となり、それぞれには、後述のエラーチ
ェックおよびエラー補正を目的として１面上の２つの直
径９５．９６で囲まれた２つの領域９７．９７’には互
いに同一のアドレスを示す奇数フィールドアドレスと偶
数フィールドアドレスが記録さ扛でいる。第２図は、記
録溝７４の復調波形（Ｖ）を示す。奇数フィールド期間
を７８、偶数フィールド期間を７８′としたとき、７５
は奇数フィールドの垂直同期パルス期間７６は奇数フィ
ールドアドレス信号期間、７７は奇数フィールド映像信
号期間を示し、７５’、７・６′。

７７′は、偶数フィールドにおける各種信号期間でそれ
ぞれが、奇数フィールドにおける期間７５．７６．７７
に対応しでいる。第３図Ａは第２図における奇数フィー
ルドアドレス信号期間７６の信号■の拡大図である。ア
ドレス信号はｎピットのアドレスピットと１ビツトのパ
リティピットからなる（ｎ＋１）ビットの信号である。

隣接する水平同期パルス７９の間に位置する。水平走査
期間にはこの（ｎ＋１）ビットのうちの２ピツトの信号
が含棟れている。図において２°、２１．・・・２°−
１はそれぞれ第１番目から第ｎ番目までのアドレスビッ
トを表わし、Ｐはパリティピットを表わす。

偶数フィールドアドレス信号期間７６′にも同く同シｒ
つＫ、アドレス信号が含まれており、かつそのアドレス
信号は有数フィールドアドレス信号期間７６に含まれで
いるアドレス信号と同じアドレスを表わすためのもので
ある。第４図は本発明を実施する映像ファイル装置の概
略ブロック図である。８５図はシーケンスコントローラ
６０の詳細論理回路図である。第６図はエラーチェック
回路４０の概略ブロック図である。第７図はエラー補正
回路の概略回路図である。第８図は第４図のファイル装
置動作の流れを示すフローチャートである。以下第８図
のフローに従い、かつ第５図〜第７図を参照しながら第
４図の装置の構成および動作を説明する。

この装置の電源投入後、キーボード５２によシ目標番地
を線５２Ｂを介して目標番地レジスタ５４へ送り、さら
にキーボード５２から起動信号Ｔを線５２Ａを介して送
出することによシ目標番地レジスタ５４に１標番地をセ
ットする（第８図、ブロック１０１）。このとき、起動
信号Ｔはシーケンスコントローラ６０に同時に送られ、
それに探索動作開始を知らせる。シーケンスコントロー
ラ６０内のＲ，−８フリツプフロツプ６０８（第５図）
はこの信号Ｔによりセットされる。その高レベル出力は
線６０Ｋを介してビデオスイッチ１４をオフとする。こ
れによりモニタ表示が禁止される（第８図、ブロック１
０２　）。

目標番地レジスタ５４の出力と現在番地レジスタ５６の
出力とは減算器５８に入力されそこでその両出力の差が
計算される。この減算の結果、差の絶対値Ｙが線５８Ａ
上に、差の符号ＵＤがボロ一端子（ＢＯ）から線５８Ｂ
上に出力される。ランダムアクセス開始前には現在番地
レジスタ５６には読出しヘッド１０が現在読出し可能と
なっているトラックのアドレスまたは、そのトラックの
アドレスと予測されるアドレスが記憶されでいる。

シーケンスコントローラ６０は、第５図に示すごとく、
差信号Ｙをレジスタ６１２に記憶された値（ｍ２）との
大小を比較器６１０で比較する。ｍ２はたとえば３２に
選ばれる。この差信号Ｙがｍ２以上又はｍ２よシ小かに
応じて比較器６１０からは高レベル又は低レベルの信号
が出力され、アンドゲート６１６へ送られる。アンドゲ
ート６１６へは遅延回路６１４で遅延された起動信号Ｔ
が入力される。遅延回路６１４は、比較器６１０から差
信号Ｙとｍ２の確定した比較結果が出力された後に、起
動信号Ｔをアンドゲート６１６へ出力するように、起動
信号Ｔを遅延する。このアントゲ−４６１６の出力はフ
リップフロップ６１８のセット端子へ入力さ牡る。従っ
てフリップフロップ６１８はＹ≧ｍ２のときはセットさ
れ、Ｙ＜ｍ２のときはセットされない。Ｙがｍ２以上か
否かのチェックは、読出しヘッド１０をモータ８３によ
って高速に移動させるか否かをきめるために行われる。

従ってこのフリップ７０ツブ６１８の出力はモータを早
送りさせるか否かの判断（第８図ブロック１０３）結果
を示すことになる。

７１Ｊツブフロツプ６１８がセットされ、早送り信号Ｊ
を送出すると゛、早送シ動作（第８図、ブロック１０４
　）が次のように行われる。

シーケンスコントローラ６０から線６０．Ａを介して、
フリップフロップ６１８の高レベル出力Ｊが第４図の送
りモータ制御回路７０へ送られる〇一方、この送りモー
タ制御回路７０には、減算器５８から、差信号Ｙおよび
符号信号ＵＤ“がそれぞれ線５ＢＡ、５８Ｂを介しで入
力される。送りモータ制御回路７０は、これらの信号を
受け、差信号Ｙで示されたアドレス差に相当する距離を
かつ符号信号ＵＤで示される移動方向へ、続出しヘッド
１０を移動せしめる信号を、モータ８３へ線７０Ａを介
して送出する。モータ８３はこの信号に応答しで回転し
、その結果続出しヘッド１０を所定量移動せしめる。

読出しヘッド１０はレーザ２と、これからの光を反射す
るミラー３．ノ１−フミラー４およびミラー５．フォー
カスレンズ６、フォトセルフならびにアンプ８よりなる
。これらの部品は機械的に相互に固定さｎており、これ
らの部品全部がモータ８３によって移動される。

この七−夕８３が所定の回転を行ない、その結果、読出
しヘッド１０が目標アドレスのトラックの近傍に移動さ
れると、送りモータ制御回路７０は早送９終了を示す信
号ＦＥを線７０Ｂを介してシーケンスコントローラ６０
へ送出する。この信号ＦＥはフリップフロップ６１８の
リセット端子（Ｒ）に入力される。従ってフリップフロ
ツプ６１８はこの信号Ｆ　Ｅによりリセット状態になる
うこのフリップフロップ６１８の出力Ｊは反転されたう
えでフリツプフロップ６２０のトリガ端子（Ｔ）に入力
さｎる。従って、フリップフロラプロ２０は、フリップ
フロップ６１８がリセツトされたときにセットされる。

従ってフリップフロップ６２０は早送り動作が終了した
ことを示す信号を出力する。なお早送１＞−ｆＱ号Ｊは
同時にエラー補正回路５０へ線６０（）を介して送られ
、エラー補正回路に早送り中であることを示す。

この早送ｐ後においでは番数読取シ動作（１０５）が次
のようにして送わ扛る。ディスク９４から反射された光
はミラー５．ノ・−フミラー４を通してフォトセルフで
険出さノルアンプ８によって増巾される。このとき、第
４図に図示されていないトラッキング装置により、ディ
スク９４上に照射さ扛た光スポットの位置と記録溝の位
置とのずれを・演出し、この信号をミラ−１ｊｌｊ岬回
路に送り、ミラー５の偏向角を制御し、これにより光ス
ポットの位置と記録溝の位置とを合せる（ドラッギング
する）。

アンプ８によって増巾されたＦＭ波は、ＦＭ復調回路１
２で復調され、ＮＴＳＣのビデオ信号（第２図■）に変
換される。このビデオ信号■は同期信号分離回路１８と
、アドレス信号抜取勺回路２４、さらにモニタ表示のだ
めのビデオスイッチ１４へ分配さ牡る。同期信号分離回
路１８によって水平同期パルスと垂直同期パルスがビデ
オ信号Ｖから分離され、これらのパルスは、ノイズリミ
ッタを含むＡＦＣ（自動周波数調整）回路２０によって
周波数調整がなされ、かつドロップアウト成分などのノ
イズを除去された後、タイミング信号発生回路２２およ
び回転モータ制御回路７６へ入力さ扛る。回転モータ制
御回路７６は、入力された水平同期パルス、垂直同期パ
ルスを内臓の水晶発振器による基準パルスと比較しなが
ら、回転モータ７８を毎分１８００回転で駆動する。

タイミング信号発生回路８６は、水平同期パルスおよび
垂直同期パルスに応答して、第３図に示す、アドレス情
報読取りのためのタイミング信号Ｂ、Ｃ，Ｄおよびミラ
ー５のジャンプのタイミングを制御する信号Ｅを発生す
る。

タイミング信号Ｂはアドレスビットだけを信号■かも抜
取るためのタイミング信号であり、タイミングＣは抜取
られたアドレス信号を読取るだめのタイミング信号、さ
らにタイミング信号りは、偶数フィールドの場合にのみ
発生し、その立上りエッヂ８０はアドレス信号読取結果
の判定タイミングを定めるものであり立下りエツジ８１
はその判定を実行するタイミングを定めるものである。

（詳細は後述する。）一方、アドレス信号抜取９回路２
４は、タイミング信号発生回路２２がら線２２Ｂを介し
て入力されるタイミング信号Ｂでビデオ信号からアドレ
ス信号のみを抜取り、アンドゲート２６を介して（ｎ＋
１）ビットの容量を有するシフトレジスタ２８のデータ
入力端子へ入力スル。アン）”ｌ−上２６１ｄシーケン
スコントローラ６０からの線６０Ｆ上の信号ＭＳにょシ
制御され、送りモータ８３によ多目標番地付近に読出し
ヘッドが移動し、番地情報をよみ取るべき時刻において
開状態となる。シフトレジスタ２８はタイミンク信号発
生回路２２から線２２Ｃを介してそのクロック端子に入
力されるタイミング信号Ｃをシフトクロック信号として
、（ｎ＋１　）ビットのアドレス信号を順次１ビツトづ
つ読込んでゆく。

こ扛で奇数フィールドアト８レスがシフトレジスタ２８
にまず格納される。更にそのフィールドに続く偶数フィ
ールドアドレスの読取時に、タイミング信号Ｃに応答し
−Ｃシフトレジスタ２８からすでに記憶されている奇数
フィールドアドレス信号が順次同じ（（ｎ＋１）ビット
の容″祇のシフトレジスタ２９へ入力される。シフトレ
ジスタ２９は線２２Ｃを介して人力さ扛るタイミング信
号Ｃをシフトクロｙりとして人力信号を順次記憶する。

この間シフトレジスタ２８はシフトレジスタ２９の記憶
動作と並行して新しく偶数フィールドアドレスを格納す
る。こうしてシフトレジスタ２８゜２９には目標番地付
近の１つの画面に対する偶数奇数のフィールドのアドレ
スが記憶される。こうして番地読取り動作（第８図、ブ
ロック１０５）が行わ扛る。次にシフトレジスタ２８．
２９の内容がエラーチェック回路４０へそれぞれ線２８
Ａ。

２９Ａを介して入力され、エラーの有無が判定される（
ブロック１０６）。

第６図はエラーチェック回路４ｏの詳細を示す。

コンパレータ４３はシフトレジスタ２８．２９がらそ扛
ぞれ線２８Ａと２９Ａを介して入力される偶数フィール
ドアドレス信号、奇数フィールドアドレス信号を比較し
、と扛らが一致してお肛ば線４３Ａ上に高レベルの一致
信号を出力する。パリティチェッカ４１．４２はそ牡ぞ
れ、上記の偶数フィールドアドレス信号、奇数フィール
ドアドレス信号のパリティチェックを行ないその結果を
線４１Ａ、４２Ａ上に出力する。すなわち、各々の（Ｊ
１＋１）ビットのアドレス信号のうち”１”であるビッ
ト数が奇数又は偶数であるかに応じで、ハリティエラー
がない又はあることを示すための高レベル又は低レベル
の信号をそｎぞれの回路が出力する。アンドゲート４４
の出力線４０Ａ上に；ま、従って、偶数フィールドアド
レス信号と奇数フィールドアドレス信号が互いに一致し
、かついずれもパリティエラーを有しないときのみ高レ
ベルとなる信号ＯＫが出力される。この信号ＯＫは第４
図のエラー補正回路５０．シーケンスコントローラ６０
へ線４ＯＡを介して送られる。パリティチェッカ４１と
４２の出力線４１Ａ、４２Ａ上の信号と、線２８Ａ、２
９Ａ上の偶数および奇数フィールドアドレスビット（ハ
リティビットを除くｎビット）とは、それぞれ偶数、奇
数フィールドデータＥＶ、ＯＤとして第４図のエラー補
正回路５０へ線４０　Ｄ　、　４．　ＯＢを介しで、そ
れぞれ送ら扛る。まだ線２９Ａ上の奇数フィールドアド
レスビット（ｎビット）は信号ＯＤ　’として線４０Ｃ
を介して第４図の現在番地レジスタ５６へ送られる。

こうしてエラーチェックの動作（第８図、ブロック１０
６）が終了する。もし、エラーチェックの結果、エラー
あシと判定された場合には、＋１ジャンプ動作（第８図
、ブロック１０７）に移る。

この動作はシーケンスコントロー５６０　（第５　図）
において次のように処理さｎる。信号ＯＫが出力されず
、従ってアンドゲート６２２は開かず、従って、早送り
終了後にセｙトされているフリップフロップ６２０はリ
セットさｎることはない。このフリップフロップ６２０
の出力はオアゲート６２８を介してアンドゲート６２９
に入力させる。

この状態でタイミングパルス発生回路２２（第４図）か
ら線２２ｇを介して、信号りに約１水平走査期間だけ遅
れて出力さ扛るパルスＥによりアンドゲート６２９がオ
ンとなり、線６０Ｃを介して高レベルの信号ＳＪがミラ
ー制御回路７４（第４図）へ送られる。ミラー制御回路
７４はこの信号をうけて１トラック分だけ無条件に光ス
ポットが移動するように、ミラー５の偏向角を制御する
信号を線７４Ｂ上に出力する。

こうして＋１ジャンプ動作（第８図、ブロック１０７）
が終了し、再びブロック１０５（第８図）の番地読取り
動作を行なう。この番地読取り動作の結果エラーなしと
判断さ２ｔだ場合には読取り番地を現在番地レジスタ５
６（第４図）へ記憶する動作（第８図、ブロック１０８
）を第５図に示すシーケンスコントローラ６ｏにょシ次
のように行われる。すなわち、エラーチェック回路４ｏ
によυ高レベルのＯＫ倍信号線４０Ａ上に出方された状
態ニオイて、パルスＤがシーケンスコントローラ６０内
のアンドゲート６２２に入力さ扛ると、このゲートは開
となり、パルスＤは微分回路６２４を介してかつ反転さ
れた後フリッフロップ６２０のリセント端子（Ｒ）に入
力される。この結果、フリップフロップロ２０はパルス
Ｄの立下が９時にリセットさ九る。このフリップフロッ
プ６２０の出力とアンドゲート６２２の出力は、前者は
オアゲート６３０を通しで、後者は直接に、アンドゲー
ト６３２に入力される。

この結果ア／トゲ−トロ３２がらは高レベルの信号ＡＡ
がパルス、−Ｄが高レベルである間だけ出力される。し
かもこの信号ＡＡは１回出力されると、その後フリップ
フロップ６２０がリセットされるためにその後は出力さ
ｎない。

この信号ＡＡは線１うＯＤを介して現在番地レジスタ５
６（第４図）へ送らｎる。このレジスタ５６は、この信
号ＡＡを受けて、線４０Ｃを介して入力さ扛る読取ら扛
だアドレス信号ＯＤ’を取り込む。

こうしで、読取番地をレジスタ５６へ取り込む動作（第
８図、ブロック１０８）が終了する。

この動作とほとんど並行して読取シ番地をエラー補正回
路５０内の補正用メモリに記憶する動作（第８図、ブロ
ック１０９）が行われる。すなわち、フリップフロップ
６２０の一レベルの信号ＳＪはオアゲート６２８．６６
６を介して線６０Ｈ上に送られる。この線６０Ｈ上の信
号（ｌ（Ｇ）はエラー補正回路６０へ送らｔ、その回路
内の補正用メモリに読取り番地信号Ｅ　Ｖ　、　Ｏｒ）
を取り込むことを指示する。

このときのエラー補正回路５０の動作は後で説明する。

第８図のブロック１０ゴにおいで早送シが必要か否かチ
ェックされた結果、Ｙ＜ｍ２であシ早送が必要でないと
判断された場合およびブロック１０９の動作が終了した
嚇合には、ブロック１１０のテストが行なわれる。前者
の場合には、フリップフロップ６１８はセットされず、
リセットされたままである。従って早送シ信号Ｊは出力
さ扛ない。またフリップフロップ６２０は、トリガ信号
が入力されないのでリセットさｎたままである。

また、第８図のブロック１０９による動作の終了後にお
いてはフリップフロップ６１８と６２０はリセットされ
た状態にある。この状態においては、第８図のブロック
１１０の±ｎジャンプ（マルチジャンプ）が必要か否か
のチェックが次のように、差信号Ｙが所定値より大きい
か否かを判断することにより行われる。

フリップフロップ６４０は遅延回路６１４を介　　”し
て与えられる起動信号Ｔによシセットされる。

減算器５８（第４図）よシ入力される差信号Ｙはコント
ローラ６０内の比較器６３４において、レジスタ６３６
内に記憶された値（ｍ、）と比較される。との値は例え
ば２〜８のいずれかにえらばれうるがここでは例として
３とする。

比較器６３４はＹがｍ、より小さいときに高レベルの信
号を出力する。フリアブフロップ６１８゜６２０がリセ
、］・状態にあると、アンドゲート６３８には、ノアゲ
ート６２６を介して入力さｎる高レベルの信号が供給さ
れ、比較器６３４がら入力される高レベルの信号ととも
にアンドゲート６３８はオン状態になる口この結果フリ
ップフロップ６４（］はリセットさ扛る。一方、比較器
６３４はＹがｍ４以上のときには高レベルの信号を出力
しない。従ってフリップフロンプロ４０はリセツトされ
ない。結局、フリップフロップはＹとｍ。

との比較結果、すなわち、±ｎジャンプが必要が否かを
表示する。こうして第８図のブロック１１０の動作が終
了する。

Ｙ　）　ｍ　、のときには十〇ジャンプ（マルチジャン
プ）を行なう（第８図、ブロックｌ　１１　）ｏすなわ
ち、ミラー制御回路７４によシミラ−５の偏向角を±ｎ
トラック分だけ変化せしめる。このための制御は次のよ
うに行われる。フリップフロップ６］）ｔ、６２０がと
もにリセット状態にあるとノアゲート６２６は高レベル
の信号が出力する。

一方フリップフロップ６４０はセットされた状態にある
のでゲート６４２はオン状態にある。アンドゲート６２
７に、信号Ｅが線２２Ｅを介してタイミング信号発生回
路２２から入力さ扛たとき、このアンドゲート６４２の
高レベル信号はマルチジャンプ指示用の信号ＭＪとして
線６０Ｂを介してミラー制御回路７４（第４図）へ入力
される。

ミラー制御回路はこの信号ＩＶＩＪぢよび線５８Ｂを介
１−Ｃ減算器５８（第４図）から線５８Ｂを介しで入力
される符号信号Ｕｌ）に応答してミラー５の偏向角を十
〇又は−〇トラック分のみ変化せしめる信号を送出する
。こうして士ｎジャンプの動作が、パ／Ｉ／スＥがＸレ
ベルにある間に終了する（第８図、ブロック］１１）。

このジャンプ後ミラー制御回路７４はジャンプ数を示す
信号Ｊｎを線７４Ａを介してエラー補正回路５０へ送り
、そこで記憶される。この後、次の１回転の間に奇数フ
ィールドアドレスと偶数フィールドアドレスがシフトレ
ジスタ２９と２８（第４図）にそ九ぞれ読取られる（第
８図、ブロック１１２）。このよみとられたアドレスは
エラーチェック回路４０においてエラーチェックさｎる
（第８図、ブロック１１３）。

このエラーチェックの結果、エラーなしと判明した場合
には、読取られた番地ＯＤ′を現在番地レジスタ５６ヘ
セツトする動作（第８図、ブロック１０８）が行われる
。この動作は次のように行われる。第５図に示されるシ
ーケンスコントローラ６０内のアンドゲート６２２には
エラーチェック回路４０から高レベルの信号ＯＫが入力
されるので、パルスＤがこのアンドゲート６２２に入力
されたとき、アンドゲート６２２は高レベルの信号　−
を出力する。この出力はアンドゲート６３２に入力さ扛
る。アンドゲート６３２の今一つの入力端子にはアンド
ゲート６４２．オアゲート６４４と６３０を介してフリ
ップフロップ６４０から高レベルの信号が入力されてい
る。従ってアンドゲート６３２からは信号りがアンドゲ
ート６２２に入力さ詐ている間高レベルの信号ＡＡを出
力する。

この信号ＡＡは、すでに述べたように現在番地レジスタ
５６（第４図）にアドレスデータＯＤ′を取り込ませる
。

こうして第８図のブロック１０８の動作が終了するとｇ
８図のブロック１０９の動作が行われる０このためには
アンドゲート６４２からの高レベル信号をうけてオアゲ
ート６６６から出力さ牡る高レベルの信号Ｉ（Ｇによｈ
、エラー補正回路５０にて行われる。

一方、第８図のブロック１１３のエラーチェｙりの結果
、エラーあシとさ牡た場合、第８図の）。

ロック１１４の動作が第５図のシーケンスコントローラ
６０により次のように行われる。すなわち。

この場合には信号ＯＫがエラーチェック回路４０から出
力されないのでコントローラ６０内のアンドゲート６２
２はオフのままであシ線６０Ｄ上には信号ＡＡは出力さ
れない。そのかわりに、アンドゲート６４８から高レベ
ルの信号が出力される。

すなわちアンドゲート６４６はＯＫの反転信号およびア
ンドゲート６４２の高レベル信号が入力されているので
オンである。アンドゲート６４８には信号りとこのアン
ドゲート６４６の高レベル出力が印加されるのでオンと
なる。従ってアンドゲート６４８は信号りが印加されて
いる間だけ、高レベルの信号を出力する。

この高レベルの信号はパルス列発生回路６５２を起動す
る。この回路６５２はレジスタ６５４に記憶された値（
ｎ）に等しい数のパルス列を発生する。このｎはｍ、よ
シ小さく、例えば２に選ばれる。この回路６５２の出力
はアンドゲート６５６へ入力される。アンドゲート６５
６は、アントゲ−４６４２からの高レベル信号によシ開
状態にあ′るので、この入力されたパルス列をそのｉｔ
出力する。このパルス列信号は１ｇ号ＣＬＫとして線６
０Ｅを介して現在番地レジスタ５６　（第一４図）に入
力される。この現在番地レジスタ５６はアップ、ダウン
可能なカウンタにて構成されており、この信号ＣＬＫに
応答しかつ減算器５８（第４図）から線５８Ｂを介して
入力されでいる符号信号ＵＤに応答しでｎだけカウント
アツプ又はカウントダウンする。こうして現在番地レジ
スタ５６には十〇ジャンプに対応して、ジャンプ前の番
地をＲ比とするとＲＲ，＋　ｎ又はＲＲ−ｎの値が記憶
される（第８図、ブロック１１４）。

この動作の後、第８図のブロック１１５の動作が行われ
る。この動作は第８図のブロック１１３においてエラー
なしと判断された場合と同じく信号ＲＧが高レベルであ
り、エラー補正回路５０においてこの信号ＲＧに応答し
て行わｎる。

第８図のブロック１０９．１１５の動作の終了後は再び
ブロック１１０が第５図のシーケンスコントローラにで
行われる。

現在番地レジスタ５６（第４図）に新しいアドレス値を
設定したときの差信号Ｙとレジスタ６３６との値が比較
器６３４で比較さ扛る。

この比較器６３４から高レベル信号が出力されないかぎ
りブロック１１１から１０９または１１５までの動作が
くり返される。Ｙ＜ｍｌとなシ比較器６３４から高レベ
ル信号が出力されるとブロック１１６の動作が始まる。

比較器６３４からの高レベル信号によシフリップフロッ
プ６４０はリセットされる。この結果、それまでフリッ
プフロップ６４０の高レベル信号で閉状態にあったアン
ドゲート６６４は開状態となりフリップフロップ６６２
の出力をそのまま出力する。フリップフロップ６６２は
遅延回路６１４の出力によリセットされている。

デコーダ６５８には差信号Ｙが入力さ扛、その出力はア
ンドゲート６６０を介してフリップフロップ６６２のリ
セット端子に入力される。このデコーダ出力は信号Ｙが
０と等しい時高レベルの信号を出力し、フリップフロッ
プ６６２をリセットする。フリップフロップ６７４はす
でに遅延回路６１４の出力がオアゲート６７２を介して
そのリセット端子に入力されたときに、リセットされて
いる。アンドゲート６６０が高レベルを出力したときに
、この高レベル信号によシフリップフロップ６７４はセ
ットされる。この結果、線６０Ｉ上に高レベルの信号Ｒ
ｐが出力され、アンドゲート６７６からは線６０　Ｊ上
に信号■）とＯＫがともに高レベルの信号ＰＰが出力さ
れる。これは目標番地と現在番地レジスタ内の値とが等
しいときである。

これらが等しくないときにはノリツブフロップ６６２は
リセットされない０従ってアンドゲート６６４からは高
レベルの信号が出力され、オアゲート６２８．アンドゲ
ート６２９を介して高レベルの信号ＳＪが線６０Ｃ上に
出力される。この信号ＳＪが出力されるのは線２２Ｅか
ら信号Ｅが入力さしたときである。信号ＳＪは線６０Ｃ
を介してミラー制御回路７４（第４図）へ送られる。ミ
ラー制御回路７４はこの信号ＳＪおよび減算器５８（第
４図）から入力さｎる符号信号ＵＤによシ＋１又は−１
のトラック数のジャンプをすべくミラー５へ信号を送出
する。このときミラー制御回路７４から、ジャンプ数を
示す信号Ｊｎを線７４Ａを介してエラー補正回路５０へ
送る。

こうして第８図のブロック１１７の動作が終了する。

この後の一回転の間に再びこのジャンプ後のトラックの
アドレスをよみ出す（第８図、ブロック１１８）。さら
にこのよみ出しアドレスについてエラーチェックを行な
い（第８図、ブロック１１９）。

エラーありの場合、次のタイミング信号りの立上がり時
にアンドゲート６４６．６４８がすべでオンとなシアン
トゲ−トロ４８から高レベルの信号が出力される。この
ときアンドゲート６５０にはアンドゲート６６４より高
レベルの信号が入力されるのでアンドゲート６５０よ多
信号りが高レベルの間高レベルとなる信号が単１のクロ
ックパルスＣ’　Ｌ　Ｋとして線６０Ｅ上に出力される
。一方、このときアンドゲート６５６は、フリップフロ
ップ６４０がリセットされただめオフ状態にありパルス
列発生回路（う５２からゐパルス列を出力しない。

この信号ＣＬＫは現在番地レジスタ５６（第４図）に線
６０Ｅ’ｉ介して送らｎる。現在番地レジスタ５６はこ
の信号ＣＬＫおよび減算器５８（第４図）からの符号信
号ＵＤに一応答して１だけカウントア１．プまだはカウ
ントダウンする。こうして、現在番地レジスタ５６には
ジャンプ前の値ＲＲに対しで、几Ｒ＋１又はＲＲ−１が
記憶され、ブロック１２０の動作を行なう。その後ブロ
ック１２１（第８図）の動作に移る。これはアンドゲー
ト６６４、オアゲー）６２８．オアゲート６６６を介し
て線６０’）ｌ上に７リツプ７０ツブ６６２から出力さ
れる高レベルの信号九Ｇをうけで、エラー補正回路５０
が行なう。

ブロック１１９　（４８図）の動作ｖｃｊ６いてエラー
なしと判断された場合、すなわち信号ＯＫが線４０Ａ上
に出力された場合線６０Ｄ上に信号ＡＡが出力され、線
４０Ｃ上の信号ＯＤ’をレジスタ５６ヘセ、トする（第
８図、ブロック１２２）ｏさらに信号ＲＧによりエラー
補正回路５０が線４０Ａ。

４０Ｂ　、４０Ｄ上（７）信−１ｉ３−ＯＫ、０１）、
ＥＶヲトリ込む（第８図、ブロック１’２３）。

その後ブロック１１６の動作に移り、目標番地に到達し
たことが検出されるまでブロック１１６〜１２１又は１
１６〜１２３の動作がくシ返される。目標番地に到達さ
ｎたことが検出されたとき、デコーダ６５８は旨レベル
の信号を出力し、フリップフロップ６６２をリセットす
る。

この結果次のブロック１２４以下の処理がエラ−補正回
路５０により行われる。これらの処理ならびに説明を省
略したブロック１０９，１１５゜１２１．１２３の処理
を、第７図を参照して説明する。

第７図はワンチップのマイクロプロセラサラ用いて構成
したエラー補回路５０を示す。

マイクロコンピュータシステム２５０はマイクロプロセ
ッサ−２５１（例えばインテル社１８０８０型）、入出
力（Ｉｌｏ　）バス２５０Ａとマイクロプロセッサ２５
１間のデータの転送を制御する１１０バスコントローラ
２５２．マイクロプロセッサ−２５１のステータスを解
読し、１１０バスコントローラ２５２を制御するステー
タス制御回路２５３１割込バス２５７Ａを介しで入力さ
れる割込み信号に基づいてマイクロプロセッサ２５１へ
の割込みを制御する割込制御回路２５４．マイクロプロ
セッサ−２５１のマシンサイクルを決定するクロック発
生器２５５．メインメモリ２５６からなる。メインメモ
リ２５６は制御プログラムを記憶するだめのリードオン
リーメモリ（ＲＯＭ）と、入出力データを演算等のため
に記憶させるランダムアクセスメモリ（ＲＡＭ）を持つ
。

割込みバス２５７Ａにはそｔぞれ割込レベル３゜２．１
のためのバスドライバ２５７，２５８゜２５９が接続さ
れている。割込レベルが低い程、割込の優先度が高い。

ランダムアクセスメモリ２７７．２７８．２７９はエラ
ーチェック回路４０から出力されるアドレスデータＯＤ
、ＥＶおよびミラー制御回路７４から出力されるミラー
ジャンプ数Ｊｎをそれぞれ記憶する。このランダムアク
セスメモリへのデータの記憶アドレスはプログラムカウ
ンタ２６６によシ供給される。

この記憶さ扛たデータは、エラーのあるアドレスの補正
に用いられる。

カウンタ２８８は目標番地検出後のトラックのアドレス
の読込みを燥シ返した回数をカウントするだめのもので
ある。

マイクロコンピュータシステム１２５；０の実行プログ
ラムは２種に分けられる。これらの選択はバスドライバ
２５７．２５８．２５９にそれぞれ入力される割込みレ
ベルに依る。バスドライバ２５９に信号りが入力される
と、マイクロプロセッサ−２５１はノリツブフロップ６
１８，６２０゜６４０、．６６・２．６７４（第５図）
の出力をとり込み、現在第８図のどのフローの実行中か
を識別ド１／スエラー補正ルーチン（第８図、ブロック
ドレスの確認ルーチン（第８図、ブロック１２６）が起
動される。

まず始めにランダムアクセスメモリ２７７〜２７９への
データの取シ込みについて説明する。

これは第８図の中のフローの中のブロック１０９゜１１
５．１２１．１２３の動作に対応する。信号Ｐ、ＰＰが
入力されていない条件下で早送り信号Ｊがシー）１−ン
スコントローラ６０　カラ線６０　（）ヲ介１゜て入力
されると、この信号Ｊはオアゲート２７５を介してプロ
グラムカウンタ２６６のリセット端子に入力され、プロ
グラムカウンタ２６６を０にリセットする。その後早送
りが終了し、補正用メモリ２７７．２’７８．２７９へ
のデータの記憶を要求する信号Ｒ（）が入力されている
状態下で信号りが入力されるとアンドゲート２７１は開
となシ信号Ｉ）はノアゲート２７０を介してメモリ２７
７゜２７８．２７９の書込み端子（ＷＥ）に入力される
。同時にこのノアゲート２７０の出力はプログラムカウ
ンタ２６６のトリガ端子（Ｔ）に入力される０従ってメモリ２７７．２７８．２７９はプログラムカウ
ンタ２６６で示されるアドレスの所にそれぞれ信号ＯＤ
、ＥＶ、Ｊｎを、信号Ｉ）の立下り時にと９込む。この
信号ｒ）の立下がり時に同時にプログラムカウンタ２６
６はカウントアツプする。

こうして信号りが印加されるごとにメモリ２７７゜２７
８．２７９にデータを取り込む。

その後第８図のブロック１１６のテストによシ目標番池
が現在番地レジスタ５６（第４図）に登録さ扛でいるこ
とが検出されると、すでに述べたごとく、信号Ｒ，Ｇは
低レベルとなる。

信号ＲＧが低レベルとなった結果、ゲート２７１はオフ
とな９、メモリ２７７〜２７９の書込み端子に信号りが
送られなくなり、データの書込みが行われなくなる。

さて、マイクロプロセッサ２５１はバスドライバー２５
９から信号りがタイミング信号発生回路２２から線２２
Ｄを介して入力さ扛るごとに、シーケンスコントローラ
６０内のフリップフロンプロ１８．６２０，６４０，６
６２，６７４の出力Ｌ！’　、Ｌ　Ｇを線６ＯＬを介し
てアンドゲート２６８から取り込む命令をＩ１０バス２
５０Ａ上に送出し、とシこまれたフリップフロップの出
力から、今、第８図の動作フローの中のいずれの動作を
実行中かを識別する。

従って信号ＲＧが低レベルになった時点で、このＦＬＧ
信号からマイクロプロセッサ−は第８図のブロック１１
６の処理が終了したことを知る。

このときマイクロプロセッサ２５１はプログラムカウン
タ２６６の内容（ｊ）をアンドゲート２６３を介してメ
インメモリ２５６にとシ込む命令を実行する。さらにこ
の命令の実行後、現在番地レジスタ５６（第４図）の内
容ＲＲを線５６Ａ、アンドゲート２６７を介してメイン
メモリ２５６にとり込む命令を実行する。

この後エラー補正回路５０は第８図のブロック１２４以
下の動作を行なう。

信号ＲＧが低レベルとなった時点でエラーが検出された
かをテストする（ブロック１２４）。この検果、エラー
がないことが検出され、エラーチェック回路４０の出力
ＯＫが高Ｖベルのときには信号りが高レベルとなった時
刻において第５図のシーケンスコントローラ６０内のア
ントケート６７６から高レベルの信号ＰＰが出力される
。この４号ＰＰは蘇６０　Ｊ　、バスドライバ２５７を
通してマイクロコンピュータシステム２５０へ入力され
る。この信号を受はマイクロコンビーータシステム２５
０は次の確認動作（第８図のブロック１２５）を行なう
。

この確認動作は第９図に示さｒる。ブロック１３１では
メモリ２７８中のデータＥＶのうち、現在のトラックの
直前によみ出されたトラックに関するデータ（ＲＩ　Ｅ
　）と、メモリ２７９中のデータＪｎのうち、そのトラ
ックから現在のトラックへ到達するために光ビームがジ
ャンプしたトラック数Ｊ。

との和が、メモリ２７８中のデータＥＶの、うち現在の
トラックに関するデータ（ＲＯＥ）に等しいか否かをチ
ェックする。

このためにマイクロコンビーータシステム２５０はバス
２５０Ａ上にメモリ２７８内のデータＲ，ＩＩＩＥをよ
み出す命令およびそのときのアドレスを送出する。この
よみ出し命令をデコーダ２６１が解読すると、デコーダ
２６１はアンドゲート２６２を開く信号およびプログラ
ムカウンタ２６６に、このアンドゲート２６２から送ら
れるアドレス信号をセットする信号（図示せず）を送出
する。さらにデコーダ”２６１の出力によりアンドゲー
ト２６５が開か肚、プログラムカウンタ２６６の出力で
あるアドレス信号によりメモリ２７８からよみ出された
データＲＩＥはメインメモリ２５６によみ出される。同
様にその後データＲｏＥがメモリ２７７からメインメ七
り２５６ヘゲート２６４を介してよみ出される。

同様にその後メモリ２７９からゲート２６６を通してデ
ータＪ　がメインメモリ２５６によみ出される。

こ′れらのデータによシ、Ｒ，ＩＥ＋Ｊ。＝ＲＯＥがチ
ェックさ扛る。このチェックによシこれらが等しくない
と判断されたときにはブロック１３２（第９図）の処理
がなされる。すなわちメモリ２７７のデータＯＤのうち
、現在のトラックの直前によみ出されたトラックに関す
るデータ（几１０）と、メモリ２７９中のデータＪｎの
うちそのトラックから現在のトラックへ到達するために
光ビームがジャンプしたトラック数Ｊ。との和が、メモ
リ２７７中のデータＯＤのうち、現在のトラックに関す
るデータ１（１００とが等しいか否かがチェックされる
。ブロック１３１．１３２（第９図）でのテストの結果
、いず牡かのテストが成立することが判明したときには
第８図のブロック１２７の動作が行われる０すなわち、
確認の結果いずれかのテストが成立したとすると、マイ
クロプロセッサ−２５１は現在よみ出しているトラック
の映像の表示を許容する命令を１１０バス２５０Ａに送
出する。デコーダ２６１からこの許容命令を解読して得
られる許容信号ＣＲ，が線５０Ｂを介してシーケンスコ
ントローラ６０（第５図）内のフリップフロップ６０８
のリセット端子に送られ、これをリセットする。

このフリップフロップ６０８がリセットされた結果、ビ
デオスイッチ１４（第４図）はＦＭ復調回路１２の出力
をＣＲＴ表示装置１６に送シ映像を表示せしめる。

ブロック１３２（第９図）でのテストの結果いずれのテ
ストも成゛立しないことが判明したときには、第８図の
ブロック１２６の操作が行われる。

このように第９図に従い確認することによりきわめて確
度の高いエラーチェックがなされたことになる。

なお、以上の処理の間カウンタ２８８のリセット端子に
は、ＯＫ倍信号ゲート２８５．２８７を介して入力され
ているのでリセットされたままである。

一方、信号ＲＧが低レベルとなった時点でエラーあわと
判断され（第８図、ブロック１２４）、エラーチェック
回路４０の出力ＯＫが低レベルのときには信号ＰＰが送
出されない。またＯＫ倍信号低レベルのためにカウンタ
２８８はリセットされず、ゲート２８６を介して入力さ
れる信号りが高レベルから低レベルになったときにカウ
ントアツプする。そして同じトラックのアドレスが操り
返しよみ出され（第８図、ブロック１２９）、エラーチ
ェック（第８図、ブロック１２４）がなさｎ、エラーな
しとならない限りこの読出し動作がくり返される。

このくり返し回数が所定値（ｍ３）（例えば８〜１６）
に達っしたか否かをテスト（第８図、ブロック１２８　
）　Ｌ、所定値に達したことが検出されると、カウンタ
２８８はオーバーフローし、信号Ｐを出力する。この信
号Ｐは線５０Ａ、ゲート６７２　（第５図）を介してシ
ーケンスコントローラ６０内の７リツプフロツプ６７４
（第５図）をリセットする。この結果フリップフロ、イ
。

６７４は信号ＲＰを出力しない。−１方、この信号Ｐは
マイクロコンヒーータシステム２５０ヘバスドライバ２
５８を介して送られる。マイクロコンビーータシステム
２５０はこの信号をうけるとエラー補正動作（ブロック
１２６．第８図）を始める。このエラー補正動作の詳細
は第１０図に示すとおりである。

まず、すでにメインメモリ２５６に記憶されているｊを
参照しつつ、現在のトラックのｉ回前によみ出さｎたト
ラックに関する、メモリ２７７内のデータＲｉＯとメモ
リ２７８内のデータＲｉＥを順次よみ出し一致を検出し
、すべての１（ｉ＝０−ｊ）についてこれを行なう（ブ
ロック２１０）。比較の結果、すべての１について一致
がみられた時にはＲＯｌｆｌと現在番地レジスタ５６（
ｉ４図）内のデータ几Ｒとの一致を検出する（ブロック
２２０）。

このデータＨｔ（、は線５６Ａ、アンドゲート２６７を
介してメインメモリ２５６に取り込′！ｌ：ｆ”Ｌる。

この比較の結果、一致がみら扛たときには第８図のブロ
ック１２７の動作をする。

モＬ、、ブロック２１０での一致検出の結果、すべての
ｉについては一致がみら扛なかったときにはブロック２
３０に示す工うに定数ａを０としたーうえで、ブロック
２４０のテストを行なう。すなわち、現在のトラックを
よみ出す前のａ回前によみ出されたトラックに関するメ
モリ２７８内のアドレスデータＥＶのうち、パリティチ
ェックの結果を表わすビット（これをＰａＥとする）が
−１・か否かをみる（ブロック２４ｎ　）ｏ　ＰａＥ＝
Ｏであるときにはパリティチェックの結果ノくリテイエ
ラーがあった場合である。このときにはブロック２４２
の動作に移る。このブロックではメモリ２７７内の、現
在のトラックをよみ出す前のａ回前によみ出されたトラ
ックに関するアドレスデータＯＤのうちパリティチェッ
クの結果を表わすビット（こ扛をＰａＯと表わす）が”
１″が否かをチェックする。このチェックの結果ＰａＥ
＝Ｑ。

ＰａＱ＝１と判明したときには、ＲａＥ、ｌａＱを入れ
かえる（ブロック２４４）。ここにＲａｇｌ（ａ　Ｏは
、現在のトラックをよみ出す前の、ａ回前によみ出され
たトラックに関する、それぞれメモリ２７８，２７７内
のデータである。このことをブロック２４６，２４１に
示されるとと（ａ＝ｊまでくり返す。こうしで少くとも
メモリ２７８にはパリティエラーのないデータが蓄積さ
れる。

しかるにブロック２４２のテストの結果ＰａＱ−＝−〇
”であれば、アドレスエラーとして、画像の表示を許容
する信号Ｃ几を線５０Ｂ上に送出しないで、ランダムア
クセス動作を停止する。

しかしながら、もしブロック２４１によＪａ＝ｊに至る
まで少くともＰ　ａ　Ｅ　、　Ｐ　ｏ　Ｅの一方が１”
であった場合にはブロック２５０の動作を行なう。この
ブロック２５０の動作はブロック２２０においてＲＯＥ
＋ＲＲと判定された場合にも行われる。ブロック２５０
〜２６０では順次。

ＲＲ，−ＪＯ＝ＲＩ　Ｅ　、　ＲＩＦＪ−ＪにＲ２Ｅ、
・・・・・・Ｒ，１１Ｅ”Ｊｊ−１＝Ｊ　Ｅ　　か否か
を比較する。これらのブロック２５０〜２６０での比較
の結果、いずれかの比較により不一致があればエラーあ
シとする。すべでにおいて一致がみられた場合には、第
８図のブロック１２７の動作をする。

以上のごとくにしできわめて信頼度の高い目標アドレス
の検出が可能となる。以上の説明においで、シフトレジ
スタ２８．２９へのアドレスの読取りを制御するゲート
２６への制御信号ＭＳはシーケンスコントローラ（第５
図）のオアゲート６７０から線６０Ｐ上に与えられる。

このオアゲ−１６７０への入力はアンドゲート６４２の
出力とオアゲート６６８の出力である。オアゲート６６
８の入力はフリップフロップ６７４の出力とオアゲート
６２８の出力である。

なお、第８図のフローにおいてブロック１２５の動作は
省略し、ブロック１２４の動作によシＮ’Ｏと判定され
た後、ただちにブロック１２７の動作を行なうととも可
能である。

以上で述べた実施例は１画１象情報フアイルの高信頼性
チェック形ランダムアクセスシステムであるが、特徴の
一つであるアクセス終了時におけるアドレスエラーの自
動補正およびアクセス終了時のアドレス確認の１更宜上
、トラッキングミラーでのアクセスジャンプ毎にアドレ
スを読込み、エラーをチェックし、エラー補正用レジス
タ群に登録を行っている。このような手法は、多重ジャ
ンプの特性を多少犠牲にしても、確実性（信頼性）を追
求した結果といえる。そこで、早送り移動後における基
準アドレスが確定した時点で、−回の多重ジャンプの実
行で、目標アドレスまでジャンプし、もし、そのアドレ
スがエラーを生じでいた場合にのみ、周囲のアドレスを
読込むことによって、アドレスエラーを自動的に補正さ
せる方法は、前実施例と比較して信頼性を大きく損うこ
となく、アクセス時間の短縮に有効である。

第１１図は高速形ランダムアクセスシステムのフローチ
ャートを示す。

ｆＪ８図のフローとの相違は（１）第８図のブロック１０９，１１５，１２１　。

１２３がないこと。

（２）　　第８図のブロック１１２．１１３がなく、途
中でエラー判定することなくブロック１１４が行われる
こと。

（３）　　第８図のブロック１１８．１１９がなく、途
中でエラー判定することなくブロック１２ｃ）が行われ
ること。

（４）　　第８図のブロック１２５がなく、確認するこ
となくモニタ表示が許容されること。

ｔ５Ｊ　　第８図のブロック１２８以降の処理が第９図
（７）ブロック１２８以降の処理と異なること。

である。

第１２図は第１１図のフローを実施するだめのシーケン
スコントローラ６０の論理回路図である。

図においでダラシ−のついた参照数字の有する素子が新
たに設けら扛たものである。第５図の参照数字と同じ参
照数子を有するものは第５図の素子と全く同一である。

また第５図の信号を表わす記号と同じ記号で表わさｎた
信号は第５図の信号と同じ制御を行うための信号である
。

上記（１）により第１２図においては信号ＲＧはブロッ
ク１２８（第１１図）の動作の以降の動作においてのみ
発生されることが第５図の信号ＲＧと異なる。

上記（４Ｊに対応して第１２図の回路からは第５図の信
号ＰＰを発生する回路はない。従ってこの第１２図に対
応してエラー補正回路５０にはバスドライバー２５７（
第７図）は不要である。

上記（５）と対応して第１２図には停止位置近辺多重ジ
ャンプ要求フラグ用の１（、−Ｓフリップフロップ６８
０’、　停止位置復帰要求フラグ用のＪ−に７リノプフ
ロツプ６８２’、戻シ回数計数用のカウンタ６８４’、
アンドゲート６８６′が設けられている。勿論（２Ｊ　
、　＋３１に対応して第１２図の信号ＡＡ。

ＣＬＫの発生回路は第５図のそれとは異なるがその詳細
は回路図および以下の動作説明から明らかであるので説
明を省略する。

以下第１１図のフローを、４１２図を参照しながら、か
つ第８図のそれとの相違点を中心に説明する。なお第８
図と第１２図で同一番号のブロックは同一の動作ブロッ
クである。ブロック１０６０’Ｊ）ｘラーチェックで合
格となれば読込んだアドレスを、早送り後の基準アドレ
スとして現在番地レジスタ５６ヘストアしくブロック１
０８）、多重ジャンプ判定ブロック１１０の入力となる
。多重ジャンプ判定（１１０）のだめのレジスタ６３６
（第１２図）のデータｍ１＝２に固定し、ｍ１以上あ扛
ば、多重ジャンプ（±ｎジャンプ）を実行しくブロック
１１１）、ただちに、この多重ジャンプ数を現在番地レ
ジスタ５６（第４図）の内容（ＲＪに加算し、再びレジ
スタ５６ヘストアしくブロック］１４）、多重ジャンプ
判定（ブロック１１０）へ戻る。このとき、レジスタ６
５４（第１２図）の値ｎは２に選ぶ。ブロック１１０に
おいて多重ジャンプの必要がなしと判定したとき（即ち
ｍ１＝２であるので）、現在番地レジスタ５６の値と目
標値との誤差が＋１又は０番地の場合には、ブロック１
１６の目標番地到達判定を行い、もし±１番地の誤差が
あれば、ブロック１１７における＋１又は−１のシング
ルジャンフ゛ｆ：実行し、直ちに現在番地レジスタ５６
へＲＲ十１又はＲ几−１の値をストアしくブロック１２
０）、その後ブロック１１０へ戻る。ブロック１１６の
判定で、目標アドレスに到達していると判定したとき（
このときの現在アドレスは、通常においては予測アドレ
スを示している）、奇数フィールドアドレスと偶数フィ
ールドアドレスのそれぞれについてパリティピットをチ
ェックし、双方の一致度をチェックしくプロ、り１２４
）、もし合格であれば現在番地レジスタ５６の内容ＲＲ
が正常値であると判定し、モニタテレビ画面上に映像を
表示しくブロック１２７）、ランダムアクセス動作を終
了させる。エラーチェック（ブロック１２４）において
、アドレスエラ〜であると判定したときは、ブロック−
１２４→ブロツク］２８→ブロツク１２９のループをエ
ラー補正回路５０によ！１１ｍ３回実行させ、それでも
アドレスエラ〜が生じているノろ合のみ、自動補正用レ
ジスタ群へ、最終アクセス近辺のアドレス記録状況を登
録させる。即ち、アクセス停止後のくシ返しチェー２の
回数がｍ３よシ犬になるとエラー補正回路５０内のカウ
ンタ２８８（第７図）がオーバフローし、信号Ｐが出力
される。この信号Ｐの立上シによって多重ジャンプ要求
フラグ用７リツプ７０ツブ６８０′はセットされ、多重
ジャンプ指令Ｕ°　を線６０Ｍ（これは第４図には示さ
れてない）を介してミラー制御回路７４へ出力する。こ
のときオアゲート６６７′アンドゲート６２７および線
６０Ｂを介して信号ＭＪがミラー制御回路７４へ出力さ
れる。ミラー制御回路７４はこの信号Ｕ′　とＭＪの両
方を受けたとき−Ｊｍ（Ｊｍ＝５〜１０）のトラック数
だけのジャンプをするように構成されている。

こうして−Ｊｍだけ多重ジャンプを連続的に実行させる
（ブロック１３８）ｏこのときフリップフロップ６８０
′の高レベル出力Ｕ／はオアゲート６６７’、６７０を
介して線６０Ｆ上に送出される。この線６０Ｆ上の信号
ＭＳはアンドゲート２６（第４図）に送られ、そこでシ
フトレジスタ２８．２９に新しいジャンプ先のトラック
のアドレス信号の取込みを許可する。こうしてディスク
１回転後に新しいアドレス信号がとシ込マ扛る（ブロッ
ク１５０）。またフリップ７０ノブ６８０′の高レベル
出力Ｕ′はオアゲート６６６′を介して線６０Ｈ上に送
られる。この線６０Ｈ上の信号ＲＧはエラー補正回路５
０に送られ、よみ込まれたアドレス信号を補正用メモリ
２７７．２７８に取り込むことを指示する。こうしてブ
ロック１５１の動作が行われる。このときパルスＤの立
下がりによって、フリップフロップ６８０／　の内容は
７リツプフロツプ６８２′へ移され、フリップフロップ
６８２′　をセットする。フリップフロ、プロ８２′の
セット時に端子Ｑの出力の立下がり時にフリップフロッ
プ６８０′はリセットされる。

フリップフロップ６８２′の出力Ｕ／／は線６ＯＮ（こ
れは第４図では図示されていない）を介してミラー制御
回路７４へ送られる。このときＵ／／はオアゲート６３
０′　、アンドゲート６２９を介して線６０Ｃ上に出力
される。この線６ＯＣ上の信号ＳＪはミラー制御回路７
４へ送ら扛る。

ミラー制御回路７４はこれらの信号Ｕ／／とＳＪをうけ
て先の−Ｊｍのジャンプ方向と逆の方向へ１トラップ分
ジャンプするように構成されでいる。

こうしてブロック１５３の動作が行われる。

信号Ｕ　Ｉ／はオアゲート６６８’　　、６７０を介し
て線６０Ｆ上に送られる。このｇ６ｏＦ上の信号ＭＳは
シフトレジスタ２８．２９（第４図）への番地の取ｐ込
みを指示する。こうして１回転後に新しいジャンプ後の
トラックのアドレスがエラー補正回路５０内゛の補正用
メモ！７２７７．２７８に取り込まれる。このときミラ
ー制御回路からのジャンプ数信号シｍが補正用メモリ２
９７にとり込まれる。

こうしてブロック１５０の動作が行われる。以後ブロッ
ク１５１．１５３．１５０の動作がＪｍ回くシ返さｎる
。このくシ返し回数がＪｍをこえるとブロック１２６の
動作に移る。くシ返し回数ＪｍがＪｍをこえたか否かの
チェックはカウンタ６８４′によシ行われる。すなわち
、フリップフロップ６８２がセットさｎた後、パルスＤ
が入力されるだびにアントゲ−１−６８’６’が開かれ
、カウンタ６８４／は１だけカウントアツプする。

こうしてＪｍ回の信号りが入力され従ってＪｍ回の＋１
ジヤンプが行われた後に、Ｊｍ−＋１回目の信号りが入
力されたとき、信号りの立上がシ時にカウンタ６８４′
はオーバフローし、１を出力する。これによりフリップ
フロップ６８２′がリセットされる。こうして４言号Ｕ
　はもはや出力されず、＋１ジヤンプが中止される。エ
ラー補正回路５０は線６０Ｌ′を介してフリップフロン
プロ８０’、６８２’　の出力を監視しており、このフ
リップ７０ツブ６＋（２の出力が高レベルより低レベル
に達したときにエラー補正ルーチン１２６を行なう。

゛以上のようにして高速に、かつ、アドレスの検出を正
確に行なうことができる。

〔発明の効果〕

以上述べた如く本発明に！れば、読取り対象トラックを
変化させてそのアドレスを検出しながら目標トランクを
検索する場合、変化させた後の読取９対象トラツクのア
ドレスにエラーがあったときには、変化させる前の読取
シ対象トラックのアドレスを読取り対象トラックの変化
数だけ変化させで、こ詐を変化させた後の読取り対象ト
ラックのアドレスとするので、アクセスの途中で読出さ
れるアドレスにエラーがあっても誤検索することがない
。

【図面の簡単な説明】

第１図はビデオディスク記録状態図、第２図は読出し信
号図、第３図はアドレス信号およびこれに関連せるタイ
ミング信号図、第４図は第１の実施例の映像ファイルシ
ステムブロック図、第５図はシーケンスコントローラの
論理回路図、第６図はエラーチェック回路のブロック図
、第７図はエラー補正回路のブロック図、第８図は第４
図の装置の動作フローチャート、第９図は第８図のブロ
ック１２５の詳細フローチャート、第１０図は第８図の
ブロック１２６の詳細フローチャート図、第１１図は本
発明の第２の実施例の動作のフローチャート、第１２図
は第２の実施例におけるシ−ケンスコントローラの論理
展開図。５　ｓ　：　減算ａ、２５０：マイクロコンピュータシ
ステム、２７７〜２７９：メモリ嘉　乙　別慶　７図嘉　８　閲堝　ｑ）Ａフパロック／２７　　（、！３んＬ３図ジノへ曝／θ別卑／／）Ａ

Claims

【特許請求の範囲】

■、記録媒体上に設けられた複数の記録溝の各々に識別
信号を記録しておき、読取りヘッドによシ検出された該
識別信号と所望の記録溝に対応する識別信号とを比較し
、それによって該所望の記録溝を検索するランダムアク
セス方法において、上記検出された識別信号と上記所望
の記録溝に対応する識別信号との差に応答しで読取り対
象の記録溝を所定数変化せしめ、変化せしめた後の読取
り対象の記録溝から検出された識別信号がエラーを有す
るか否かを検出し、エラーが検出されたときには変化せ
しめる前の読取シ対象の記録溝から検出された識別信号
を読取り対象の記録溝の上記変化数だけ変化させて上記
変化せしめた後の読取り対象の記録溝の識別信号とし、
正常な識別信号が検出さ′ｔ″したときには当該識別信
号を上記変化せしめた後の読取り対象の記録溝の識別信
号とすることを特徴とするランダムアクセス方法。