JPS5912666Y2 - デ−タ通信システム - Google Patents

Description

【考案の詳細な説明】 本考案はデータ通信装置に関し、詳細には、データ通信
装置において使用され得る形態、転送モード、ボー速度
、および文字の大きさを制御するために周辺制御ワード
を使用するデータ通信装置に関する。

なお、本明細書に示されている並列直列変換器、直列並
列変換器および選択マトリックスは１９７０年１１月２
日出願の米国特許願「データ通信サブチャンネル」に示
されており、メモリーは米国特許第３５２１２４０号「
マルチプログラム・データ処理システムのための同期記
憶制御装置」に示されており、データ通信システムは１
９７０年６月２９日付米国特許願第５０７９２号「テ゛
一夕通信システム」に示されている。

現代のビジネス社会においては、遠く隔れた複数の場所
で発生されるデータを処理するために一般にデータ通信
システムが使用される。

各場所におけるデータはその場所における端末装置を介
してデータ通信システムに入力される。

これら端末装置は人間の読める形式から二進形式にデー
タを変換しこのデータを有線またはマイクロウエーブ中
継システムを介して端末装置から通信制御装置へ転送す
る。

通信制御装置はデータを受取りそれをデータ処理装置へ
転送する。

各端末装置は各種のメッセージコード群、文字長、ビッ
ト速度、メッセージ形式、通信線の形態、転送モード（
同期方式か非同期方式か）に関して相違する。

このように端末装置が各種あるということおよび上記の
ことがらが標準化されていないことにより、データ通信
装置を設計する場合各種の問題が生じる。

データ通信装置はこれら各種の端末装置に適合するよう
に設計されなければならず、更に追加装置を付加可能で
あるか、データ通信システムに接続された端末装置が顧
客の要望により変更できるものでなければならない。

したがって上記各種の動作モードを有する各種形式の端
末装置に接続可能な十分な適応性を有する通信制御装置
を提供することが望ましい。

従来のシステムはモジュール形式に作られ、各モジュー
ルは特定の形式の端末装置に適合するように作られた。

このように作られたモジュールは特定の端末装置または
そのファミリー（同族機種）に適合する。

顧客の要望が既知であれば、適切なモジュールをデータ
通信システムの通信制御モジュールに接続できる。

このようなモジュールを使用するには、各種のモジュー
ルを設計し製造し試験し、保守する必要がある。

そして、各通信線のモジュールのハードウエアは相違し
ており、各機能を実行するために共通のロジックを使用
することは不可能であり、設計の効率は当然に低下する
。

他の従来のシステムはスイッチ、パッチプラグ、パツチ
ボード、または配線手段を用いて各種端末装置に適合す
るようにハードウエアまたはハードウエアモジュールを
変更する。

この場合、“端末装置が各種あるので顧客の要求は極め
て多く変更され得る。

プラグボードおよびハードウエアモジュールの変更によ
り、データ通信システムを保守する場合、各種顧客の装
置を据付ける場合、データ通信システムを試験し診断す
るためのソフトウエアを作る場合に問題が生じる。

そして、各種の構或を有し時々刻々その構或が変化する
システムに対し適用性があり不変のソフトウエアテスト
手段を作ることは非常に困難である。

そのため、各顧客用の試験および診断手段を準備しシス
テムの変更毎にそれを変えなければならなくなる。

本考案は上記従来の技術の欠点を克服するために、入来
メッセージ文字のボー速度を選択し、同期転送か非同期
転送かを決定し、端末装置に命令を与えるための転送で
きるメッセージ文字の大きさを決定するための複数の周
辺制御ワードと復号ロジックを使用するデータ通信シス
テムを提供する。

転送線路の端にある端末装置が変更されると、データ通
信システムのメモリーに記憶されている周辺制御ワード
が変更され、ボー速度は変わり、メッセージ文字の長さ
は変わり、あるいは同期から非同期転送に転送モードが
変わる等が可能となる。

すなわち、多数の端末装置はデータ通信システムにより
調整され、かつこれら装置はシステムのハードウエアを
何んら変更することなく変更され得る。

このために必要なことは、新しい周辺制御ワードをデー
タ通信システムのメモリーに記憶し通信制御装置を再構
或するために使用することである。

したがって本考案の目的は、データ通信システムで受信
できるメッセージ文字の長さを選択する新規な改良した
システムを提供することである。

本考案の他の目的は、データ通信システムで受信できる
メッセージ文字のボー速度を選択する新規な改良したシ
ステムを提供することである。

本考案の他の目的は、通信制御装置と端末装置の間で同
期モードのメッセージ文字転送を使用すべきか非同期モ
ードにすべきかを決定するシステムを提供することであ
る。

本考案の他の目的は、データ通信システムで使用する同
期化文字を選択するために周辺制御ワードを使用する新
規で改良したシステムを提供することである。

本考案の他の目的は、データ通信システムにおいて各文
字と共に使用するストップビットの数を選択するために
周辺制御ワードを使用する新規で改良したシステムを提
供することである。

本考案の更に他の目的は、通信制御装置で受信されるメ
ッセージ文字に対し文字カウンタを再同期させるために
周辺制御ワードを使用する新規で改良したシステムを提
供することである。

要約すれば、本考案は上記目的を達或するために制御装
置およびサブチャンネルを規制するための複数の周辺制
御ワードと復号ロジックを用いるデータ通信システムを
用いる。

これら周辺制御ワードはデータ通信システムのメモリー
に記憶され、システムにより実行されているプログラム
からの信号により読出され、通信制御装置とサブチャネ
ルのレジスタに記憶される。

これら周辺制御ワードは復号され、端末装置により使用
されるボー速度を選択し、読出されるメッセージ文字の
長さを選択し、使用する転送モードを選択するために使
用される。

これら周辺制御ワードは更に、受取るメッセージ文字に
対し制御装置を再同期させまた別の制御機能を実行する
ために使用できる。

本考案はデータ処理およびテ゛一夕通信技術に関連して
いるのでその説明は非常に複雑になるが、データ通信シ
ステムの詳細をすべて述べる必要はないと考える。

したがって当分野に比較的周知のことは本明細書では述
べない。

しかしながら本考案の適用分野の理解を助けるために全
体的な説明を行なう。

まず、本考案を使用するデータ通信システムのブロック
図である第１図を参照する。

第１図に示したデータ通信システムは、データ処理装置
１と、メモリー制御装置２と、メモリー装置即ちメモリ
ー３と、入出力マルチプレツクサ４と、複数のサブチャ
ンネル６ａ〜６ｎを含む通信制御装置５と、および複数
め端末装置１１ ａ〜１１ｎとを含む。

第１図のデータ処理装置１はプログラムの命令にしたが
ってデータを処理する。

処理装置は命令を受取りそれを復号しその表わす演算を
実行する。

演算は処理装置により受取られ、演算中一時そこに記憶
されるデータに対し実行される。

一連の命令はプログラムと呼ばれ、処理装置により実行
される復号可能な演算を含む。

プログラムの命令は順次処理装置に入力され、演算され
るデータと共にメモリー装置に記憶される。

第１図のメモリー装置３は任意の周知の形式のもので良
いが、一般には主メモリーは、夫々語（ワード）を記憶
するアドレス可能なロケーションを有するランダムアク
セス電流一致型メモリーで構或される。

ワードはデータまたは命令を威すものであり、多様な演
算で用いられる特定のフィールドを含むものであっても
良い。

一般に処理装置がデータまたは命令を必要とするときに
は、メモリーサイクルを発生してメモリーにアドレスを
与える。

するとアドレスしたロケーションに記憶されているデー
タまたはワードはメモリーから読出されデータ処理装置
１へ送られる。

プログラムを構威している一連の命令は一般に演算開始
時にメモリーにロード（記憶）され、メモリーの「ブロ
ック」を占める。

このブロックは通常プログラムが終了するまで破壊され
てはならない。

記憶されているプログラムの命令にしたがって処理装置
により演算されるデータはメモリーに記憶されており二
進コード命令にしたがって読出され再び記入される。

データ処理システムとの通信は一般に、磁気テープ処理
装置、紙テープ読取機、パンチカード読取機、遠隔端末
装置の如き入出力装置を介して行なわれる。

入出力装置からの情報の読取りを制御しこれら装置との
間の情報の転送を調整させるために、入出力制御手段が
必要である。

このために入出力制御装置または入出力マルチプレツク
サが設けられテ゛一夕処理システムを各種の入出力装置
に接続する。

入出力マルチプレツクサは各種入出力装置との間での情
報の送受を調整し、かつ１つ以上の人出力装置が通信を
希望しているとき優先順位を決定する。

一般に入出力装置は電気機械的な構或を有しデータ処理
システムの他の部分より非常に遅い動作速度を有するも
ので、入出力マルチプレツクサは、人出力装置との時間
のかかる通信動作を待つことなく正規の速度で処理シス
テムが処理をできるように、一時記憶的バツファ機能を
有する。

メモリーからサブチャンネル６ａ〜６ｎへ供給される二
進情報は送出変復調器８ａ〜８ｎの１つにより被変調情
報に変換され、電話線９ａ〜９ｎを介して端末変復調器
１０１〜ＩｏＨの１つへ送られる。

端末変復調器は端末装置１１ ３〜１１ ｎの対応する
ものにより使用できるようにするために被変調情報を二
進情報し変換する。

端末装置１１ ａ〜１１ ｎの１つにより発生された二
進情報は端末変復調器１０ａ〜１０ ｎの１つにより被
変調情報に変換され、電話線を介して対応する送出変復
調器８ａ〜８ｎへ送られ、送出変復調器はこの情報をサ
ブチャンネル６ａ〜６ｎの対応する１つにより使用でき
るようにするために再び二進情報に変換する。

送出変復調器および端末変復調器は被変調情報を受取り
二進情報に変換すると共に二進情報を受取り被変調情報
に変換する。

第１図に示されている入出力マルチプレツクサは米国特
許第３４１３６１３号明細書の第１図に示されているよ
うに、入出力マルチプレツクサまたは複数の入出力装置
を接続され得る。

本願第１図に示されている通信制御装置５は入出力マル
チプレツクサ４にとっては入出力装置に見えるが、この
通信制御装置は端末装置に接続される複数のサブチャン
ネルを制御する。

第１図の処理装置に関しては米国特許第 ３４１３６１３号明細書を参照されたい。

メモリー装置３は米国特許第３５２１２４０号「マルチ
プログラムデータ処理システム用の同期記憶制御装置」
に示された形式のものでも良い。

データ通信システムの詳細な動作説明は米国特許願第５
０７９２号「データ通信システムＪ （１９７０年６月
２９日出願）に見られる。

第２図は周辺制御ワードｒｐｃｗ，を示しており、これ
らＰＣＷは入来文字のボー速度を選択するために、転送
モードは同期か非同期モードかを決定するために、シス
テムにおいて転送できるメッセージ文字の大きさを決定
するために、および端末装置に指令を与えるために、本
考案において使用される。

ＰＣＷは更に、パリテイを発生しチェックし、データの
転送を制御し、メッセージの終りを検出するために使用
できる。

一般的なＰＣＷの４形式が第２図に示されており、夫々
「０」〜「３」なる数字で区別されている。

この４形式はビット０および１のフィールドにより区別
される。

これらビット０および１はまた、周辺制御ワードの夫々
を通信制御装置５の特定部分へまたはそれに接続されて
いるサブチャンネルの一部へ送るために使用される。

ｐｃｗｏは０ビットおよび１ビットに二進０を含む。

０および１ビットに二進Ｏがある場合には通信制御装置
はビット２〜５のフィールドを指令としてビット７〜１
１をサブチャンネル番号として読取る。

周辺制御ワードＰＣＷ１は識別フィールドに二進１を有
し、この場合には通信制御装置は指令ビット２〜５、サ
ブチャンネル番号を含むビット７〜１１，別の指令を含
むビット２４〜３５を、読取る。

通信制御装置はＰＣＷ１を受取るとビット２４〜３５の
フィールドをサブチャネルへ送り、サブチャネルはこれ
らビットをその指令レジスタに記憶する。

ＰＣＷ２はビット２〜５の指令を、ビット７〜１１にサ
ブチャネル番号を、ビット１２〜１６に構戊（語）を、
ビット２４〜３５に非同期構或を、夫々含む。

ＰＣＷ３はビット２〜５に指令を、ビット７〜１１にサ
ブチャネル番号を、ビット１２〜１６に構或を、ビット
２４〜３５に同期構威を、夫々含む。

下記表はｐｃｗｏおよびＰＣＷ１の二進コード指令フィ
ールド（ビット２〜５）の例である。

左側の欄は指令フィールドの８進コードを示し、右側の
欄はビット２〜５における二進コードにより表わされる
指令を示している。

８進 ＰＣＷＯおよびｐｃｗ１に対する二進コード指令
フィールド ０ 指令を送らない。

これはＰＣＷ１のビット−２４〜３５の指令をサブチャ
ネルへ送るとき必要であるが、ビット２〜５の指令は通
信制御装置へ送られない。

１ 人力状態を送る。

特定したサブチャネルは入力状態を記憶する必要がある
。

２ 出力状態を送る。

特定したサブチャネルは出力状態を記憶する必要がある
。

３ 構或状態を送る。

サブチャネルは構或状態を記憶する必要がある。

４ マスクをセットする。

特定したサブチャネルはマスクされ動作を停止し、マス
クが外されるまで動作は禁止される。

５ マスクをリセットする。

特定したサブチャネルはマスクから外され正規の動作を
回復する。

上記は二進コード指令の一例であり、これら指令はＰＣ
ＷＱおよびＰＣＷ１により通信制御装置およびサブチャ
ネルへ送られ得る。

更に、ＰＣＷＱおよびｐｃｗ１のビット２〜５において
他の指令を送ることも可能である。

ＰＣＷ１によりビット２４〜３５における指令がサブチ
ャンネルに送られると、サブチャンネルはメッセージを
受取ったりメッセージを送出すように条件づけられ、端
末装置はターンオンしあるいは別の多数の機能を達或す
る。

ｐｃｗ２およびＰＣＷ３におけるビット２〜５は転送さ
れるメッセージ文字のビットの数を決定するために使用
される。

例えば、ビット２〜５における８進数１４は５ビット文
字を、８進数１５は６ビット文字が用いられること等を
示す。

ＰＣＷ２およびＰＣＷ３におけるビット１２〜１６は、
転送される文字に対しパリテイを発生すべきかを決定す
るために、受取る文字に対しパリテイをチェックすべき
かどうかを決定するために、パリテイを感知するために
、文字の制御と配列に対しテーブル（表）機能を使用す
るために、および別のテ゛一タ制御ワードを使用するた
めに、使用され得る。

同期転送モードを使用するときはＰＣＷ３が用いられる
。

ＰＣＷ３においてビット２８〜３５は端末装置が同期モ
ードであるときの通信制御装置および端末装置のボー速
度を決定するために使用される。

例えば、第１図に示したデータ通信システムにおいては
一般に１１０から１８００の間のボー速度が使用できる
。

ビット２８〜３５は、入来メッセージ文字とタイミング
信号を同期させるための同期文字を選択するのに使用さ
れる。

次に第３図に示した通信制御装置と第４図に示したサブ
チャネルの動作を第２図に示したＰＣＷと第１図に示し
たデータ通信システムを参照して説明する。

第４ａ図および第４ｂ図は相互に側面で合わされる。

第４ａ図の右側から出ているリードは第４ｂ図の左側か
ら出ているリードに接続される。

通信制御装置により利用されるＰＣＷ（周辺制御ワード
）はメモリー制御装置２ （第１図）によりメモリー３
から読出され、入出力マルチプレツクサ４を介して通信
制御装置５へ転送される。

このＰＣＷはデータ出力線１２（第３図）を介してテ゛
一夕出力レジスタ１４へ送られ、入出力マルチプレツク
サからの線１３におけるＣＯＮ信号によりレジスタ１４
へ入力される。

レジスタは、処理されるデータまたはシステムの内部で
転送されるデータまたは命令を一時記憶する機能を有す
る。

レジスタはデータの各ビットを記憶する複数のフリップ
フロツプから或る。

本考案において使用できるレジスタはミルマンおよびタ
ウ氏著の「パルス、テ゛イジタル、スイッチング波形」
の第３４３頁及至第３４７頁に示されている。

ビット０〜３５から戒る完全なＰＣＷはレジスタ１４
ニ記’ｔｔされる。

ＰＣＷの各部分はレジスタ１４の出力リードを介して識
別デコーダすなわちＩＤテ゛コーダ１５、演算デコーダ
すなわちＯＰデコーダ１６、アドレスデコーダ１７、構
戊レジスタ１９およびサブチャネルへ送られる。

ＰＣＷのビッ｝Ｏおよび１よＩＤデコーダ１５へ、ビッ
ト２〜５はＯＰデコーダ？６へ、ビット７〜１１はアド
レスデコーダ１７へ、ヒット１２〜１６は構或レジスタ
１９へ、ビット２４〜３５はサブチャネルへ、夫々送ら
れる。

ＰＣＷのビツ｝Ｏおよび１はＩＤデコーダ１５により４
つの信号ＩＤＱ〜ＩＤ３に復号される。

ＰＣＷがビット０および１に二進０を有するときＩＤデ
コーダは出力信号をＩＤＱ線３５へ供給する。

ＰＣＷが最初の２ビットに二進０および１を有するとき
ＩＤデコーダ１５はＩＤＩ線２９に信号を供給する。

同様に、ＰＣＷの最初の２ビットに二進１および０が存
在するときＩＤ２線３２に信号が現われ、二進１および
１があるときはＩＤ３線３４に信号が与えられる。

同様に他のデコーダ１６および１７はそれに接続されて
いる線のビットを復号し出力リードに複数の信号を与え
る。

例えば、デコーダ１６はＰＣＷのビット２〜５を使用し
て線０〜１５に信号を与える。

線０〜１１は指令レジスタ２０に結合されており、線１
２〜１５は第４図のサブチャネルに接続されているテ゛
一夕出力母線ｒＤＯＢＵｓ，２３に結合されている。

本考案において使用できる形式のデコーダは前記著書「
パルス、デイジタル、スイッチング波形」の第３４９頁
乃至第３５２頁に示されている。

ｐｃｗｏまたはＰＣＷ１がテ゛一夕出力レジスタ１４に
記憶されていると、ＩＤテ゛コーダ１５は信号を供給し
、その信号はＯＲゲート２４を介してＡＮＤゲート２７
の一方のリードへ送られる。

ＣＯＮ信号は遅延回路３０により遅延されＡＮＤゲート
２７の他方の入力へ供給される。

それによりゲート２７は開きパルスが指令レジスタ２０
へ供給される。

レジスタ２０へ供給されたパルスによりＯＰデコーダ１
６からの線０〜１１における二進信号は指令レジスタ２
０へ入力される。

これら二進ビットはレジスタ２０に記憶されデータ通信
システムの制御ロジック（図示せず）に送られる。

この制御ロジックの一部は米国特許願第５０７９２号「
データ通信システム」の第８図に示されている。

レジスタ２０に記憶されている二進ビットにより制御ロ
ジックは「状態記憶」の如き各種の機能を達戊する。

アドレスデコーダ１７はＰＣＷのビット７〜１１を使用
して、ＰＣＷに含まれている制御情報を受取るべきサブ
チャネルの番号を復号する。

デコーダ１７からの復号された信号は、制御ゲート可能
化信号すなわちＣＧＥ信号として線１８を介して第４図
のサブチャネルへ送られる。

線は一本「１８」シか示されていないが、実際にはアド
レスコーダ１７からデータ通信システムのサブチャネル
の夫々に線が存在する。

ＰＣＷ２またはＰＣＷ３がデータ出力レジスタ１４に記
憶されているときＩＤデコーダ１５に送られるビット０
および１によりこのテ゛コーダは線３２のＩＤ２信号ま
たは線３４のＩＤ３をＯＲゲート２５へ送る。

ゲート２５がＩＤ２またはＩＤ３信号を受取ると、この
信号はゲート２５を介してＡＮＤゲート２８の一方のリ
ードへ送られる。

遅延回路３０により遅延したＣＯＮ信号はゲート２８の
他方のリードへ送られ、ゲート２８は開きパルスは構或
レジスタ１９へ送られ、ＰＣＷのビツ｝ １２〜１６は
レジスタ１９に記憶される。

レジスタ１９は５つのフリツプフロツプを含み夫々はビ
ット１２〜ｌ６の１つを記憶する。

これらビット１２〜１６の夫々はリード２１ ａ〜２１
ｅの１つに、ＳＥＮＤ ＰＡＲＩＴＹ（パリテイ送出
）、ＲＥＣＥＩＶＥ ＰＡＲＩＴＹ （ハリテイ受取
）、ＴＡＢＬＥＬＯＯＫ ＵＰ ＥＮＡＢＬＥ （
テーブルルックアップ作動）、ＳＥＬＥＣＴ ＯＮＥ
ＯＲ ＴＷＯ ＩＣＷ（１つまたは２つのＩＣ
Ｗを選択）、等の信号を与えるために使用される。

これらリード２１ ａ〜２１ ｅは通信制御装置のロジ
ック（図示せず）に接続される。

デコーダ１５， １６および１７で発生された信号およ
び入出力マルチプレツクサからの信号は第３図の制御装
置から第４図のサブチャネルへ送られる。

デコーダ１７からのＣＧＥ信号、デコーダ１５からのＩ
Ｄ Ｏ −ＩＤ ３信号、デコーダ１６からのｏｐ１２
〜１５信号、レジスタ１４からのＤＯＲ２４〜３５信号
は、サブチャネルに接続されているテ゛一夕出力母線す
なわちＤＯＢＵＳ線２３へ送られる。

ＤＯＢＵＳ２３はケーブルであり複数のリードを含み、
各リードはデコーダからレジスタへの二進ビットの夫々
に対応している。

線１８（第４図）のＣＧＥ信号と線３３の遅延したＣＯ
Ｎ信号によりＡＮＤゲート３６は開き、ＤＯＢＵ８２３
の信号はＡＮＤゲート３７， ３８， ３９および４０
を介してサブチャネルの適切なレジスタへ送られる。

ｐｃｗｏが制御装置に記憶されているときＩＤＯ信号が
線４３に与えられ、ＡＮＤゲート３７の一方のリードへ
送られる。

ＩＤＱ信号とＡＮＤゲート３６からの信号によりゲート
３７は開き、ＩＤＯ信号はＯＲゲート５１を通過し、Ｏ
Ｐ １２〜１５ビツ１・はサブチャネル指令レジスタ５
８へ入力される。

ＰＣＷ１が制御装置に記憶されているとき、線４４のＩ
ＤＩ信号とゲート３６からの信号によりＡＮＤゲート３
８は開き、ＯＰ１２〜１５ビットはサブチャネル指令レ
ジスタ５８へ入力され、ＤＯＲ２４〜２９は制御レジス
タ５９へ入力され、ＤＯＲ３Ｑ〜３５ビットは装置制御
レジスタ６０へ入力される。

ＤＯＲビット３０〜３５は複数の制御指令を含み、変復
調器を介して端末装置へ送られる。

制御レジスタ５９はＴＲＡＮＳＭＩＴ ＥＮＡＢＬＥ
（転送可能）信号を発生し、この信号により並列直列変
換器７５は作動される。

サブチャネル指令レジスタ５８および制御レジスタ５９
ハＲＥＳＹＮＣオヨヒＲＥＣＥＩｖＥＥＮＡＢＬＥ信号
を発生し、直列並列変換器７６へ送る。

このＲＥＣＥＩＶＥ ＥＮＡＢＬＥ（受信可能化）信
号により変換器７６は動作する。

ＰＣＷ２が制御装置に記憶されていると、線４５のＩＤ
２信号とＡＮＤゲート３６からの信号によりＡＮＤゲー
ト３９は開き、信号を発生し、ｏｐ１２〜１５およびＤ
ＯＲ２４〜３５信号をサブチャネル構或レジスタ５７へ
入力させる。

ＡＮＤゲート３９からのこの信号によりモードフリツプ
フロツプ５４はセットされ、二進１がＱ一出力リードに
現われ、信号がＡＮＤゲート６８の一方のリードに与え
られる。

サブチャネル構或レジスタ５７に記憶されている二進ビ
ットにより線６２の信号が復号または選択マトリックス
６４へ送られ、マトリックス６４は発振器６３により発
生される８つのタイミング周波数の１つを選択しそのタ
イミング周波数をＡＮＤゲート６８の他方のリードへ送
る。

ゲート６８が開き、選択したタイミング周波数はＯＲ回
路７２を介して並列直列変換器７５の入力へ、そして直
列並列変換器７６へ送られる。

本発明で用い得る形式の選択マ｝ ＩＪツクス゛は、上
記特許願「データ通信サブチャネル」の第２図に示され
ている。

本考案において使用され得る並列直列変換器は上記特許
願の第５図に、直列並列変換器は同じく第４図に示され
ている。

図示した形式の並列直列変換器は複数の入力リードに存
在するいくつかのデータピットを一度にすべて受取り出
力リードへこれらビットを一度に１ビットづつ転送する
。

直列並列変換器は入力リードにおけるビットを一度に１
ビットづつ受取りこれらビットを複数の出力リードヘ一
度にすべて転送する。

図示した形式のＯＲ回路はその２つの入力リードの１つ
に二進１が供給されたとき出力リードに二進１を発生す
る。

その他の条件下ではこのＯＲ回路は出力リードに二進Ｏ
を発生する。

本考案において使用できる形式のＯＲ回路は上記「パル
ス、デイジタル、スイッチング波形」の第３２６頁乃至
第３２８頁に記載されている。

ＰＣＷ３が使用されるときは、線４６におけるＩＤ３信
号がＡＮＤゲート４０の一方のリードへ供給されＡＮＤ
ゲート３６からの信号がＡＮＤゲート４０の他方のリー
ドへ供給されるので、ＩＤ３信号はゲー｝ ４０を通過
する。

ＡＮＤゲー｝ ４０からの信号によりモードフリップフ
ロツプ５４はリセットされ、二進１がＱ出力端子に現わ
れる。

ＡＮＤゲート４０からの信号は又ＯＲゲート５０へ送ら
れ、ＯＰ１２〜１５信号及びＤＯＲ２４〜３５信号はレ
ジスタ５７へ送られる。

モードフリツプフロツプ５４のＱ出力リードからの二進
１はＡＮＤゲート６９のリード７１へ送られ、使用され
る端末装置からの外部タイミング周波数はＡＮＤゲート
６９のリード７０へ送られ、ゲート６９は開く。

リード７０からのタイミング周波数はＯＲゲート７２を
介して並列直列変換器７５へ更に直列並列変換器７６へ
送られる。

サブチャネル構或レジスタ５７に記憶されている二進ビ
ットは、使用する文字の長さを決定し変換器７５および
７６に対するストップビットを与えるために、線６５を
介して変換器７５および７６へ送られる。

モードフリップフロツプ５４からの二進１は又これら変
換器７５および７６を非同期モードで動作させるために
線８７および８８を介してこれら変換器へ送られる。

変換器７５はシフトレジスタから或り、通信制御装置か
らの線７４はこの変換器のビット位置の夫々に接続され
ている。

したがって、文字は並列形式で変換器に入力され出力線
７９を介して線７９に接続されている端末装置に直列形
式で転送される。

タイミング入力線８９の信号は情報が出力線７９を介し
て転送される速度を決定し、線９１の信号は線７９を介
して送出される文字の長さを決定する。

変換器７６は端末装置から線８０を介して直列形式で入
力する入力データを受取り、この情報を変換器７５にお
けるレジスタに相似なレジスタに並列形式に変換して記
憶する。

これら二進ビットは次に並列形式でデータ出力線８１に
送られ、通信制御装置へ送出される。

クロツク入力線９４および文字長線９６における信号は
、入来するメッセージ文字を同期させ周知の方法でそれ
らを並列形式に変換するために使用される。

【図面の簡単な説明】

第１図は本考案を具体化し得るデータ通信システムの簡
単なブロック図である。 第２図は通信システムにおいて用いられる英数字制御ワ
ード（語）の図である。 第３図は本考案にしたがって作られたデータ通信システ
ムの一部の簡単なブロック図である。 第４図（第４ａ図および第４ｂ図から或る。 ）は本考案にしたがって構威された通信制御装置サブチ
ャネルの一部の簡単なブロック図である。 図面において、１は処理装置、２はメモリー制御装置、
３はメモリー、４は入出力マルチプレツクサ、５は通信
制御装置、６ａ〜６ｎはサブチャネル、８ａ〜８ｎは送
出変復調器、９ａ〜９ｎは電話線、１０８〜１０ ｎは
端末変復調器、１１ ８〜１１ ｎは端末装置、を夫々
示す。

Claims (1)

1. 【実用新案登録請求の範囲】 処理装置１と、主メモＩＪ−２，３と、通信制御装置５
   と、および端末装置１１ ｉとを有するデータ通信シス
   テムにおいて、 前記主メモリーは複数の周辺制御ワードを保持しており
   、 前記通信制御装置における記憶レジスタ装置１４と、 前記主メモリー及び前記記憶レジスタ装置に結合してお
   り前記主メモリーから周辺制御ワードを選択的に読出し
   該周辺制御ワードを前記通信制御装置の前記記憶レジス
   タ装置に置く装置４，１２と、 前記記憶レジスタ装置に結合しており前記周辺制御ワー
   ドを使用して複数のボー速度から１つのボー速度を選択
   する装置３９， ５４， ５７， ６３， ６４， ６
   ８と、 前記記憶レジスタ装置に結合しており前記通信制御装置
   と前記端末装置の間でツツセージ文字を転送するとき前
   記選択したボー速度を使用する装置５９， ７５， ７
   ６と、 前記記憶レジスタ装置に結合しており前記周辺制御ワー
   ドを使用して前記通信制御装置と前記端末装置の間での
   メッセージ文字転送のモードを選択する装置３９， ４
   ０， ５４， ８７， ８８と、および、 前記記憶レジスタ装置及び前記端末装置に結合しており
   前記周辺制御ワードを使用して前記端末装置へ制御指令
   を与える装置３８， ６０と、から戒るデータ通信シス
   テム。