JPS59125108A - プログラムアツテネ−タの制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明はプログラムアッテネータを構成する複数のア
ッテネータのうち所望のアッテネータを組み合せて信号
源が出力する信号の減衰量を制御するプログラムアッテ
ネータの制御回路に係り、特に前記プログラムアッテネ
ータの総切換回数を表示゛または報知してこの総切換回
数を操作者に知らせるようにしたプログラムアッテネー
タの制御回路に関する。

被テスト機器にテスト用の信号を供給する信号発生器に
おいては、通常この信号発生器の出力段側に複数のアッ
テネータから構成されるプログラムアッテネータを設け
、キー人力された出力レベルデータに基づいて前記複数
のアッテネータの組み合せを変えて被テスト機器に供給
する信号のレベルを制御するようになっている１、 第１図はこのようなプログラムアッテネータを用いた信
号発生器の回路構成例を示すブロック図である３、この
図において、１は７０ログラムアツテネータであり、こ
のプログラムアッテネータ１は順次直列に接続された６
　０　ｄＢ　アッテネータ２〜１０　ｄＢアッテネータ
５および８ｄ１３　アツテネータロ〜１　ｄＥ　アッテ
ネータ９から構成され、これらの６０　ｄＢ　アッテネ
ータ２〜］、ｄＢアッテネータ９の組み合せにより増幅
器１ｏを介して供給される信号＃１１からの信号を所定
値まで減衰させて出力端１２から出力する。そしてこの
場合、キー入力回路１３を介して新たな出力レベルを設
定すれば、中央処理回路１４がこの出力レベルを対応す
るｄＢ値に変換して表示回路１５に表示すると共に、こ
のｄＢ値からオン状態にするアッテネータとオフ状態に
するアッテネータとの組み合せを求め、これをアッテネ
ータ制御回路１６に供給（７てプログラムアッテネータ
１のも同１ｉｆｔスイツチ１７〜２４のうち必要なもの
を切換え、出力ｒ＜ｒＭ　ｌ　２から出力され、る信号
のレベルを新たな出力レベルに設定しなおす。

ところでこのような信号発生器に用いられていもプログ
ラムアノテｅ、−夕１は機械的な接点を有ｒる同軸スイ
ッチ１７〜２４の切換えによってその減衰量を変イ６ヒ
させるものであるから、霜、気回路部分に比べて故障率
が高く、これらの故障率を低下させない限り、装置全体
の故障率を低下させることはできない。

この発明は上記の点に鑑み、プログラムアッテネータの
故障に起因する装置全体の故障率を低下させることがで
きると共に、このプログラムアッテネータの故障予知お
よび故障した時の原因調査並びに信頼性等のフィールド
データをも把握することができるプログラムアッテネー
タの制御回路を提供することを目的としている。

そしてこの発明によるプログラムアッテネータの制御回
路においてはこの目的を達成するだめに、７０ログラム
アツテネータを構成している複数のアッテネータの総切
換回数を記憶するメモリ回路と、このメモリ回路をパン
クアップして前記総切換回数全保持させるバンクアップ
用の電源回路ト、入力データに応じて前記複数のアッテ
ネータの組み合せを変えると共に、前記メモリ回路の総
切換回数を更新して前記メモリ回路に新たな総切換回数
を記憶させ、かつ必要に応してこの新だな総切換回数全
報知する中央処理回路とを具備しＺヒこ吉を特徴として
いる。

以下この発明を図面に示す一実施例にしたがって説明す
る。

第２図はこの発明によるプログラムアッテネータの制御
回路を用いた信号発生器の一回路構成例を示すブロック
図である。この図において、１１１／′ｉ設定された振
幅および周波数の信号を発生ずる信号源であり、この信
号源１１の出力は増幅器１０で増幅されてプログラムア
ッテネータｌａの６０ｄ　Ｂアッテネータ２に供給され
る。、６０ｄＢアツテネータ２ば６０　ｄＢ減衰器２５
とこの６０　ｄＢ減衰器２５の入力端および出力端に各
々接続される第１、第２接点１７ａ、１７ｂを有する同
軸スイッチ１７とから構成されるものであり、この同軸
スイッチ１７の共通接点１７ｃＫ得られる信号ｕ４−Ｏ
ｄＢアッテネータ３に供給される。４０ｄＢアツテネー
タ３ば」二連した６、０ｄＢアツテネータ２と同様に構
成されるものであり、この４０　ｄＢアッテネータ３の
出力（は前記６０　ｄＢアッテネータ２鰺よび４０　ｄ
Ｂアッテネータ３と同様に構成される２　０　ｄＢアッ
テネータ４．１０ｄＢアツテネータ５を順次弁して次段
のプログラムアッテネータ１ｂに供給される。プログラ
ムアッテネータ１ｂはプログラムアッテネータ１ａの出
力を前記６０ｄＢアツテネータ２〜１０ｄＢアツテネー
タ５と同様な８ｄＢアッテネータ６〜］、ｄＢアッテネ
ータ９を順次通過させて出力端子１２から出力する。

また、１３は前記プログラムアッテネータ１ａ。

１ｂの減衰量を入力するだめのキー入力回路であり、こ
のキー入力回路１３から入力されたデータ（入力データ
）は中央処理回路１４に供給される。

中央処理回路１４はマイクロプロセッサなどから構成さ
ｒｔ、前記キー入力回路】３からの入力データに基づい
てプログラムアッテネータ１　ａ　、　１．　ｂを制御
するものであり、この中央処理回路１４の出力（ｄアッ
テネータ制御回路１６に供給される。

アッテネータ制御回路］６は前記中央処理回路１４が出
力する組み合せデータに基づいてプログラムアッテネー
タｌａ、ｌｂ内の各アッテネータ２〜９を駆動するもの
であυ、このアッテネータ制御回路１６の各出力は各々
対応する同軸スイッチ１７〜２４に供給され、これらの
各出力により各同軸スイッチ１７〜２４０オン／オフが
制御される。

例えば、前記中央処理回路１４が６０　ｄＢアッテネー
タ２と８ｄＢアツテネータ６とをオンにする組み合せデ
ータを出力した場合、このアッテネータ制御回路１６は
６０　ｄＢアッテネータ２の同軸スイッチ１７と８ｄＢ
アツテネータ６の同軸スイッチ２１ｉにオンｆ言号を供
給して同軸スイッチ１７の共通接点１７ｃと第２接点１
７ｂとを接続させると共に、同軸スイッチ２１の共通接
点２１ｃと第２接点２１ｂとを接続させる。これにより
、フ０ログラムアッテネータｌａの減衰８は６０　ｄＢ
になυ、かつプログラムアッテネータ１ｂの減衰量は８
ｄＢとなる。

また前記中央処理す路１４の出力は表示回路１５にも供
給される。表示回路１５はＬＣＤ（液晶表示素子）およ
びこのＬＣＤを駆動する駆動回路などから構成されるも
のであり、前記中央処理回路１４が出力するデータおよ
び各アッテネータ２〜９の各総切換回数データを表示す
る。

また前記中央処理回路１４の出力はメモリ３３にも供給
される３、メモリ３３はこの中央処理回路１４の処理結
果を記憶するＲＡＭ（ランダムアクセスメモリ）などか
ら構成されるものであり、前記中央処理回路１４が第１
〜第８の読出し信号を出力した時に記憶している各アッ
テネータ２〜９の総切換回数データ２−ａ〜９−ａを読
み出して前記中央処理回路１４に供給し、またこの中央
処理回路１４が第１〜第８の書込み信号を出力した時に
これら第１〜第８の書込み信号に対応して出力される新
たな総切換回数データ２−ａ〜９−ａを各々対応する記
憶エリアに記憶する。そしてこの場合、このメモリ３３
は電池（あるいはバッテリ）などのバックアップ電源３
４によりバックアップされ、信号発生器の主電源スイッ
チ（図示略）が断となった場合にもこのメモリ３３に記
憶されている各総切換回数データ２−ａ〜９−ａが保護
される。

次に以上の構成になるこの実施例の動作を第３図（イ）
に示すアッテネータ切換モードにおけるフロチャートお
よび第３図（ロ）に示す表示モードにおけるフロチャー
トを参照しながら説明する。

まず、アッテネータ切換モードにおいては、入カキ−が
操作されると、キー入力回路１３からこの操作内容を示
す入力データが出力されて中央処理回路１４に供給され
る。これにより、中央処理回路１４は第３図（イ）に示
すステップＳＬ、Ｓ２を実行した後に、入力データの示
す総減衰量を求めて出力レベルを表示回路１５に表示さ
せると共に（ステップＳ３．Ｓ４）、この後ステップＳ
５におめて総減衰量からオン状態にするアッテネータと
オフ状態にするアッテネータとを求める。次いで、この
中央処理回路１４はステップ８６に実行してステップＳ
５において求めた各アッテネータのオン／オフデータ（
組み合せデータ）をアッテネータ制ｆｓ１回路工６に出
力してプログラムアッテネータｌａ、ｌｂの減衰量をキ
ー入力回路１３を介して入力された歇と一致させる１、
そして次に、ステップＳ７を実行して前回のアッテネー
タ切換モードにおける各アッテネータ２〜９のオン／オ
フ状態と今回のアッテネータ切換モードにおいて得うれ
た谷アッテネータ２〜９０オン／オフ状態とを比較し、
これらが完全に一致していない場合にステップ８８を実
行して一致していないアッテネータに対応する読出し信
号を出力してメモリ３３に記憶されている各総切換回数
データを読出すと共に、これに「１」を加算し、この加
算結果を書込み信号と共に出力してメモリ３３に書き込
む（ステップＳ９）。

以下入カキ−が操作される毎に、上述した動作がくり返
し実行される、６したがって、ｆｏダラムアソテネータ
ｌａ、Ｉｂ内の各アッテネータ２・〜９のいずれかを切
換えれば、この切換られたアッテネータの総切換回数が
インクリメントされてメモリ３３に再記憶される。

一方キー入力回路１３を介して表示モード全選択した場
合においては、ステップ３１０に介してステラ、Ｏｓ　
１１−８　ｌ　９が順次実行されてメモリ３３に記憶さ
れている１　０　ｄＢアッテネータの総切換回数データ
９−ａ〜６０ｄＢアッテネータの総切換回数データ２−
ａが表示回路］５によって表示される。

このように、このプログラムアッテネータの制御回路に
おいてはプログラムアッテネータＩａ。

ｌｂ内の各アッテネータ２〜９の総切換回数データ２−
ａ〜９−ａをメモリ３３に記憶させると共に、各アッテ
ネータ２〜９が切換えられた時に対応する総切換回数デ
ータ２−ａ〜９−ａに「１」を加算してこれらを更新す
るようにしたので、これらのプログラムアッテネータｌ
ａ、ｌｂをセントした時にメモリ３３内の総切換回数デ
ータ２−ａ〜９−ａを「０」にセットするだけで各アッ
テネータ２−Ｊ９の総切換回数値を得ることができると
共に、表示回路１５によってこれを表示させるようにし
たので、各アッテネータ２〜９の寿命が来る前にこれ全
操作者に知らせることができる９、しだがって、寿命５
００万回のアッテネータを用いた場合にはこの５００万
回以下でこれ全交換させることができ、各アッテネータ
２〜９の故障に起因する装置全体の故障率を低下させる
ことができる。さらにこの場合、表示モードにした時に
各アッテネータ２〜９の総切換回数を個別に表示するよ
うにしているから、各アッテネータの故障予知および故
障した時の原因調査のフィールドデータを把握すること
ができると共に、信頼性などのフィールドデータをも杷
握することができる。

以上説明したようにこの発明によるプログラムアッテネ
ータの制御回路（は、プログラムアッテネータを構成し
ている各アッテネータの総切換回数を求めると共に、必
要に応じてこれを表示するようにしだので、プログラム
アッテネータの故障に起因する装置全体の故障率を低下
させることができると共に、このプログラムアッテネー
タの故障子知金行なうことができ、さらに故障した時の
原因調査並びに信頼性などのフィールドデータをも杷握
することができる。

【図面の簡単な説明】

第１図は従来のプログラムアッテネータの制御回路を用
いた信号発生器の回路構成例を示すブロック図、第２図
はこの発明によるプログラムアッテネータの制御回路の
一実施例を適用した信号発生器の回路構成例を示すブロ
ック図、第３図（イ）はこの実施例におけるアッテネー
タ切換モード時の動作を示すフローチャート、第３図（
コ）はこの実施例における表示モード時の動作を示すフ
ローチャートである。 １ａｌｌｂ・・プログラムアッテネータ、２〜９・・ア
ッテネータ、１１・・信号源、１３・・キー入力回路、
１４・・・中央処理回路、１５・・・表示回路、１７〜
２４・・・同＠ｌスイッチ、３３・・・メモリ回路、３
４・・・バックアップ電源。 特許出願人　安立電気株式会社 代理人・弁理士　　西　　村　　教　　光（イ） ３　図 （ロ） ３

Claims (1)

【特許請求の範囲】
1. プログラムアッテネータを構成する複数のアッテネータ
   のうち所望のアッテネータを組み合せて信号源が出力す
   る信号の減衰量を制御するプログラムアッテネータの制
   御回路において、前記複数のアッテネータの総切換回数
   を記憶するメモリ回路と、このメモリ回路をバックアッ
   プして前記総切換回数値を記憶保持させるバックアップ
   用の電源回路と、入力データに応じてｔ？ｉＪ配複数配
   子数テネータの組み合せを変えると共に、前記メモリ回
   路の総切換回数を更新して前記メモリ回路に新たな総切
   換回′ｅ、を記憶させ、かつ必要に応じてこの新だな総
   切換回数を報知する中央処理回路とを具備したことを特
   徴とするプログラムアッテネータの制御回路。