JPS59124765A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS59124765A
JPS59124765A JP23375982A JP23375982A JPS59124765A JP S59124765 A JPS59124765 A JP S59124765A JP 23375982 A JP23375982 A JP 23375982A JP 23375982 A JP23375982 A JP 23375982A JP S59124765 A JPS59124765 A JP S59124765A
Authority
JP
Japan
Prior art keywords
layer
aluminum
titanium
silicon
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23375982A
Other languages
Japanese (ja)
Inventor
Kiyoshi Watabe
渡部 潔
Toshio Kurahashi
倉橋 敏男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23375982A priority Critical patent/JPS59124765A/en
Publication of JPS59124765A publication Critical patent/JPS59124765A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes

Abstract

PURPOSE:To obtain the semiconductor device with a Schottky barrier gate type electrode, which can allow a latitude in SBH (Schottky barrier height) and can prevent the generation of a polyflower phenomenon, and a wiring as an extension of the electrode. CONSTITUTION:The device has electrodes and wirings in which a titanium layer 14, an aluminum group metalic layer 15 (an aluminum layer or a layer consisting of an alloy of aluminum and silicon or magnesium or copper or the like), a barrier layer 16 consisting of a conductive nitride or carbide (a nitride of hafnium or tantalum or vanadium or the like or carbide of hafnium or tantalum or vanadium or molybdenum or tungsten or a nitride or carbide of titanium or a compound of titanium and tungsten) and an aluminum group metallic layer 17 (an aluminum layer or a layer consisting of an alloy of aluminum and silicon or magnesium or copper or the like) are laminated in said order.

Description

【発明の詳細な説明】 (1)発明の技術分野 本発明は半導体装置に関する。特に、半導体装置用電極
・配線の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION (1) Technical Field of the Invention The present invention relates to a semiconductor device. In particular, it relates to improvements in electrodes and wiring for semiconductor devices.

(2)技術の背景 半導体装置用電極の一つとして、例えばショットキバリ
ヤダイオード等に使用されるショットキバリヤ電極があ
る。ショットキバリヤ電極においては、そのバリヤハイ
ド、すなわち、金属と半導体との接触こより半導体表面
に形成されるエネルギー障壁の高さを制錘することが必
要とされる場合が多い。このショットキバリヤバイト(
以下、SBHという。)を制御する手段として、異種の
金属よりなる積層体を利用する手法が一般に使用されて
いる。例えば、シリコン(Si)上にアルミニウム(A
1)よりなる電極を設ける場合、アルミニウム(A1)
−シリコン(Sl)のSBHは0,65〔eV)である
が、シリコン(Si)上に1. ooo に1程度以下
の厚さのチタン(Ti)よりなる層を介在させて、その
上にアルミニウム(A1)よりなる電極を設けると、そ
のS B Hは上記のSBHの値0、65 [eV]と
チタン(Ti)とシリコン(Si)トノ間に発生するS
BHの値0.55 [eV]との間でTiよりなる層の
厚さを任意に制御することにより変えられる。
(2) Background of the Technology One of the electrodes for semiconductor devices is a Schottky barrier electrode used in, for example, a Schottky barrier diode. In Schottky barrier electrodes, it is often necessary to control the height of the barrier hide, that is, the energy barrier formed on the semiconductor surface through the contact between the metal and the semiconductor. This Schottky Bariyabait (
Hereinafter referred to as SBH. ) is generally used by using a laminate made of different metals. For example, aluminum (A) is placed on silicon (Si).
1) When providing an electrode made of aluminum (A1)
-The SBH of silicon (Sl) is 0.65 [eV], but the SBH on silicon (Si) is 1. ooo If a layer made of titanium (Ti) with a thickness of about 1 or less is interposed and an electrode made of aluminum (A1) is provided on the layer, the S B H will be equal to the value of the above SBH 0, 65 [eV ] and S generated between titanium (Ti) and silicon (Si).
The BH value can be changed between 0.55 [eV] by arbitrarily controlling the thickness of the layer made of Ti.

一方、電極コンタクト用窓にアルミニウム(AI)等よ
りなる金属電極を設けるに先立ち、この電極の下層とし
て多結晶シリコン(poly Si ) 層ヲ設ける手
法が使用される。
On the other hand, prior to providing a metal electrode made of aluminum (AI) or the like in the electrode contact window, a method is used in which a polycrystalline silicon (polySi) layer is provided as a lower layer of this electrode.

したがって、ショットキバリヤ電極を形成する際に、上
記二つの手法を組み合わせて利用すれば、その電極・配
線はアルミニウム(AI)/チタン(T i )/多結
晶シリコン(polysりよりなる積層体で構成される
こととなる。
Therefore, when forming a Schottky barrier electrode, if the above two methods are used in combination, the electrode/wiring will be composed of a laminate consisting of aluminum (AI)/titanium (T i )/polycrystalline silicon (polysilicon). It will be done.

(3)従来技術と問題点 このような層構造を有する配線にあっては、チタン層の
厚さが薄い場合、ポリフラワー現象と呼ばれる現象が発
生して配線の抵抗を著しく増大するという欠点がある。
(3) Prior art and problems Wiring with such a layered structure has the disadvantage that if the thickness of the titanium layer is thin, a phenomenon called the polyflower phenomenon occurs, which significantly increases the resistance of the wiring. be.

以下、図面を参照しつつこのポリフラワー現象について
簡単に説明する。例えば、アルミニウム(AI )等と
シリコン(Si) 等との積層体を熱処理すると、第1
図に示す如くその一部においてアルミニウム(AI)と
シリコン(Si)とがその位置を交換して、シリコン(
Si)がブロック状に集合した結果、アルミニウム(A
t)層が、このシリコン(8i)ブロックによって遮断
される現象が覚生じ、この現象をポリフラワー現象とい
う。図において、1はシリコン(Si)基板であり、2
は二酸化シリコン(Si02)よりなる絶縁層であり、
3は多結晶シリコン(polysi)層であり、4はチ
タン(Ti)層であり5はアルミニウム(A1)層であ
り、6がポリフラワー現象によってブロックとなったシ
リコン(Si)層でありアルミニウム(A1)配線層5
を遮断している。
The polyflower phenomenon will be briefly explained below with reference to the drawings. For example, when a laminate of aluminum (AI) and silicon (Si) is heat-treated, the first
As shown in the figure, aluminum (AI) and silicon (Si) exchange positions in a part of the area, and silicon (
As a result of the aggregation of aluminum (Si) into blocks, aluminum (A
A phenomenon in which the t) layer is blocked by this silicon (8i) block occurs, and this phenomenon is called a polyflower phenomenon. In the figure, 1 is a silicon (Si) substrate, 2
is an insulating layer made of silicon dioxide (Si02),
3 is a polycrystalline silicon (polysi) layer, 4 is a titanium (Ti) layer, 5 is an aluminum (A1) layer, and 6 is a silicon (Si) layer that has become a block due to the polyflower phenomenon, and aluminum ( A1) Wiring layer 5
is blocking.

したがって、チタン(Ti )層の厚さが薄い場合でも
かかる欠点を伴わない、電極・配線に対する要請が強ま
っている。
Therefore, there is an increasing demand for electrodes and interconnections that do not have such drawbacks even when the titanium (Ti 2 ) layer is thin.

(4)発明の目的 本発明の目的は、この要請に応えることにあり、SBH
に幅をもたせることができ、ポリフラワー現象の発生を
防止することができるショットキバリヤゲート型電極と
この電極の延長である配線とを有する半導体装置を提供
することにある。
(4) Purpose of the invention The purpose of the present invention is to meet this demand, and to
An object of the present invention is to provide a semiconductor device having a Schottky barrier gate type electrode and a wiring that is an extension of this electrode, which can have a wide width and prevent the polyflower phenomenon from occurring.

(5)究明の構成 本発明の構成はチタン層と、アルミニウム系金属層(ア
ルミニウム層またはアルミニウムとシリコンもしくはマ
グネシウムもしくは銅もしくはチタンもしくはボロンも
しくは鉄もしくはパラジウムもしくはハフニウムもしく
はニッケルもしくはクロームもしくはインジウムとの合
金よりなる層)と、導電性窒化物または炭化物(ハフニ
ウムもしくはタンタルもしくはバナジウムもしくはモリ
プ(3) デンもしくはタングステンまたはハフニウムもしくはタ
ンタルもしくはバナジウムもしくはモリブデンもしくは
タングステンの窒化物またはノ1フニウムもしくはタン
タルもしくはバナジウムもしくはモリブデンもしくはタ
ングステンの炭化物またはチタンの窒化物もしくは炭化
物またはチタンとタングステンとの化合物)よりなるバ
リヤ層と、アルミニウム系金属層(アルミニウム層また
はアルミニウムとシリコンもしくはマグネシウムもしく
は銅もしくはチタンもしくはボロンもしくは鉄もしくは
パラジウムもしくはハフニウムもしくはニッケルもしく
はクロームもしくはインジウムとの合金よりなる層)と
がこの順序に積層されてなる電極・配線を有することを
特徴とすることにある。
(5) Structure of the Investigation The structure of the present invention consists of a titanium layer and an aluminum-based metal layer (aluminum layer or an alloy of aluminum and silicon or magnesium or copper or titanium or boron or iron or palladium or hafnium or nickel or chromium or indium). conductive nitrides or carbides (hafnium or tantalum or vanadium or molybdenum (3) dendritic or tungsten or hafnium or tantalum or vanadium or molybdenum or tungsten nitrides or tungsten) and conductive nitrides or carbides (hafnium or tantalum or vanadium or molybdenum) or nitride or carbide of titanium or a compound of titanium and tungsten), and an aluminum-based metal layer (aluminum layer or aluminum and silicon or magnesium or copper or titanium or boron or iron or palladium or hafnium or nickel). or a layer made of an alloy with chromium or indium) are laminated in this order.

本発明の開明者らは、上記のアルミニウム(AI )等
の金属/チタン(Ti)/多結晶シリコン(poly 
8 i)の積層体よりなりSBHを制御しうるショット
キバリヤゲート電極において、ポリフラワー現象の発生
を防止するにはシリコン(Si)等がアルミニ(4) ラム(A1)等の金属に向ってフローすることを防止す
ればよく、そのためにはバリヤ層をもって遮断すればよ
いとの着想を得て、このバリヤ層の材料に適する材料を
求めて実験を重ねた結果、ノ1フニウム(Hf) 、タ
ンタル(Ta) 、バナジウム(V)、モリ、ブデン(
Mo) 、タングステン(W)等の単体、またはこれら
の窒化物、すなわち、窒化ノ1フニウム(HfN)、窒
化タンタル(TaN)、窒化バナジウム(VN)、窒化
モリブデン(Mo2N) 、窒化タングステン(W2N
)等、またはこれらの炭化物、すなわち炭化ハフニウム
(HfC)、炭化タンタル(TaC)、炭化バナジウム
(VC) 、炭化モリブデン(Mob)、炭化タングス
テン(we)等または、窒化チタン(TiN)、炭化チ
タン(TiC)、チタンとタングステンとの化合物(T
iW)等から選択された場合に上記の目的を達成しうろ
ことを発見した。
The inventors of the present invention have discovered that the above metals such as aluminum (AI)/titanium (Ti)/polycrystalline silicon (polycrystalline silicon)
In order to prevent the occurrence of the polyflower phenomenon in the Schottky barrier gate electrode made of the laminated body of 8 i) and capable of controlling SBH, it is necessary to prevent silicon (Si) etc. from flowing toward the metal such as aluminum (4) and ram (A1). I got the idea that it would be good to prevent this from happening, and to do that, I could use a barrier layer to block it, and after repeated experiments to find a material suitable for this barrier layer, I found that it was best to use a barrier layer such as Hf, tantalum, etc. (Ta), vanadium (V), moly, butene (
Mo), tungsten (W), etc., or their nitrides, such as fnium nitride (HfN), tantalum nitride (TaN), vanadium nitride (VN), molybdenum nitride (Mo2N), tungsten nitride (W2N)
), or their carbides, such as hafnium carbide (HfC), tantalum carbide (TaC), vanadium carbide (VC), molybdenum carbide (Mob), tungsten carbide (WE), etc., or titanium nitride (TiN), titanium carbide ( TiC), a compound of titanium and tungsten (T
iW) etc., it was discovered that the above objective could be achieved.

ところが、これらのバリヤ層材料はシリ コン(Si)
等がアルミニウム(AI)等に向ってフローすることを
防止する効果はあるが、SBH制御のために必須である
チタン(Ti )とのオーミックコンタクトを形成しに
(いという欠点を有する。そこで、この欠点を解消する
ため、更に、バリヤ層とチタン(Ti)層との間にアル
ミニウム(AI)等の金属層を介在させることとした。
However, these barrier layer materials are silicon (Si).
Although it has the effect of preventing materials such as aluminum (AI) from flowing toward aluminum (AI), it has the disadvantage that it is difficult to form ohmic contact with titanium (Ti), which is essential for SBH control. In order to eliminate this drawback, it was decided to further interpose a metal layer such as aluminum (AI) between the barrier layer and the titanium (Ti) layer.

このアルミニウム(A1)等の金属としては、アルミニ
ウム(A1)とマグネシウム(Mg) 、銅(Cu) 
、チタン(Ti)、ホウ素(B)、鉄(Fe) 、パラ
ジウム(Pd)、ハフニウム(Hf) 、−yケル(N
i)、クロム(Cr )、インジウム(In)よりなる
一群から選択される1種以上の物質との合金を使用しつ
る。この場合、バリヤ層の存在に起因するアルミニウム
(A1)のマイグレーションの発生が防止され、長寿命
となり、更にSRHの熱的変動が減少する等の利益があ
る。
Metals such as aluminum (A1) include aluminum (A1), magnesium (Mg), and copper (Cu).
, titanium (Ti), boron (B), iron (Fe), palladium (Pd), hafnium (Hf), -y Kel (N
i) an alloy with one or more substances selected from the group consisting of chromium (Cr), and indium (In); In this case, the occurrence of migration of aluminum (A1) due to the presence of the barrier layer is prevented, and there are benefits such as a longer life and a reduction in thermal fluctuations of the SRH.

(6)発明の実施例 以下図面を参照しつつ、本発明の一実施例に係る半導体
装置の要旨であるショットキバリヤ電極について説明し
、本発明の構成と特有の効果とを明らかにする。
(6) Embodiments of the Invention Hereinafter, a Schottky barrier electrode, which is the gist of a semiconductor device according to an embodiment of the present invention, will be explained with reference to the drawings, and the structure and unique effects of the present invention will be clarified.

一例として、ショットキバリヤダイオードにおける電極
・配線形成工程について述べる。
As an example, the process of forming electrodes and wiring in a Schottky barrier diode will be described.

第2図参照 シリコン(81)基板11上に、表面酸化法を使用して
二酸化シリコン(8i 02 )よりなる絶縁層12を
形成したのち、公知の方法を使用してオーミック特性電
極コンタクト用開口12′を形成する。
Refer to FIG. 2. After forming an insulating layer 12 made of silicon dioxide (8i 02 ) on a silicon (81) substrate 11 using a surface oxidation method, an opening 12 for an ohmic electrode contact is formed using a known method. ′ is formed.

基板11の全面に化学気相成長法(CVD法)を使用し
て多結晶シリコン(polysi)層13をi、oo。
A polycrystalline silicon (polysi) layer 13 is formed on the entire surface of the substrate 11 using a chemical vapor deposition method (CVD method).

(A)程度の厚さに形成する。Form it to a thickness of about (A).

第3図参照 次にS R、D電極窓20を形成するためpoly S
i 13、絶縁層12を順次エツチングする。
Refer to FIG. 3 Next, to form the S R and D electrode windows 20, poly S
i 13, and the insulating layer 12 is sequentially etched.

第4図参照 以下真空蒸着法を使用して、チタン(T1)層14、ア
ルミニウム(A1)層15、例えば窒化チタン(T i
 N )よりなるバリヤ層16、アルミニラl、(AI
)配線層以上、及び1 〔μm口〕程度に順次形成し、
ショットキバリヤ電極・配線の積層体となす。
Referring to FIG. 4, a titanium (T1) layer 14, an aluminum (A1) layer 15, for example titanium nitride (T i
A barrier layer 16 consisting of aluminum (N), (AI
) are sequentially formed on the wiring layer and above, and on the order of 1 [μm],
A laminate of Schottky barrier electrodes and wiring.

(7) 第5図参照 上記の工程終了後、公知の方法を使用して、ショットキ
バリヤ電極・配線となる積層l−13,14,15,1
6,17のパターニングを行ない、しかるのち、基板1
1の裏面に開基蒸着法を使用して金(Au)等よりなる
裏面電極18を形成する。
(7) Refer to Fig. 5 After the above steps are completed, a known method is used to stack the layers 13, 14, 15, 1, which will become Schottky barrier electrodes and wiring.
6 and 17 are patterned, and then substrate 1 is patterned.
A back electrode 18 made of gold (Au) or the like is formed on the back surface of the substrate 1 using an open-radical deposition method.

以上の工程により、シリコン(Si)上に、下層からチ
タン(Ti) /アルミニウム(AI) /窒化チタン
(TiN)等のバリヤ/アルミニウム(At)の積層さ
れた電極を形成することができる。そして、中間の層で
あるバリヤ/アルミニウム(AI)/チタン(Ti)層
の厚さ、特に、チタン(T1)層の厚さを制御すること
により、従来と同様、このショットキ電極のSBHを、
0.55−0.65eVの範囲で制御することが可能で
あり、しかも、バリヤ層16を介在させたことにより、
シリコン(8i)とアルミニウム(A1)との間に発生
するポリフラワー現象の発生が有効に防止しうるショッ
トキバリヤゲート電極及びこれの延長である配線の構造
を実現することができる。
Through the above steps, an electrode can be formed on silicon (Si) in which a barrier such as titanium (Ti)/aluminum (AI)/titanium nitride (TiN)/aluminum (At) is laminated from the bottom layer. By controlling the thickness of the intermediate barrier/aluminum (AI)/titanium (Ti) layer, especially the thickness of the titanium (T1) layer, the SBH of this Schottky electrode can be adjusted as before.
It is possible to control in the range of 0.55-0.65 eV, and by interposing the barrier layer 16,
It is possible to realize a structure of a Schottky barrier gate electrode and a wiring that is an extension of the Schottky barrier gate electrode, which can effectively prevent the polyflower phenomenon that occurs between silicon (8i) and aluminum (A1).

(8) 第6図は、Ti −AI (1,0OOA)−バリヤ層
(1,000A TiW) −AI (8,0OOA)
  系におけるTi膜厚(A)を横軸にとって変化させ
たときのショットキダイオードのvF(順方向立上り電
圧、単位+n V)を測定した結果である。なお、熱処
理条件は450℃、30分であって、バリヤ層がある場
合が○印であり、ない場合が×印で示しである。いずれ
も′111膜厚でVFが調整可能である。
(8) Figure 6 shows Ti-AI (1,0OOA)-barrier layer (1,000A TiW)-AI (8,0OOA)
These are the results of measuring vF (forward rising voltage, unit: +n V) of a Schottky diode when changing the Ti film thickness (A) in the system on the horizontal axis. The heat treatment conditions were 450° C. for 30 minutes, and the presence of a barrier layer is indicated by a circle, and the absence of a barrier layer is indicated by an x. In both cases, the VF can be adjusted with a film thickness of '111.

同様の条件で、10,000μ2のバット部にて1〜3
μのポリ花を数えた所、バリヤ層がない場合には平均1
00個認められたが、本実施例では、全く認められなか
った。
Under similar conditions, 1 to 3 with a 10,000 μ2 butt part
When counting the poly flowers of μ, the average is 1 when there is no barrier layer.
00 pieces were observed, but in this example, no pieces were observed at all.

なお、上記の実施例ではショットキバリヤダイオードに
ついて述べたが、ショットキバリヤ電極を有する他の半
導体装置にも適用しうろことは言うまでもない。
In the above embodiment, a Schottky barrier diode was described, but it goes without saying that the present invention can also be applied to other semiconductor devices having a Schottky barrier electrode.

(力発明の詳細 な説明せるとおり、本発明によれば、S BHを制御す
ることができ、ポリフラワー現象の発生を防止すること
ができるショットキバリャゲート型電極とこれの延長で
ある配線とを有する半導体装置を提供することができる
(As explained in detail, the present invention has a Schottky barrier gate type electrode that can control SBH and prevent the polyflower phenomenon from occurring, and a wiring that is an extension of this type). A semiconductor device having the following can be provided.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、アルミニウム(At)/チタン(Ti)/多
結晶シリコン(poly Si)よりなる積層体におい
て発生したポリフラワー現象を示す基板断面図であり、
第2図乃至第5図は、本発明の一実施例に係る半導体装
置の要旨であるショットキバリヤゲート型電極・配線の
構造をショットキバリャダ縁層(SiO2) 、 3.
13・・・・・・多結晶シリコン(poly8i)層、
4.14・・・・・・チタン(TI)層、5.1訃旧・
・アルミニウム(AI )層、6・・・・・・ポリフラ
ワー現象により生じたシリコン(8i)ブロック、16
・・・・・・バリヤN (TiN) 、17・・・・・
・アルミニウム(AI )電極・配線、18・・・・・
・裏面電極(Au)。 (11) 300− コ 玉■」g且・・ +00      200 Ti漫(λり 301−
FIG. 1 is a cross-sectional view of a substrate showing a polyflower phenomenon that occurs in a laminate made of aluminum (At)/titanium (Ti)/polycrystalline silicon (polySi).
2 to 5 show the structure of a Schottky barrier gate type electrode/wiring, which is the gist of a semiconductor device according to an embodiment of the present invention, using a Schottky barrier gate edge layer (SiO2), 3.
13... Polycrystalline silicon (poly8i) layer,
4.14... Titanium (TI) layer, 5.1 old...
・Aluminum (AI) layer, 6...Silicon (8i) block generated by polyflower phenomenon, 16
...Barrier N (TiN), 17...
・Aluminum (AI) electrode/wiring, 18...
- Back electrode (Au). (11) 300- Kodama■'g... +00 200 Timan (λri301-

Claims (1)

【特許請求の範囲】[Claims] チタン層と、アルミニウム系金属層と、導電性窒化物ま
た炭化物よりなるバリヤ層と、アルミニウム系金属層と
がこの順序に積層されてなる電極・配線を有することを
特徴とする、半導体装置。
1. A semiconductor device comprising an electrode/wiring formed by laminating a titanium layer, an aluminum metal layer, a barrier layer made of a conductive nitride or carbide, and an aluminum metal layer in this order.
JP23375982A 1982-12-29 1982-12-29 Semiconductor device Pending JPS59124765A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23375982A JPS59124765A (en) 1982-12-29 1982-12-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23375982A JPS59124765A (en) 1982-12-29 1982-12-29 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS59124765A true JPS59124765A (en) 1984-07-18

Family

ID=16960127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23375982A Pending JPS59124765A (en) 1982-12-29 1982-12-29 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS59124765A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116568A (en) * 1984-07-03 1986-01-24 Matsushita Electronics Corp Schottky barrier type semiconductor device
JPS61256654A (en) * 1985-05-09 1986-11-14 Nec Corp Formation of multilayer interconnection
JPS63289956A (en) * 1987-05-22 1988-11-28 Fuji Electric Co Ltd Manufacture of schottky barrier diode
JPS6419763A (en) * 1987-01-22 1989-01-23 Advanced Micro Devices Inc Improved integrated circuit structure and method of forming improved integrated circuit structure
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
US5235212A (en) * 1988-03-18 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor device having a mechanical buffer
US6483164B1 (en) 1999-07-09 2002-11-19 Fuji Electric Co., Ltd. Schottky barrier diode
JP2018088539A (en) * 2015-02-11 2018-06-07 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト Method of manufacturing semiconductor device having schottky contact

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116568A (en) * 1984-07-03 1986-01-24 Matsushita Electronics Corp Schottky barrier type semiconductor device
JPS61256654A (en) * 1985-05-09 1986-11-14 Nec Corp Formation of multilayer interconnection
JPS6419763A (en) * 1987-01-22 1989-01-23 Advanced Micro Devices Inc Improved integrated circuit structure and method of forming improved integrated circuit structure
JPS63289956A (en) * 1987-05-22 1988-11-28 Fuji Electric Co Ltd Manufacture of schottky barrier diode
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
US5235212A (en) * 1988-03-18 1993-08-10 Kabushiki Kaisha Toshiba Semiconductor device having a mechanical buffer
US6483164B1 (en) 1999-07-09 2002-11-19 Fuji Electric Co., Ltd. Schottky barrier diode
JP2018088539A (en) * 2015-02-11 2018-06-07 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト Method of manufacturing semiconductor device having schottky contact
US10763339B2 (en) 2015-02-11 2020-09-01 Infineon Technologies Austria Ag Method for manufacturing a semiconductor device having a Schottky contact

Similar Documents

Publication Publication Date Title
EP1724827B1 (en) Method of fabricating a conductor structure comprising a barrier layer stack and corresponding conductor structure
JPH04280425A (en) Wiring formation
JPS59124765A (en) Semiconductor device
JP3672941B2 (en) Wiring structure for semiconductor integrated circuit
JPS6343349A (en) Multilayer thin-film interconnection
JP3086556B2 (en) Heat resistant ohmic electrode on semiconductor diamond layer and method of forming the same
JP2942452B2 (en) Ohmic electrode of n-type semiconductor cubic boron nitride and method of forming the same
JPH0653408A (en) Mom capacitive element
US20140264865A1 (en) Semiconductor device and manufacturing method thereof
US6159847A (en) Multilayer metal structure for improved interconnect reliability
JPS6015970A (en) Semiconductor device
JP2008171890A (en) Electrode film for semiconductor device
JPH0418760A (en) Semiconductor device
JPH02165632A (en) Manufacture of semiconductor device
JP2819821B2 (en) Method for manufacturing thin film semiconductor device
JPH05343401A (en) Semiconductor device
JP2635113B2 (en) Semiconductor integrated circuit device
JPH02235372A (en) Semiconductor device and its manufacture
JPS61256766A (en) Electrode for compound semiconductor
JP2003142696A (en) Schottky barrier diode
JPH04116953A (en) Semiconductor device provided with plated wiring layer and manufacture thereof
JP2994094B2 (en) Semiconductor device and manufacturing method thereof
JP3096461B2 (en) Semiconductor device and manufacturing method thereof
JPS5877258A (en) High reliable metal electrode
JPH0472733A (en) Manufacture of semiconductor device