JP3672941B2 - Wiring structure for semiconductor integrated circuit - Google Patents

Wiring structure for semiconductor integrated circuit Download PDF

Info

Publication number
JP3672941B2
JP3672941B2 JP5413794A JP5413794A JP3672941B2 JP 3672941 B2 JP3672941 B2 JP 3672941B2 JP 5413794 A JP5413794 A JP 5413794A JP 5413794 A JP5413794 A JP 5413794A JP 3672941 B2 JP3672941 B2 JP 3672941B2
Authority
JP
Japan
Prior art keywords
film
wiring
alloy
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5413794A
Other languages
Japanese (ja)
Other versions
JPH06333927A (en
Inventor
正 中野
秀昭 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP5413794A priority Critical patent/JP3672941B2/en
Publication of JPH06333927A publication Critical patent/JPH06333927A/en
Application granted granted Critical
Publication of JP3672941B2 publication Critical patent/JP3672941B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、半導体集積回路(LSI)の配線構造体及びその製造方法に関する。
【0002】
【従来の技術】
現在、半導体集積回路の配線の材料としてはAl、またはAlにSiやCuなどを添加したAl合金が使用されている。このような配線は、Alが主な材料として使用されているため、配線の許容電流密度は(2〜3)×105 A/cm2 以下に制限されている。この配線に上記許容電流密度を超える電流を流すと、エレクトロマイグレーションにより配線が断線する。特に近年、集積度の上昇に伴って金属配線はますます縮小する傾向にあるため、エレクトロマイグレーションの問題は重要になる。
【0003】
また、Al合金の比抵抗は高いため、配線パターンの微細化に伴って配線抵抗が増加する。このため、時定数の増加による配線遅延が大きくなり、微細化によってトランジスタの動作速度が向上するというメリットが相殺されてしまう。さらに、高い電流密度で電流を流すことによる発熱に伴う信頼性低下の問題も生じる。
【0004】
上記理由により、配線の耐マイグレーション性を向上させ、抵抗を下げるために、Al配線やAl合金配線に代えて、耐エレクトロマイグレーション性が高く比抵抗の小さい実質的にCuからなるCu配線を用いることが提案されている。
【0005】
【発明が解決しようとする課題】
しかしCuは、Alに比べるとSi(基板)又はSiO2 (絶縁膜)中へ拡散しやすい。このためCuをそのまま配線材料として用いると、アクティブ領域にまで拡散してアクセプタレベルを形成し、キャリア密度を大きく減少させるため、トランジスタの正常な動作を妨げるという問題が生じる。この問題を解決するために、各種の材料で形成されたバリア膜をCu配線の下地又は被覆として、Cuの拡散を防止する技術が提案されているが(例えば、特開昭53−116089号公報、特開昭63−73645号公報、特開昭63−156341号公報、特開平1−204449号公報参照)、Cuがバリア膜を経由してSi又はSiO2 へ拡散することを十分に防止できず、十分な効果があげられていない。また、Ti−NやW−Nなどの窒化物,Ti−CやW−Cなどの炭化物でバリア膜を形成する技術(米国特許4,985,750号)や、Ti−Nの表面を酸化してバリア膜を形成する技術(米国特許5,236,869号)が提案されているが、窒化物は高い電気抵抗をもつため、W等からなるバリア膜に比べ配線抵抗が高くなるという問題が生じる。
【0006】
また、Zr,Ti,Ta等の窒化物、硼化物をCu配線の下地として用いることが提案されているが(特開平1−202841号公報)、絶縁膜との密着性は向上するものの、Cuの拡散防止効果は十分でない。
またAu,AgもCuと同様にAlに比較して抵抗が低く、耐エレクトロマイグレーション性が高く、有望である。しかしやはりCuと同様にSi又はSiO2 中へ拡散しやすく、バリア効果が高く、配線抵抗を高くしないバリア膜が必要である。
【0007】
さらにAl配線も耐エレクトロマイグレーション性を高めるためにCuを添加した合金を使用することが通例となっており、この場合にもCuの拡散を防止するためのバリア膜が必要である。
本発明は、上記事情に鑑み、配線の耐エレクトロマイグレーション性を向上すると共に、配線材料の原子が絶縁膜や基板へ拡散することを抑制する半導体集積回路の配線構造体及びその製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するための本発明の第1の半導体集積回路の配線構造体は、Cu,Cu合金,Au,Au合金,Ag,Ag合金,およびAl−Cu合金から選ばれた金属からなる配線を備えた半導体集積回路の配線構造体において、Ta膜と、該Ta膜の表面に形成された10Å〜100Åの範囲内の厚さを有する窒化Ta膜とで構成される少なくとも1つの積層からなるバリア層を、前記配線の下地及び/又は被覆として備えたことを特徴とする半導体集積回路の配線構造体である。この場合、前記配線の被覆は、該配線の側面において該配線に接触するTa膜と、該Ta膜の外側に形成された窒化Ta膜とで構成された積層からなるバリア層であることが好ましい。
【0009】
ここで、窒化Ta膜が非晶質であることが好ましい。
また、前記金属化合物膜の厚みの上限が50Åであり、あるいは前記配線がCu,Cu合金から選ばれた金属、あるいはCuからなることが好ましい。加えて、前記バリア層を特に前記配線層の下地として備えるのが好ましい。
さらに加えて、本発明は、Cuからなる配線を備えた半導体集積回路の配線構造体において、Ta膜と、該Ta膜の表面に形成された10Å〜100Åの範囲内の厚さを有する窒化Ta膜とで構成される少なくとも1つの積層からなるバリア層を、前記配線の下地として備えたことを特徴とする半導体集積回路の配線構造体である。この場合も、前記窒化Ta膜の厚みの上限が50Åであるのが好ましい。
【0010】
上記目的を達成するための本発明の第2の半導体集積回路の配線構造体は、Cu,Cu合金,Au,Au合金,Ag,Ag合金から選ばれた金属からなる配線を備えた半導体集積回路の配線構造体において、Ta膜、W膜、及びTa−W合金膜から選ばれた金属膜と、該金属膜の表面に形成された、10Å〜100Åの範囲内の厚さを有する、該金属膜を構成する金属の窒化金属膜とで構成される少なくとも1つの積層からなるバリア層を、前記配線の下地及び/又は被覆として備えたことを特徴とするものである。
この場合も、前記配線の被覆は、該配線の側面において該配線に接触するTa膜、W膜、及びTa−W合金膜から選ばれた金属膜と、該金属膜の外側に形成された該金属膜を構成する金属の窒化金属膜とで構成される積層からなるバリア層であることが好ましい。また、前記窒化金属膜の厚みの上限が50Åであり、あるいは前記配線がCu,Cu合金から選ばれた金属、あるいはCuからなることが好ましい。加えて、前記バリア層を特に前記配線の下地として備えたり、あるいは前記金属膜がTa膜であり、窒化金属膜が窒化Ta膜であるのが好ましい。
【0011】
ここで、上記金属膜としては、
(1)Ta膜、
(2)W膜、
(3)Ta−W合金膜、
(4)Mo、Nb、及びTiから選ばれた1つ以上の金属が添加されたTa合金膜、
(5)Mo、Nb、Pd、及びPbから選ばれた1つ以上の金属が添加されたW合金膜、
(6)Mo及び/又はNbを添加したTa−W合金膜、
のいずれかにすることが好ましい。
【0012】
また、上記目的を達成するための本発明の第3の半導体集積回路の配線構造体は、Ta−W合金の窒化物、硼化物、及び炭化物から選ばれたバリア層をCu,Cu合金,Au,Au合金,Ag,Ag合金,およびAl−Cu合金から選ばれた金属からなる配線の下地及び/又は被覆にしたことを特徴とするものである。また、本発明の第4の半導体集積回路の配線構造体は、Mo及び/又はNbがTa−W合金に添加されてなるTa−W系合金の窒化物、硼化物、及び炭化物から選ばれたバリア層を、Cu,Cu合金,Au,Au合金,Ag,Ag合金,およびAl−Cu合金から選ばれた金属からなる配線の下地及び/又は被覆にしたことを特徴とするものである。
【0013】
さらに、本発明の第5の半導体集積回路の配線構造体は、Mo、Nb、及びTiから選ばれた1つ以上の金属がTaに添加されてなるTa系合金の窒化物、硼化物、及び炭化物から選択されたバリア層を、Cu,Cu合金,Au,Au合金,Ag,Ag合金,およびAl−Cu合金から選ばれた金属からなる配線の下地及び/又は被覆にしたことを特徴とするものである。
【0014】
さらにまた、本発明の第6の半導体集積回路の配線構造体は、Mo、Nb、Pd、及びPbから選ばれた1つ以上の金属がWに添加されてなるW系合金の窒化物、硼化物、及び炭化物から選択されたバリア層を、Cu,Cu合金,Au,Au合金,Ag,Ag合金,およびAl−Cu合金から選ばれた金属からなる配線の下地及び/又は被覆にしたことを特徴とするものである。
【0015】
ここで、「窒化物、硼化物、炭化物」とは、化合物として存在しているものの他、上記合金の一部に「N、B、C」が侵入型原子または置換型原子として存在しているものも含む
【0016】
た、配線構造体を製造する際に使用できる金属膜の材料は特に限定されないが、効果的なものとしては、金属膜が比較的容易に成膜できかつ安定で緻密な窒化物を形成し得るTi、Nb、Ta、Wなどが上げられる。この金属膜をスパッタリング法、真空蒸着法等により結晶膜として形成し、この表面にECRプラズマを照射して表面のみにプラズマ窒化金属薄膜を形成することが好ましい。
【0017】
【作用】
本発明の第1の半導体集積回路の配線構造体では、比較的比抵抗の小さいW,Mo,Taなどの金属膜と、比較的拡散抑制効果の高いW−N,Nb−N,Mo−N,Ti−Nなどの金属化合物膜とを重ねた少なくとも1つの積層をバリア層としているため、配線抵抗を損なうことなく、十分なバリア性能を引き出すことができる。
【0018】
積層構造のバリア層において、上記比較的拡散抑制効果の高い金属化合物膜として非晶質の膜を使用することにより、さらに高いバリア性能が得られる。多結晶質の材料をバリア材として用いた場合、Cu,Au,Agは拡散速度の速い結晶粒界を通して拡散する。したがって、Cu,Au,Agの拡散係数の小さいW,Ti−N,Zr−N等の金属あるいは金属化合物膜をバリア層として用いても、必ずしも拡散を有効に防止することはできない。そこで、粒界の存在しない非晶質膜をバリア層として用いることによって、速い粒界拡散を効果的に防止することができる。粒界拡散を防ぐ他の方法として、バリア層として単結晶膜を用いることも可能であるが、基板全面に無欠陥の単結晶膜を成膜することは事実上極めて困難である。
【0019】
非晶質材料を積層構造のバリア層の一方の膜として使う場合、その中でのCu,Au,Agの拡散速度は、粒界拡散が無視できるようになるため、一般に膜の自己拡散係数が小さいほど小さくなる。したがって、非晶質材料として、自己拡散係数の小さい高融点の遷移金属窒化物を用いることによって、さらにバリア性能を向上できる。
【0020】
非晶質遷移金属窒化物を積層構造のバリア層の一方の膜にした場合、その形成法は限定されないが、一般的には、他方の良導性バリアと非晶質遷移金属窒化物とを順次に蒸着させて形成する。一例を挙げれば、二種類の積層バリアの一方の良導性バリアとして金属膜を化学的気相成長法あるいはスパッタリング法によって形成したのち、連続あるいは他の装置に移した上で、高バリア性の遷移金属窒化物膜を、非晶質化する条件でスパッタリングあるいは反応性スパッタリングで形成する。この方法では、遷移金属窒化物膜の膜厚制御可能範囲に限界がある。そこで、積層バリアの一方の良導性バリアとしての金属膜を予め形成しておき、次いで窒素プラズマを照射して表面を窒化するとともに、プラズマのエネルギーで表面を非晶質化する手段をとることができる。この方法によれば、プラズマの照射時間やエネルギー、プラズマソースを変えることによって、予め形成しておいた低抵抗バリア膜の膜厚を十分に確保したまま、表面のごく一部を非常にバリア性の高い非晶質窒化物膜とする構造を容易に形成できる。
【0021】
ここで、上記した表面をプラズマ窒化する方法において、その具体的な材料としてはWまたはその合金を用いることが特に好適である。Wの比抵抗は比較的低いため、配線の微細化に伴う比抵抗の増加を最小限に抑さえることができる。また、Wは窒素プラズマの照射によって容易に窒化され、非晶質のW−Nを形成する。非晶質W−Nのバリア性能は、一般の金属や窒化物等に比べて非常に高いため、20Å程度の極薄の膜でも、Cu,Au,Agの拡散を阻止できる。
【0022】
W−N/Wの多層膜を形成するプロセスとしては、まず、絶縁膜上にWをスパッタリングあるいはCVD法によって形成する。このW膜の上に、窒素プラズマを照射する。これによってW表面が窒化され、かつアモルファス化する。窒素プラズマの発生方法としては、高密度のプラズマが立てられるECRを使うのが好適である。次いで、その上から例えばCuをスパッタリングあるいはCVD法によって成膜し、Cu配線パターン加工する。さらに、必要ならば、Wの選択CVDにより、Cu配線の周囲にWを薄く被覆する。この後、Wの表面に窒素プラズマを照射し、表面窒化層を形成する。
【0023】
次に、本発明の第2の半導体集積回路の配線構造体には、金属膜とこの金属膜を構成する金属の窒化金属膜とからなる積層が少なくとも1層形成されたバリア層が形成されている。窒化金属膜をプラズマ照射によって形成すると、その結晶構造をX線回折で調べるとほぼ完全に非晶質であることが判明した。これに対して他の方法、例えば反応性スパッタリングやCVDによって成膜された膜は、一般的には結晶質窒化金属膜になる。従ってプラズマ照射によって形成した窒化金属膜の方が、絶縁膜や基板へのCu,Au,Agの粒界拡散を抑制する効果が優れている。また窒化Wの場合には、反応性スパッタリングでも、条件によっては非晶質状態に近い膜を得ることができる。ただしこの膜はWとNとの組成比が2〜4のWリッチの膜である。これに対してプラズマ照射によれば、組成比が1に近い(1±0.2)膜を得ることができる。このような窒化W膜は、特に高いバリア性を持つ。また、プラズマ窒化によって金属膜の表面が窒化されると共にプラズマによる膜表面のスパッタリング効果によってバリア層表面が平坦化される。これにより、バリア層表面に形成されるCu膜の平坦性も改善されパターニング加工工程におけるパターン形状の不良率が著しく改善される。
【0024】
ここで、W、Ta、及びTa−W合金は、他の金属に比べて化学的に安定であり、熱処理によるCu,Au,Agとの反応も非常に小さく、配線の比抵抗上昇を抑制することができる。また、上記(4)〜(6)に記載した元素を添加すると、膜密度の向上と共にバリア性能の向上が認められる。
また、プラズマ照射によって得られる窒化層は100Å以下と薄いため、よりバリア性能を高めるために、W膜、Ta膜、又はTa−W合金層の成膜とプラズマ窒化の繰り返しによってバリア層全体の中の窒化膜の割合を増加させることにより、Cu,Au,Agの拡散バリア効果を著しく向上できる。
【0025】
しかも、バリア層を多層構造にすると、単層構造に比べて、結晶粒成長に起因するバリア膜表面の凹凸を小さくできる。このため、上記した膜表面のスパッタリング効果と相まって、バリア膜表面に形成される金属膜の平坦性もより改善され、パターニング加工工程におけるパターン形状の不良率が著しく改善される。この結果、0.25μm以下の微細な配線構造において要求される配線の高度の加工技術(パターニング技術)に対応できる。
【0026】
また、本発明の第3から第6までの半導体集積回路の配線構造体において用いるTa−W合金、Ta−W系合金、Ta系合金、W系合金それぞれの窒化物、硼化物、炭化物は、Ta−W合金、Ta−W系合金、Ta系合金、W系合金と比べて化学的に安定であり、熱処理の際にCu,Au,Agとの反応も非常に小さい。合金膜は純金属膜に比較して結晶粒が一般的に微細であるため、例えばプラズマ窒化によってより均一な、非晶質の窒化膜を形成することができる。また形成後の熱処理による再結晶化も発生しにくい。このため、これら窒化物、硼化物、炭化物を、Cu,Cu合金,Au,Au合金,Ag,Ag合金,およびAl−Cu合金から選ばれた金属からなる配線の拡散防止バリアにすると、優れた拡散防止効果を発揮する。
【0027】
また、本発明の半導体集積回路の配線構造体の製造方法によれば、金属膜の表面をプラズマ照射してプラズマ窒化金属薄膜を形成するため、例えば25Å〜50Å程度の厚さのプラズマ窒化金属薄膜を均一に成膜できる。このため、実質的な窒化物の膜厚を低く保つことができ、配線抵抗が高くなることが極めて少ない。なお、反応性スパッタリング等による膜厚制御ではこのように薄い窒化膜を均一に成膜することは困難である。
【0028】
ここで、上記製造方法をCu,Au,Ag,Cu合金,Au合金,Ag合金,Al−Cu合金からなる配線構造体に適用すると、プラズマ窒化金属薄膜により、配線抵抗を低く保ったままで絶縁膜や基板へのCu,Au,Agの拡散が良好に抑制されるというバリア効果を得ることができる。
【0029】
【実施例】
以下、図面を参照して本発明の実施例を説明する。
[第1実施例]
表1に、Cuに対する各種バリア材料のバリア性を比較した実験結果を示す。この実験は、積層構造を有する膜のバリア性を比較検討するために、シリコン基板上に種々の構造の膜を形成し、Cuの膜を形成し、拡散熱処理した後、シリコン基板表面に達したCuの濃度をSIMS(Secondary Ion Mass Spectroscopy)により測定したものである。
【0030】
各試料は、シリコン基板上にバリア膜を合計で600Å堆積し、さらにそのバリア膜上にRFマグネトロンスパッタリングにより銅を5000Å堆積して形成したものである。形成後、各試料に、水素ガス雰囲気中で500℃×1hの熱処理を施し、シリコン基板表面の銅濃度を測定した。表1から、多層構造を有するバリア層が、銅の拡散防止バリア効果が著しく優れていることがわかる。特に、非晶質の窒化物膜を含む多層構造がバリア性に優れていることがわかる。さらにプラズマ窒化により形成された非晶質のW窒化物膜を含む多層構造がバリア性に優れていることがわかる。
【0031】
【表1】

Figure 0003672941
【0032】
次に、図1から図7まで参照して、本発明の配線構造体とその製造方法の一例を説明する。図1に示されるように、シリコン基板10の表面に5000ÅのBPSG(Borophosphosilicate Glass)の絶縁膜12を形成する。この絶縁膜12の全表面に、図2に示されるように、タングステン膜14をRFマグネトロンスパッタリングによってアルゴン雰囲気下全圧2mTorr、成膜速度10Å/sで600Å形成する。次に、図3に示されるように、このタングステン膜14の表面に、窒素ガス圧1mTorr、窒素流量20sccmで、マイクロ波出力600WのECRプラズマを60秒間照射することにより、非晶質W−N膜16を、約20Å形成する。次に、図4に示されるように、この非晶質W−N膜16の表面に、銅膜18をRFマグネトロンスパッタリングによってアルゴン雰囲気下全圧2mTorr、成膜速度60Å/sで形成する。その後、図5に示されるように、銅膜18、W−N膜16、及びタングステン膜14をパターニングして銅配線20を形成する。さらにその後、図6に示されるように、CVD法によって、タングステンを銅配線20、W−N膜16、及びタングステン膜14の外面のみに選択的に400Å成長させてタングステン被覆膜22を形成する。このタングステン被覆膜22は、試料温度を200℃〜400℃とし、六フッ化タングステンガスと水素ガスの混合ガスを成膜室に供給し、ガス圧を1Torr以下とすることにより形成する。この成膜方法によると、界面反応が律速となり、銅配線20、W−N膜16、およびタングステン膜14の外面にのみタングステンを選択成長させることができる。最後に、図7に示すように、CVDタングステン膜の表面を、再び窒素ガス圧1mTorr、窒素流量20sccmで、マイクロ波出力600WのECRプラズマを60秒間照射して、非晶質W−N膜24を約20Å形成する。
【0033】
ここで、この配線構造体を多層化するためには、非晶質W−N膜24の上に、通常のSiO2 等の絶縁層を設け、この絶縁膜の上に、上記した配線構造体を同様の方法で製造すればよい。
プラズマ窒化膜の膜厚は、プラズマ電力、加速電圧、基板温度等を変化させることによって制御できる。ECRプラズマを用いた場合、加速なし、プラズマ電力600W、基板温度室温の条件下で約20ÅのW−N膜を40秒以上の窒化時間で形成できる。この膜厚は、窒化時間を5分まで増加させてもほとんど増加しなかった。またこの膜に含まれるW原子とN原子との組成比は1に近い(1±0.2)ことがAES(Auger Electron Spectroscopy)によって確認された。
【0034】
基板温度を100℃に高めることによって50Åまで、さらに200℃に高めることによって100ÅにまでW−N膜厚を増加させることができた。ただし50Å以上ではバリア性に顕著な向上は見られず、一方、W膜厚が減少することによって配線抵抗は僅かながら増大した。さらに、基板温度200℃において、基板に200Vの加速電圧を加えることによって150ÅまでW−N膜厚を増加させることができた。ただし膜厚が100Åを越えると、粗な窒化金属膜が形成され、かえってバリア性は劣化した。
【0035】
一方プラズマ電力を低下させたり、照射時間を40秒以下に短縮させたりすることにより、より薄いW−N膜を得ることもできる。例えばプラズマ電力200W、窒化時間10秒において8ÅにまでW−N膜厚を減少させることができた。ただし膜厚が10Å未満になると、顕著にバリア性が低下した。
従って、W−N膜厚は10Å〜100Åの範囲にすることが好ましく、さらに10Å〜50Åの範囲にすることが好ましい。
【0036】
窒化に使用するプラズマの発生方法は、金属膜表面を実用的な時間内で窒化させるため、高い密度のプラズマを発生できる方法が望ましい。通常の13.56MHzの高周波プラズマでは、実用的な窒化時間内で十分なW−N膜厚を得る条件は見出せなかった。通常の高周波プラズマではプラズマ密度が1×1010cm-3程度と低いためと解釈できる。これに対してECRでは5×1010cm-3以上の高いプラズマ密度を得ることができるため、40秒という短時間の窒化によって十分な膜厚のW−N膜を得ることができたものと解釈できる。
【0037】
ECRと同様に高密度のプラズマを得ることができるプラズマ発生方法としては、ヘリコン(Helicon)プラズマ、ICP(Inductive Coupled Plasma)、TCP(Transformer Coupled Plasma)等が好適に使用できる。
また、W−Ta合金,Mo,Nb,TiがTaに添加されたTa系合金、Mo,Nb,Pd,PbがWに添加されたW系合金の表面を窒化した積層構造からなるバリア層を使用することにより、さらに高いバリア性が得られる。
【0038】
[第2実施例]
バリア材料としてNbとプラズマ窒化Nbを用いた配線構造体の製造方法を、図8から図10までを参照して説明する。
図8に示されるように、Si基板30の表面に5000ÅのBPSG(Borophosphosilicate glass)の絶縁膜32を形成し、この絶縁膜32の表面に、Nb結晶質膜34を形成する。このNb結晶質膜34は、全圧2mTorrのAr雰囲気中で、RFマグネトロンスパッタリングにより成膜速度10Å/sで1000Å成長させた。その後、このNb結晶質膜34の表面に、N2 ガス圧1mTorr(流量20sccm)、出力400WのECRプラズマを60秒間照射することによりNb結晶質膜34の表面を窒化し、プラズマ窒化Nb薄膜(Nb−N)34aを形成した。このプラズマ窒化Nb薄膜34aの表面に、Cu膜36をRFマグネトロンスパッタリングにより2mTorrのAr雰囲気中で形成し、図9に示されるように、これらをパターニングしてCu配線36aを形成した。図10は、Cu配線36aとこのCu配線36aの下地膜を示す拡大図であり、Nb結晶質膜34の上部にはプラズマ照射により非晶質の窒化Nb薄膜34aが形成されている。なお。Cu膜36の代わりにAl−Cu合金膜を形成した場合にも、Nb−N/Nb層積膜はAl−Cu合金膜中のCuの拡散を防止するために有効である。
[第3実施例]
ここでは、配線構造体の実施例を、比較例と共に説明する。
【0039】
表2は、上記の方法で形成したNb結晶質膜とプラズマ窒化Nb薄膜(Nb−N)を用いた実施例、スパッタリングによって1000ÅのTi−Nを下地として形成した比較例、及び下地を絶縁膜のままとした比較例それぞれ配線抵抗の値である。試料は、Al−Cu合金配線と下地膜を合わせた合計の膜厚が10000Åとなるように積膜し、プラズマ窒化Nb薄膜の厚さは25Å〜50Åの範囲である。
【0040】
表3は、上記の方法で作製したプラズマ窒化金属薄膜を用いた実施例、及び各種の下地材料を用いた比較例の、Cuに対するバリア性をSIMS(Secondary−Ion Mass Spectroscopy 二次イオン質量分析)によって評価した結果である。試料は下地の上にCuを1000Å積膜し、H2 雰囲気中で600℃×1hの熱処理(昇温速度:100℃/h)を行ったもので、これらをSIMSを用いてCuのデプスプロファイルを得ることにより、Siウエハ中のCuの濃度を比較した。
【0041】
【表2】
Figure 0003672941
【0042】
【表3】
Figure 0003672941
【0043】
表2,3に示されるように、これまで提案されている金属膜、窒化物膜に比べ本実施例のように下地の表面をプラズマ窒化しプラズマ窒化金属薄膜を形成すると、配線抵抗の上昇を抑制できると共にCuの拡散を著しく減少させることができる。
[第4実施例]
次に、配線構造体の他の実施例を、比較例とともに説明する。
【0044】
表4は、同じ厚さを持つ各種バリア層のCuに対するバリア性の相違を比較するために、Cu/M/Si(Mは各種バリア層を表わす)積層膜を拡散熱処理した後、Si表面のCu濃度をSIMS(Secondary−Ion Mass
Spectroscopy)によって測定した結果である。
【0045】
【表4】
Figure 0003672941
【0046】
比較例の試料は、先ず、Si基板上に単層のバリア膜をRFマグネトロンスパッタリングにより600Å堆積させた。一方、実施例の試料は、先ず、Si基板上に金属膜をRFマグネトロンスパッタリングで形成し、この金属膜の表面にプラズマ窒化金属薄膜をECRプラズマ窒化法により形成して1層目とし、この1層目の上に上記方法で金属膜、プラズマ窒化金属薄膜を順次形成して厚さ600Åの多層のバリア層を形成した。さらに、これら比較例と実施例の試料の表面に、CuをRFマグネトロンスパッタリングにより5000Å積層して多層膜を形成し、この多層膜が形成されたこれらの試料に、H2 ガス雰囲気中で640℃×1hの熱処理を施し、その後、Si表面のCu濃度をSIMSを用いて測定し、比較した。表3から明らかなように、従来のCr、Mo、TiN等のバリア膜に比べて、実施例のバリア層ではSi表面のCu濃度が著しく減少しており、本発明の有効性が明らかに分かる。
【0047】
次に、図11から図13までを参照して、上記表4のうちのW膜とプラズマ窒化W薄膜(W−N/W)からなる層を6層に積層したバリア層が形成された配線構造体の形成方法を説明する。図11に示されるようにに、Si基板40の表面に5000ÅのBPSG(Borophosphosilicate glass)の絶縁膜42を形成し、この絶縁膜42の全表面にW膜を、全圧2mTorrのArガス雰囲気中でRFマグネトロンスパッタリングにより成膜速度10Å/sで100Å成長させる。このW膜の表面に、N2 ガス圧力1mTorr,プラズマ出力400WのECRプラズマを60s照射することによりW膜の表面を窒化してプラズマ窒化膜を形成し、これによりW膜とプラズマ窒化W薄膜からなる層を形成する。この層の上に、上記方法の繰り返しによって膜厚600Åの多層のバリア層44を形成する。このバリア層44の表面に、Cu膜46を全圧2mTorrのArガス雰囲気中でRFマグネトロンスパッタリングにより成膜速度60Å/sで5000Å成長させる。その後、図12に示されるように、バリア層44とCu膜46をパターニングして下地膜44aと配線46aを形成する。さらにその後、図13に示されるように、CVD法によりWを下地膜44aと配線46aの外面のみに400Å成長させてW被覆膜48を形成する。このW被覆膜48は、試料温度を200〜400℃としWF6 とH2 の混合ガスを成膜室へ供給し、この混合ガスの圧力を1Torr以下にして形成する。この成膜方法によると、界面反応が律速となり、下地膜44aと配線46aの外面のみにWを選択成長させることができる。ここで、この配線構造体を多層化するためには、W被覆膜48上にSiO2 膜など絶縁膜を形成し、この絶縁膜の上に上記した配線構造体を同様の方法で作製すればよい。
[第5実施例]
先ず、表5〜表7に、各種材料のCuに対するバリア性を比較した実験結果を示す。この実験は、各種材料のバリア性を比較するために、Cu/M/Si積層膜(Mは各種バリア膜材料を表す。)積層膜を形成し拡散熱処理した後、Si表面のCu濃度をSIMS(Secondary−Ion Mass Spectroscopy 二次イオン質量分析)により測定したものである。
【0048】
これらの多層膜は、N2 とArの混合ガス又はArガスを用いて、RFマグネトロンスパッタリングによりSi基板上にバリア材料合金膜を600Å堆積させ、さらにこのバリア材料合金膜上に、ArガスのRFマグネトロンスパッタリングによりCuを5000Å堆積させて形成した。その後、これらの多層膜に、H2 ガス雰囲気中で650℃×1.5hの熱処理を施し、Si基板表面のCu濃度をSIMS用いて測定し比較した。
【0049】
【表5】
Figure 0003672941
【0050】
【表6】
Figure 0003672941
【0051】
【表7】
Figure 0003672941
【0052】
表5〜表7から明らかなように、各種合金の窒化物、硼化物、及び炭化物は従来のバリア材料に比べてバリア効果が優れていることがはっきりと分かる。
次に、図14から図16までを参照して、本発明の配線構造体とその製造方法の一例を説明する。
図14に示されるように、Si基板50の表面に5000ÅのBPSG(Borophosphosilicate glass)の絶縁膜52を形成し、この絶縁膜52の全表面にTa1580Mo5 −N膜54(Ta1580Mo5 −Nは、15at%のTa、80at%のW、5at%のMoからなる合金の窒化物を表す。)を、全圧2mTorrのAr50%、N2 50%ガス雰囲気中でRFマグネトロンスパッタリングにより成膜速度10Å/sで600Å成長させる。このTa1580Mo5 −N膜54の表面にCu膜56を、全圧2mTorrのArガス雰囲気中でRFマグネトロンスパッタリングにより成膜速度60Å/sで5000Å成長させる。その後、図15に示されるように、Ta1580Mo5 −N膜54とCu膜56をパターニングして下地膜54aとCu配線56aを形成する。さらにその後、図16に示されるように、CVD法によりWを下地膜54aとCu配線56aの外面のみに選択的に400Å成長させ、W被覆膜58を形成する。このW被覆膜58は、試料温度を200〜400℃としWF6 とH2 の混合ガスを成膜室へ供給し、この混合ガスのガス圧を1Torr以下にすることにより形成する。この成膜方法によると、界面反応が律速になり、下地膜54aとCu配線56aの外面のみにWを選択成長させることができる。ここで、この配線構造体を多層化するためには、W被覆層58上にSiO2 等の絶縁膜を設け、この絶縁膜上に上記した配線構造体を同様の方法で作製すればよい。
【0053】
【発明の効果】
以上説明したように本発明の第1の配線構造体は、金属膜と金属化合物膜とを重ねた少なくとも1つの積層からなるバリア層を配線の下地又は被覆にしたため、配線抵抗を上昇させることなくCuの拡散を防止させることができ、信頼性に優れた半導体の配線構造を実現することができた。従って本発明の工業的意義は非常に大きいものとなる。本発明を、Cu配線に適用すると、Cu配線の抵抗を上昇させることなくCuの拡散を防止することができ、信頼性に優れた半導体の配線構造体を実現することができる。
【0054】
また、本発明の第2の配線構造体は、金属膜とこの金属膜を構成する金属の窒化金属薄膜からなる層が少なくとも1層形成されたバリア層が形成されているため、バリア層表面に形成されるCu膜の平坦性が改善されパターニング加工工程におけるパターン形状の不良率が著しく改善される。
また、本発明の第3から第6までの半導体集積回路の配線構造体では、バリア性の良好なTa−W合金、Ta−W系合金、Ta系合金、W系合金の窒化物、硼化物、炭化物をCu配線の下地及び/又は被覆にしているため、Cuの拡散を十分に抑制した配線構造体を実現することができる。したがって、本発明により、比抵抗がAlより小さく耐エレクトロマイグレーションに優れた、工業的意義が非常に大きいCu配線が実現できる。
【図面の簡単な説明】
【図1】本発明の第1実施例の配線構造体の製造方法を示す断面図である。
【図2】本発明の第1実施例の配線構造体の製造方法を示す断面図である。
【図3】本発明の第1実施例の配線構造体の製造方法を示す断面図である。
【図4】本発明の第1実施例の配線構造体の製造方法を示す断面図である。
【図5】本発明の第1実施例の配線構造体の製造方法を示す断面図である。
【図6】本発明の第1実施例の配線構造体の製造方法を示す断面図である。
【図7】本発明の第1実施例の配線構造体の製造方法を示す断面図である。
【図8】本発明の第2実施例の配線構造体の製造方法を示す断面図である。
【図9】本発明の第2実施例の配線構造体の製造方法を示す断面図である。
【図10】本発明の第2実施例の配線構造体の製造方法を示す断面図である。
【図11】本発明の第4実施例の配線構造体の製造方法を示す断面図である。
【図12】本発明の第4実施例の配線構造体の製造方法を示す断面図である。
【図13】本発明の第4実施例の配線構造体の製造方法を示す断面図である。
【図14】本発明の第5実施例の配線構造体の製造方法を示す断面図である。
【図15】本発明の第5実施例の配線構造体の製造方法を示す断面図である。
【図16】本発明の第5実施例の配線構造体の製造方法を示す断面図である。
【符号の説明】
10,30,40,50 Si基板
12,32,42 絶縁膜
14 タングステン膜
16,24 非晶質WNX
18,36,46 Cu膜
20,36a,46a Cu配線
22 タングステン被覆膜
34 Nb結晶質膜
34a プラズマ窒化Nb薄膜
44 バリア層
44a 下地膜[0001]
[Industrial application fields]
The present invention relates to a semiconductor integrated circuit (LSI) wiring structure and a method for manufacturing the same.
[0002]
[Prior art]
Currently, Al or an Al alloy obtained by adding Si, Cu, or the like to Al is used as a wiring material of a semiconductor integrated circuit. Since such a wiring uses Al as a main material, the allowable current density of the wiring is (2-3) × 10.Five A / cm2 Restricted to: When a current exceeding the allowable current density is passed through the wiring, the wiring is disconnected by electromigration. Particularly in recent years, the problem of electromigration becomes important because metal wiring tends to shrink as the degree of integration increases.
[0003]
Moreover, since the specific resistance of the Al alloy is high, the wiring resistance increases as the wiring pattern becomes finer. For this reason, the wiring delay due to the increase of the time constant is increased, and the merit that the operation speed of the transistor is improved by miniaturization is offset. Furthermore, there is a problem that reliability is lowered due to heat generation caused by flowing current at a high current density.
[0004]
For the above reasons, in order to improve the migration resistance of the wiring and lower the resistance, a Cu wiring made of substantially Cu having a high electromigration resistance and a low specific resistance is used instead of the Al wiring or the Al alloy wiring. Has been proposed.
[0005]
[Problems to be solved by the invention]
However, Cu is Si (substrate) or SiO compared to Al.2 Easy to diffuse into (insulating film). Therefore, if Cu is used as a wiring material as it is, it diffuses to the active region to form an acceptor level, and the carrier density is greatly reduced, which causes a problem of hindering normal operation of the transistor. In order to solve this problem, there has been proposed a technique for preventing diffusion of Cu by using a barrier film formed of various materials as a base or coating for Cu wiring (for example, Japanese Patent Laid-Open No. 53-116089). JP, 63-73645, JP, 63-156341, JP, 1-204449, and Cu) Si or SiO via a barrier film.2 It cannot be sufficiently prevented from diffusing to the surface, and a sufficient effect is not achieved. In addition, a technique for forming a barrier film with nitrides such as Ti—N and W—N and carbides such as Ti—C and WC (US Pat. No. 4,985,750), and the surface of Ti—N are oxidized. Although a technique for forming a barrier film (US Pat. No. 5,236,869) has been proposed, since nitride has a high electric resistance, the wiring resistance is higher than a barrier film made of W or the like. Occurs.
[0006]
Further, although it has been proposed to use nitrides and borides such as Zr, Ti, and Ta as the base of the Cu wiring (Japanese Patent Laid-Open No. 1-202841), although the adhesion to the insulating film is improved, Cu The anti-diffusion effect is not sufficient.
Au and Ag are also promising because they have lower resistance than Al and high electromigration resistance, like Cu. However, as well as Cu, Si or SiO2 There is a need for a barrier film that easily diffuses in, has a high barrier effect, and does not increase wiring resistance.
[0007]
Further, it is a common practice to use an alloy to which Cu is added in order to improve the electromigration resistance of the Al wiring. In this case, a barrier film for preventing the diffusion of Cu is necessary.
In view of the above circumstances, the present invention provides a wiring structure of a semiconductor integrated circuit that improves electromigration resistance of wiring and suppresses diffusion of atoms of the wiring material to an insulating film or a substrate, and a method for manufacturing the same. For the purpose.
[0008]
[Means for Solving the Problems]
  To achieve the above object, a wiring structure of a first semiconductor integrated circuit according to the present invention is a wiring made of a metal selected from Cu, Cu alloy, Au, Au alloy, Ag, Ag alloy, and Al—Cu alloy. In a semiconductor integrated circuit wiring structure comprising:Ta film and formed on the surface of the Ta filmA nitrided Ta film having a thickness in the range of 10 to 100 mm;Composed ofA wiring structure of a semiconductor integrated circuit, comprising at least one barrier layer made of a laminate as a base and / or covering for the wiring. in this case,The wiring coating is preferably a barrier layer made of a laminate composed of a Ta film in contact with the wiring on the side surface of the wiring and a Ta nitride film formed outside the Ta film.
[0009]
  Here, the Ta nitride film is preferably amorphous.
  Preferably, the upper limit of the thickness of the metal compound film is 50 mm, or the wiring is made of a metal selected from Cu, Cu alloy, or Cu. In addition, it is preferable to provide the barrier layer as a base for the wiring layer.
  In addition, the present invention provides:In a wiring structure of a semiconductor integrated circuit having a wiring made of Cu, at least one composed of a Ta film and a Ta nitride film formed on the surface of the Ta film and having a thickness in the range of 10 to 100 mm. A wiring structure of a semiconductor integrated circuit, comprising a barrier layer made of two layers as a base of the wiringIt is. Also in this case, the upper limit of the thickness of the Ta nitride film is preferably 50 mm.
[0010]
  In order to achieve the above object, a wiring structure of a second semiconductor integrated circuit according to the present invention comprises:In a wiring structure of a semiconductor integrated circuit provided with a wiring made of a metal selected from Cu, Cu alloy, Au, Au alloy, Ag, and Ag alloy, the wiring structure is selected from Ta film, W film, and Ta-W alloy film. A barrier layer made of at least one laminate composed of a metal film and a metal nitride film of metal constituting the metal film and having a thickness in the range of 10 to 100 mm formed on the surface of the metal film Is provided as a base and / or coating for the wiring.Is.
  Again,The wiring covering comprises a metal film selected from a Ta film, a W film, and a Ta—W alloy film in contact with the wiring on the side surface of the wiring, and the metal film formed outside the metal film. It is preferable that the barrier layer is formed of a laminate composed of a metal nitride film of the metal. Also,The upper limit of the thickness of the metal nitride film is preferably 50 mm, or the wiring is preferably made of a metal selected from Cu, Cu alloy, or Cu. In addition, it is preferable that the barrier layer is provided particularly as a base of the wiring, or the metal film is a Ta film and the metal nitride film is a Ta nitride film.
[0011]
Here, as the metal film,
(1) Ta film,
(2) W film,
(3) Ta-W alloy film,
(4) Ta alloy film to which one or more metals selected from Mo, Nb, and Ti are added,
(5) W alloy film to which one or more metals selected from Mo, Nb, Pd, and Pb are added,
(6) Ta-W alloy film added with Mo and / or Nb,
It is preferable to use either of them.
[0012]
In order to achieve the above object, a wiring structure of a third semiconductor integrated circuit according to the present invention comprises a barrier layer selected from nitrides, borides, and carbides of Ta—W alloy with Cu, Cu alloy, Au , Au alloy, Ag, Ag alloy, and Al—Cu alloy are used as the base and / or coating of the wiring made of a metal. The wiring structure of the fourth semiconductor integrated circuit of the present invention is selected from nitrides, borides, and carbides of Ta—W alloys obtained by adding Mo and / or Nb to Ta—W alloys. The barrier layer is a base and / or coating of a wiring made of a metal selected from Cu, Cu alloy, Au, Au alloy, Ag, Ag alloy, and Al—Cu alloy.
[0013]
Furthermore, the wiring structure of the fifth semiconductor integrated circuit of the present invention is a Ta-based alloy nitride, boride formed by adding one or more metals selected from Mo, Nb, and Ti to Ta, and A barrier layer selected from carbides is used as a base and / or coating of a wiring made of a metal selected from Cu, Cu alloy, Au, Au alloy, Ag, Ag alloy, and Al-Cu alloy. Is.
[0014]
Furthermore, the wiring structure of the sixth semiconductor integrated circuit according to the present invention includes a W-based alloy nitride, boron, and the like, in which one or more metals selected from Mo, Nb, Pd, and Pb are added to W. The barrier layer selected from the compounds and carbides is used as a base and / or coating for a wiring made of a metal selected from Cu, Cu alloy, Au, Au alloy, Ag, Ag alloy, and Al-Cu alloy. It is a feature.
[0015]
  Here, “nitride, boride, carbide” is not only a compound, but “N, B, C” is present as an interstitial atom or a substitution atom in a part of the alloy. Including things.
[0016]
  MaIn addition, the material of the metal film that can be used in manufacturing the wiring structure is not particularly limited, but as an effective material, the metal film can be formed relatively easily and can form a stable and dense nitride. Ti, Nb, Ta, W, etc. are raised. It is preferable to form this metal film as a crystal film by sputtering, vacuum vapor deposition or the like, and irradiate this surface with ECR plasma to form a plasma metal nitride thin film only on the surface.
[0017]
[Action]
In the wiring structure of the first semiconductor integrated circuit of the present invention, a metal film such as W, Mo, Ta or the like having a relatively low specific resistance and WN, Nb-N, Mo-N having a relatively high diffusion suppressing effect. , Ti—N and other metal compound films are used as the barrier layer, so that sufficient barrier performance can be obtained without impairing the wiring resistance.
[0018]
Even higher barrier performance can be obtained by using an amorphous film as the metal compound film having a relatively high diffusion suppressing effect in the multilayer barrier layer. When a polycrystalline material is used as a barrier material, Cu, Au, and Ag diffuse through crystal grain boundaries having a high diffusion rate. Therefore, even if a metal such as W, Ti—N, Zr—N or a metal compound film having a small diffusion coefficient of Cu, Au, Ag is used as the barrier layer, the diffusion cannot always be effectively prevented. Therefore, by using an amorphous film having no grain boundary as a barrier layer, fast grain boundary diffusion can be effectively prevented. As another method for preventing grain boundary diffusion, it is possible to use a single crystal film as a barrier layer, but it is practically extremely difficult to form a defect-free single crystal film on the entire surface of the substrate.
[0019]
When an amorphous material is used as one film of a barrier layer having a laminated structure, the diffusion rate of Cu, Au, and Ag in the barrier layer becomes negligible for grain boundary diffusion. Smaller is smaller. Therefore, barrier performance can be further improved by using a high melting point transition metal nitride having a small self-diffusion coefficient as the amorphous material.
[0020]
When an amorphous transition metal nitride is used as one film of a barrier layer having a laminated structure, the formation method is not limited, but in general, the other good conductivity barrier and the amorphous transition metal nitride are bonded to each other. It is formed by sequentially vapor-depositing. As an example, after forming a metal film by chemical vapor deposition or sputtering as one of the two types of laminated barriers, the metal film is continuously or transferred to another device, and then a high barrier property. The transition metal nitride film is formed by sputtering or reactive sputtering under conditions for making it amorphous. This method has a limit in the controllable range of the thickness of the transition metal nitride film. Therefore, a metal film is formed in advance as one of the good conductivity barriers of the laminated barrier, and then the surface is nitrided by irradiating nitrogen plasma, and the surface is made amorphous by the energy of the plasma. Can do. According to this method, by changing the plasma irradiation time, energy, and plasma source, a very small part of the surface has a very barrier property while sufficiently securing the thickness of the low-resistance barrier film previously formed. It is possible to easily form a structure having a high amorphous nitride film.
[0021]
Here, in the above-described method of plasma nitriding the surface, it is particularly preferable to use W or an alloy thereof as a specific material. Since the specific resistance of W is relatively low, an increase in specific resistance accompanying the miniaturization of wiring can be suppressed to a minimum. Further, W is easily nitrided by nitrogen plasma irradiation to form amorphous W-N. Since the barrier performance of amorphous W—N is very high compared to general metals, nitrides, etc., diffusion of Cu, Au, Ag can be prevented even with a very thin film of about 20 mm.
[0022]
As a process for forming a W—N / W multilayer film, first, W is formed on the insulating film by sputtering or CVD. Nitrogen plasma is irradiated on the W film. As a result, the W surface is nitrided and becomes amorphous. As a method for generating nitrogen plasma, it is preferable to use ECR that can generate high-density plasma. Next, for example, Cu is formed into a film by sputtering or CVD, and a Cu wiring pattern is processed. Further, if necessary, W is thinly coated around the Cu wiring by selective CVD of W. Thereafter, the surface of W is irradiated with nitrogen plasma to form a surface nitrided layer.
[0023]
Next, in the wiring structure of the second semiconductor integrated circuit of the present invention, a barrier layer is formed in which at least one layer of a metal film and a metal metal nitride film constituting the metal film is formed. Yes. When a metal nitride film was formed by plasma irradiation, the crystal structure was found to be almost completely amorphous by examining the crystal structure by X-ray diffraction. On the other hand, a film formed by another method such as reactive sputtering or CVD is generally a crystalline metal nitride film. Therefore, the metal nitride film formed by plasma irradiation is more effective in suppressing the grain boundary diffusion of Cu, Au, and Ag into the insulating film and the substrate. In the case of W nitride, a film close to an amorphous state can be obtained by reactive sputtering depending on conditions. However, this film is a W-rich film having a composition ratio of W and N of 2 to 4. On the other hand, by plasma irradiation, a film having a composition ratio close to 1 (1 ± 0.2) can be obtained. Such a nitrided W film has a particularly high barrier property. Further, the surface of the metal film is nitrided by plasma nitriding, and the barrier layer surface is flattened by the sputtering effect of the film surface by plasma. Thereby, the flatness of the Cu film formed on the surface of the barrier layer is also improved, and the defect rate of the pattern shape in the patterning process is remarkably improved.
[0024]
Here, W, Ta, and Ta—W alloy are chemically stable as compared with other metals, and the reaction with Cu, Au, and Ag by heat treatment is very small, and an increase in the specific resistance of the wiring is suppressed. be able to. Moreover, when the elements described in the above (4) to (6) are added, an improvement in barrier performance as well as an improvement in film density is recognized.
In addition, since the nitride layer obtained by plasma irradiation is as thin as 100 mm or less, in order to further improve the barrier performance, the entire barrier layer is formed by repeating the deposition of the W film, the Ta film, or the Ta—W alloy layer and the plasma nitridation. By increasing the ratio of the nitride film, the diffusion barrier effect of Cu, Au, and Ag can be remarkably improved.
[0025]
In addition, when the barrier layer has a multilayer structure, the unevenness of the barrier film surface due to crystal grain growth can be reduced as compared with the single layer structure. For this reason, combined with the sputtering effect on the film surface described above, the flatness of the metal film formed on the barrier film surface is further improved, and the defect rate of the pattern shape in the patterning process is significantly improved. As a result, it is possible to cope with advanced wiring processing technology (patterning technology) required in a fine wiring structure of 0.25 μm or less.
[0026]
Further, the nitrides, borides, and carbides of Ta—W alloy, Ta—W alloy, Ta alloy, and W alloy used in the wiring structures of the third to sixth semiconductor integrated circuits of the present invention are: It is chemically stable as compared with Ta-W alloy, Ta-W alloy, Ta alloy, and W alloy, and the reaction with Cu, Au, and Ag during heat treatment is very small. Since the alloy film generally has finer crystal grains than the pure metal film, a more uniform amorphous nitride film can be formed by plasma nitriding, for example. In addition, recrystallization due to heat treatment after formation hardly occurs. For this reason, when these nitrides, borides, and carbides are used as diffusion preventing barriers for wirings made of metals selected from Cu, Cu alloys, Au, Au alloys, Ag, Ag alloys, and Al-Cu alloys, they are excellent. Exhibits diffusion prevention effect.
[0027]
Also, according to the method for manufacturing a wiring structure of a semiconductor integrated circuit of the present invention, a plasma metal nitride thin film is formed by irradiating the surface of the metal film with plasma. Can be uniformly formed. Therefore, the substantial nitride film thickness can be kept low, and the wiring resistance is extremely low. Note that it is difficult to uniformly form such a thin nitride film by controlling the film thickness by reactive sputtering or the like.
[0028]
Here, when the above manufacturing method is applied to a wiring structure made of Cu, Au, Ag, Cu alloy, Au alloy, Ag alloy, or Al—Cu alloy, an insulating film is formed with a plasma metal nitride thin film while keeping the wiring resistance low. In addition, it is possible to obtain a barrier effect that the diffusion of Cu, Au, Ag to the substrate is satisfactorily suppressed.
[0029]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
[First embodiment]
Table 1 shows experimental results comparing the barrier properties of various barrier materials against Cu. In this experiment, in order to compare and examine the barrier properties of a film having a laminated structure, films of various structures were formed on a silicon substrate, a Cu film was formed, and after diffusion heat treatment, the silicon substrate surface was reached. The concentration of Cu is measured by SIMS (Secondary Ion Mass Spectroscopy).
[0030]
Each sample is formed by depositing a total of 600 バ リ ア of barrier film on a silicon substrate and further depositing 5,000 銅 of copper on the barrier film by RF magnetron sputtering. After formation, each sample was heat-treated at 500 ° C. for 1 h in a hydrogen gas atmosphere, and the copper concentration on the silicon substrate surface was measured. From Table 1, it can be seen that the barrier layer having a multilayer structure has a remarkably excellent barrier effect against copper diffusion. In particular, it can be seen that a multilayer structure including an amorphous nitride film is excellent in barrier properties. Furthermore, it can be seen that a multilayer structure including an amorphous W nitride film formed by plasma nitriding is excellent in barrier properties.
[0031]
[Table 1]
Figure 0003672941
[0032]
Next, an example of the wiring structure and the manufacturing method thereof according to the present invention will be described with reference to FIGS. As shown in FIG. 1, an insulating film 12 of 5000 BPSG (borophosphosilicate glass) is formed on the surface of the silicon substrate 10. As shown in FIG. 2, a tungsten film 14 is formed on the entire surface of the insulating film 12 by RF magnetron sputtering in an argon atmosphere at a total pressure of 2 mTorr and a film formation rate of 10 Å / s. Next, as shown in FIG. 3, the surface of the tungsten film 14 is irradiated with ECR plasma having a microwave power of 600 W at a nitrogen gas pressure of 1 mTorr and a nitrogen flow rate of 20 sccm for 60 seconds. About 20 cm of film 16 is formed. Next, as shown in FIG. 4, a copper film 18 is formed on the surface of the amorphous W—N film 16 by RF magnetron sputtering at a total pressure of 2 mTorr and a deposition rate of 60 Å / s in an argon atmosphere. Thereafter, as shown in FIG. 5, the copper film 18, the W—N film 16, and the tungsten film 14 are patterned to form a copper wiring 20. After that, as shown in FIG. 6, tungsten is selectively grown only on the outer surfaces of the copper wiring 20, the W-N film 16, and the tungsten film 14 by CVD to form a tungsten coating film 22. . The tungsten coating film 22 is formed by setting the sample temperature to 200 ° C. to 400 ° C., supplying a mixed gas of tungsten hexafluoride gas and hydrogen gas to the film forming chamber, and setting the gas pressure to 1 Torr or less. According to this film forming method, the interface reaction becomes rate-limiting, and tungsten can be selectively grown only on the outer surfaces of the copper wiring 20, the W—N film 16, and the tungsten film 14. Finally, as shown in FIG. 7, the surface of the CVD tungsten film is again irradiated with ECR plasma with a nitrogen gas pressure of 1 mTorr, a nitrogen flow rate of 20 sccm, and a microwave output of 600 W for 60 seconds. About 20 cm.
[0033]
Here, in order to make this wiring structure multi-layered, on the amorphous W-N film 24, ordinary SiO2 The above-described wiring structure may be manufactured by the same method on the insulating film.
The film thickness of the plasma nitride film can be controlled by changing plasma power, acceleration voltage, substrate temperature, and the like. When ECR plasma is used, a W—N film of about 20 mm can be formed in a nitriding time of 40 seconds or more under the conditions of no acceleration, plasma power of 600 W, and substrate temperature of room temperature. This film thickness hardly increased even when the nitriding time was increased to 5 minutes. Further, it was confirmed by AES (Auger Electron Spectroscopy) that the composition ratio between W atoms and N atoms contained in this film was close to 1 (1 ± 0.2).
[0034]
By increasing the substrate temperature to 100 ° C., the WN film thickness could be increased to 50 ° C., and further to 200 ° C., to 100 ° C. However, when the thickness was 50 mm or more, the barrier property was not significantly improved. On the other hand, the wiring resistance increased slightly as the W film thickness decreased. Furthermore, at a substrate temperature of 200 ° C., the WN film thickness could be increased up to 150 mm by applying an acceleration voltage of 200 V to the substrate. However, when the film thickness exceeded 100 mm, a rough metal nitride film was formed, and the barrier properties deteriorated.
[0035]
On the other hand, a thinner WN film can be obtained by reducing the plasma power or shortening the irradiation time to 40 seconds or less. For example, the WN film thickness could be reduced to 8% at a plasma power of 200 W and a nitriding time of 10 seconds. However, when the film thickness was less than 10 mm, the barrier property was remarkably lowered.
Therefore, the W-N film thickness is preferably in the range of 10 to 100 mm, more preferably in the range of 10 to 50 mm.
[0036]
As a method of generating plasma used for nitriding, a method capable of generating high-density plasma is desirable because the surface of the metal film is nitrided within a practical time. With normal high frequency plasma of 13.56 MHz, conditions for obtaining a sufficient W—N film thickness within a practical nitriding time could not be found. In normal high-frequency plasma, the plasma density is 1 × 10Tencm-3This can be interpreted as a low degree. In contrast, ECR 5x10Tencm-3Since the above high plasma density can be obtained, it can be interpreted that a WN film having a sufficient thickness can be obtained by nitriding in a short time of 40 seconds.
[0037]
As a plasma generation method capable of obtaining a high-density plasma as in ECR, helicon plasma, ICP (Inductively Coupled Plasma), TCP (Transformer Coupled Plasma), and the like can be suitably used.
In addition, a barrier layer having a laminated structure in which the surface of a W-Ta alloy, a Ta alloy in which Mo, Nb, and Ti are added to Ta, or a W alloy in which Mo, Nb, Pd, and Pb are added to W is nitrided By using it, higher barrier properties can be obtained.
[0038]
[Second Embodiment]
A method for manufacturing a wiring structure using Nb and plasma nitrided Nb as a barrier material will be described with reference to FIGS.
As shown in FIG. 8, an insulating film 32 of 5,000 BPSG (borophosphosilicate glass) is formed on the surface of the Si substrate 30, and an Nb crystalline film 34 is formed on the surface of the insulating film 32. The Nb crystalline film 34 was grown at 1000 Å at a film formation rate of 10 Å / s by RF magnetron sputtering in an Ar atmosphere with a total pressure of 2 mTorr. After that, Nb crystalline film 34 has N2 The surface of the Nb crystalline film 34 was nitrided by irradiating ECR plasma with a gas pressure of 1 mTorr (flow rate 20 sccm) and an output of 400 W for 60 seconds to form a plasma nitrided Nb thin film (Nb-N) 34a. A Cu film 36 was formed on the surface of this plasma nitrided Nb thin film 34a by RF magnetron sputtering in an Ar atmosphere of 2 mTorr, and these were patterned to form a Cu wiring 36a as shown in FIG. FIG. 10 is an enlarged view showing a Cu wiring 36a and a base film of the Cu wiring 36a. An amorphous Nb thin film 34a is formed on the Nb crystalline film 34 by plasma irradiation. Note that. Even when an Al—Cu alloy film is formed instead of the Cu film 36, the Nb—N / Nb layered film is effective for preventing diffusion of Cu in the Al—Cu alloy film.
[Third embodiment]
Here, an example of the wiring structure will be described together with a comparative example.
[0039]
Table 2 shows an example using the Nb crystalline film and the plasma nitrided Nb thin film (Nb-N) formed by the above method, a comparative example in which 1000 Ti Ti-N was formed as a base by sputtering, and the base as an insulating film. It is the value of the wiring resistance for each of the comparative examples that are left as they are. The sample is deposited so that the total thickness of the Al—Cu alloy wiring and the base film is 10,000 mm, and the thickness of the plasma nitrided Nb thin film is in the range of 25 mm to 50 mm.
[0040]
Table 3 shows SIMS (Secondary-Ion Mass Spectroscopy Secondary Ion Mass Spectrometry) barrier properties against Cu in the examples using the plasma metal nitride thin films prepared by the above method and the comparative examples using various base materials. It is the result evaluated by. The sample is a 1000-thick Cu film deposited on the substrate.2 The heat treatment (temperature increase rate: 100 ° C./h) was performed in an atmosphere at 600 ° C. × 1 h, and the Cu concentration in the Si wafer was compared by obtaining the Cu depth profile using SIMS. .
[0041]
[Table 2]
Figure 0003672941
[0042]
[Table 3]
Figure 0003672941
[0043]
As shown in Tables 2 and 3, when the base surface is plasma-nitrided and a plasma metal nitride thin film is formed as in this embodiment as compared to the metal films and nitride films proposed so far, the wiring resistance is increased. It can be suppressed and the diffusion of Cu can be significantly reduced.
[Fourth embodiment]
Next, another embodiment of the wiring structure will be described together with a comparative example.
[0044]
Table 4 shows a comparison between the barrier properties of various barrier layers having the same thickness with respect to Cu, after diffusion heat treatment of a Cu / M / Si (M represents various barrier layers) laminated film, Cu concentration is changed to SIMS (Secondary-Ion Mass
It is the result measured by Spectroscopy.
[0045]
[Table 4]
Figure 0003672941
[0046]
In the sample of the comparative example, first, 600 Å of a single-layer barrier film was deposited on the Si substrate by RF magnetron sputtering. On the other hand, in the sample of the example, first, a metal film is formed on a Si substrate by RF magnetron sputtering, and a plasma metal nitride thin film is formed on the surface of the metal film by an ECR plasma nitridation method as a first layer. A metal film and a plasma metal nitride thin film were sequentially formed on the layer by the above method to form a multilayer barrier layer having a thickness of 600 mm. Furthermore, on the surfaces of the samples of these comparative examples and examples, Cu was laminated by 5000 m by RF magnetron sputtering to form a multilayer film, and these samples on which this multilayer film was formed were subjected to H2 A heat treatment of 640 ° C. × 1 h was performed in a gas atmosphere, and then the Cu concentration on the Si surface was measured using SIMS and compared. As is clear from Table 3, the Cu concentration on the Si surface is significantly reduced in the barrier layer of the example as compared with the conventional barrier films of Cr, Mo, TiN, etc., and the effectiveness of the present invention can be clearly seen. .
[0047]
Next, referring to FIG. 11 to FIG. 13, wiring in which a barrier layer is formed by stacking six layers of the W film and the plasma nitrided W thin film (W-N / W) in Table 4 above. A method for forming the structure will be described. As shown in FIG. 11, an insulating film 42 of 5000 BPSG (borophosphosilicate glass) is formed on the surface of the Si substrate 40, and a W film is formed on the entire surface of the insulating film 42 in an Ar gas atmosphere with a total pressure of 2 mTorr. Then, 100 Å is grown at a film formation rate of 10 Å / s by RF magnetron sputtering. On the surface of the W film, N2 By irradiating ECR plasma with a gas pressure of 1 mTorr and a plasma output of 400 W for 60 s, the surface of the W film is nitrided to form a plasma nitride film, thereby forming a layer composed of the W film and the plasma nitrided W thin film. On this layer, a multilayer barrier layer 44 having a thickness of 600 mm is formed by repeating the above method. On the surface of the barrier layer 44, a Cu film 46 is grown by 5000 nm at a film forming rate of 60 mm / s by RF magnetron sputtering in an Ar gas atmosphere having a total pressure of 2 mTorr. Thereafter, as shown in FIG. 12, the barrier layer 44 and the Cu film 46 are patterned to form a base film 44a and a wiring 46a. Thereafter, as shown in FIG. 13, W is grown by 400 nm only on the outer surfaces of the base film 44a and the wiring 46a by the CVD method to form a W coating film 48. The W coating film 48 has a sample temperature of 200 to 400 ° C.6 And H2 The mixed gas is supplied to the film forming chamber, and the pressure of the mixed gas is set to 1 Torr or less. According to this film forming method, the interface reaction becomes rate limiting, and W can be selectively grown only on the outer surfaces of the base film 44a and the wiring 46a. Here, in order to make this wiring structure multilayer, on the W coating film 48, SiO2 An insulating film such as a film may be formed, and the wiring structure described above may be formed on the insulating film by a similar method.
[Fifth embodiment]
First, Table 5 to Table 7 show experimental results comparing the barrier properties of various materials against Cu. In this experiment, in order to compare the barrier properties of various materials, a Cu / M / Si multilayer film (M represents various barrier film materials) was formed, subjected to diffusion heat treatment, and then the Cu concentration on the Si surface was measured by SIMS. It is measured by (Secondary-Ion Mass Spectroscopy secondary ion mass spectrometry).
[0048]
These multilayer films are N2 Using a mixed gas of Ar and Ar or Ar gas, 600 nm of a barrier material alloy film is deposited on the Si substrate by RF magnetron sputtering. Further, 5000 mm of Cu is deposited on the barrier material alloy film by RF magnetron sputtering of Ar gas. Formed. After that, these multilayer films are formed with H2 A heat treatment of 650 ° C. × 1.5 h was performed in a gas atmosphere, and the Cu concentration on the surface of the Si substrate was measured and compared using SIMS.
[0049]
[Table 5]
Figure 0003672941
[0050]
[Table 6]
Figure 0003672941
[0051]
[Table 7]
Figure 0003672941
[0052]
As is apparent from Tables 5 to 7, it can be clearly seen that nitrides, borides, and carbides of various alloys have an excellent barrier effect as compared with conventional barrier materials.
Next, an example of a wiring structure and a method for manufacturing the same according to the present invention will be described with reference to FIGS.
As shown in FIG. 14, an insulating film 52 of 5000 BPSG (borophosphosilicate glass) is formed on the surface of the Si substrate 50, and Ta insulating film 52 is formed on the entire surface of this insulating film 52.15W80MoFive -N film 54 (Ta15W80MoFive -N represents a nitride of an alloy composed of 15 at% Ta, 80 at% W, and 5 at% Mo. ), 50% Ar with a total pressure of 2 mTorr, N2 The film is grown at 600 Å at a film forming rate of 10 Å / s by RF magnetron sputtering in a 50% gas atmosphere. This Ta15W80MoFive A Cu film 56 is grown on the surface of the -N film 54 at a deposition rate of 60 Å / s by RF magnetron sputtering in an Ar gas atmosphere with a total pressure of 2 mTorr. Then, as shown in FIG.15W80MoFive The base film 54a and the Cu wiring 56a are formed by patterning the -N film 54 and the Cu film 56. Then, as shown in FIG. 16, W is selectively grown on the outer surfaces of the base film 54a and the Cu wiring 56a by a CVD method to form a W coating film 58. The W coating film 58 has a sample temperature of 200 to 400 ° C.6 And H2 The mixed gas is supplied to the film forming chamber, and the gas pressure of the mixed gas is set to 1 Torr or less. According to this film forming method, the interface reaction becomes rate-limiting, and W can be selectively grown only on the outer surfaces of the base film 54a and the Cu wiring 56a. Here, in order to make this wiring structure multi-layered, SiO layer is formed on the W coating layer 58.2 An insulating film such as the above may be provided, and the wiring structure described above may be formed on the insulating film by a similar method.
[0053]
【The invention's effect】
As described above, according to the first wiring structure of the present invention, since the barrier layer composed of at least one laminate of the metal film and the metal compound film is used as the base or covering of the wiring, the wiring resistance is not increased. Cu diffusion could be prevented, and a highly reliable semiconductor wiring structure could be realized. Therefore, the industrial significance of the present invention is very great. When the present invention is applied to a Cu wiring, diffusion of Cu can be prevented without increasing the resistance of the Cu wiring, and a semiconductor wiring structure having excellent reliability can be realized.
[0054]
In the second wiring structure of the present invention, a barrier layer in which at least one layer made of a metal film and a metal metal thin film constituting the metal film is formed is formed on the surface of the barrier layer. The flatness of the formed Cu film is improved, and the defect rate of the pattern shape in the patterning process is remarkably improved.
In the wiring structures of the semiconductor integrated circuits of the third to sixth aspects of the present invention, Ta—W alloy, Ta—W alloy, Ta alloy, W alloy nitride, boride having good barrier properties are provided. Since the carbide is used as the base and / or coating of the Cu wiring, a wiring structure in which Cu diffusion is sufficiently suppressed can be realized. Therefore, according to the present invention, it is possible to realize a Cu wiring having a very large industrial significance and having a specific resistance smaller than that of Al and excellent in electromigration resistance.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a method of manufacturing a wiring structure according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view showing the method for manufacturing the wiring structure according to the first embodiment of the present invention.
FIG. 3 is a cross-sectional view showing the method for manufacturing the wiring structure according to the first embodiment of the present invention.
FIG. 4 is a cross-sectional view showing the method for manufacturing the wiring structure according to the first embodiment of the present invention.
FIG. 5 is a cross-sectional view showing the method for manufacturing the wiring structure according to the first embodiment of the present invention.
FIG. 6 is a cross-sectional view showing the method for manufacturing the wiring structure according to the first embodiment of the present invention.
FIG. 7 is a cross-sectional view showing the method for manufacturing the wiring structure according to the first embodiment of the present invention.
FIG. 8 is a cross-sectional view showing a method for manufacturing a wiring structure according to a second embodiment of the present invention.
FIG. 9 is a cross-sectional view showing a method for manufacturing a wiring structure according to a second embodiment of the present invention.
FIG. 10 is a cross-sectional view showing a method for manufacturing a wiring structure according to a second embodiment of the present invention.
FIG. 11 is a cross-sectional view showing a method for manufacturing a wiring structure according to a fourth embodiment of the present invention.
FIG. 12 is a cross-sectional view showing a method for manufacturing a wiring structure according to a fourth embodiment of the present invention.
FIG. 13 is a cross-sectional view showing a method for manufacturing a wiring structure according to a fourth embodiment of the present invention.
FIG. 14 is a cross-sectional view showing a method for manufacturing a wiring structure according to a fifth embodiment of the present invention.
FIG. 15 is a cross-sectional view showing a method for manufacturing a wiring structure according to a fifth embodiment of the present invention.
FIG. 16 is a cross-sectional view showing a method for manufacturing a wiring structure according to a fifth embodiment of the present invention.
[Explanation of symbols]
10, 30, 40, 50 Si substrate
12, 32, 42 Insulating film
14 Tungsten film
16,24 Amorphous WNX film
18, 36, 46 Cu film
20, 36a, 46a Cu wiring
22 Tungsten coating film
34 Nb crystalline film
34a Plasma nitrided Nb thin film
44 Barrier layer
44a Underlayer

Claims (19)

Cu,Cu合金,Au,Au合金,Ag,Ag合金,およびAl−Cu合金から選ばれた金属からなる配線を備えた半導体集積回路の配線構造体において、
Ta膜と、該Ta膜の表面に形成された10Å〜100Åの範囲内の厚さを有する窒化Ta膜とで構成される少なくとも1つの積層からなるバリア層を、前記配線の下地及び/又は被覆として備えたことを特徴とする半導体集積回路の配線構造体。
In a wiring structure of a semiconductor integrated circuit including a wiring made of a metal selected from Cu, Cu alloy, Au, Au alloy, Ag, Ag alloy, and Al—Cu alloy,
A barrier layer composed of at least one laminate composed of a Ta film and a Ta nitride film having a thickness in the range of 10 to 100 mm formed on the surface of the Ta film, A wiring structure for a semiconductor integrated circuit, comprising:
前記配線の被覆は、該配線の側面において該配線に接触するTa膜と、該Ta膜の外側に形成された窒化Ta膜とで構成された積層からなるバリア層であることを特徴とする請求項1記載の半導体集積回路の配線構造体。The wiring covering is a barrier layer made of a laminate composed of a Ta film in contact with the wiring on a side surface of the wiring and a Ta nitride film formed outside the Ta film. Item 14. A semiconductor integrated circuit wiring structure according to Item 1. 前記窒化Ta膜の厚みの上限が50Åであることを特徴とする請求項1又は2記載の半導体集積回路の配線構造体。3. The wiring structure of a semiconductor integrated circuit according to claim 1, wherein the upper limit of the thickness of the Ta nitride film is 50 mm. 前記配線がCu,Cu合金から選ばれた金属からなることを特徴とする請求項1〜3のいずれかに記載の半導体集積回路の配線構造体。4. The wiring structure for a semiconductor integrated circuit according to claim 1, wherein the wiring is made of a metal selected from Cu and a Cu alloy. 前記配線がCuからなることを特徴とする請求項1〜3のいずれかに記載の半導体集積回路の配線構造体。The wiring structure of a semiconductor integrated circuit according to claim 1, wherein the wiring is made of Cu. 前記バリア層を前記配線層の下地として備えたことを特徴とする請求項1〜5のいずれかに記載の半導体集積回路の配線構造体。6. The wiring structure for a semiconductor integrated circuit according to claim 1, wherein the barrier layer is provided as a base for the wiring layer. 前記窒化Ta膜が非晶質であることを特徴とする請求項1〜6のい7. The nitride film according to claim 1, wherein the Ta nitride film is amorphous.
れかに記載の半導体集積回路の配線構造体。A wiring structure of a semiconductor integrated circuit according to any one of the above.
Cuからなる配線を備えた半導体集積回路の配線構造体において、In a wiring structure of a semiconductor integrated circuit including wiring made of Cu,
Ta膜と、該Ta膜の表面に形成された10Å〜100Åの範囲内の厚さを有する窒化Ta膜とで構成される少なくとも1つの積層からなるバリア層を、前記配線の下地として備えたことを特徴とする半導体集積回路の配線構造体。  A barrier layer composed of at least one laminate composed of a Ta film and a Ta nitride film formed on the surface of the Ta film and having a thickness within a range of 10 to 100 mm is provided as a base of the wiring. A wiring structure for a semiconductor integrated circuit.
前記窒化Ta膜の厚みの上限が50Åであることを特徴とする請求項8記載の半導体集積回路の配線構造体。9. The wiring structure of a semiconductor integrated circuit according to claim 8, wherein the upper limit of the thickness of the Ta nitride film is 50 mm. Cu,Cu合金,Au,Au合金,Ag,Ag合金から選ばれた金属からなる配線を備えた半導体集積回路の配線構造体において、In a wiring structure of a semiconductor integrated circuit including a wiring made of a metal selected from Cu, Cu alloy, Au, Au alloy, Ag, and Ag alloy,
Ta膜、W膜、及びTa−W合金膜から選ばれた金属膜と、該金属膜の表面に形成された、10Å〜100Åの範囲内の厚さを有する、該金属膜を構成する金属の窒化金属膜とで構成される少なくとも1つの積層からなるバリア層を、前記配線の下地及び/又は被覆として備えたことを特徴とする半導体集積回路の配線構造体。  A metal film selected from a Ta film, a W film, and a Ta-W alloy film, and a metal film that is formed on the surface of the metal film and has a thickness in the range of 10 to 100 mm. A wiring structure of a semiconductor integrated circuit, comprising a barrier layer made of at least one laminate composed of a metal nitride film as a base and / or covering of the wiring.
前記配線の被覆は、該配線の側面において該配線に接触するTa膜、W膜、及びTa−W合金膜から選ばれた金属膜と、該金属膜の外側に形成された該金属膜を構成する金属の窒化金属膜とで構成される積層からなるバリア層であることを特徴とする請求項10記載の半導体集積回路の配線構造体。The wiring covering comprises a metal film selected from a Ta film, a W film, and a Ta—W alloy film in contact with the wiring on the side surface of the wiring, and the metal film formed outside the metal film. 11. The wiring structure for a semiconductor integrated circuit according to claim 10, wherein the wiring layer is a barrier layer made of a laminate composed of a metal nitride film of a metal to be used. 前記窒化金属膜の厚みの上限が50Åであることを特徴とする請求項10又は11記載の半導体集積回路の配線構造体。12. The wiring structure for a semiconductor integrated circuit according to claim 10, wherein the upper limit of the thickness of the metal nitride film is 50 mm. 前記配線がCu,Cu合金から選ばれた金属からなることを特徴とする請求項10〜12のいずれかに記載の半導体集積回路の配線構造体。13. The wiring structure for a semiconductor integrated circuit according to claim 10, wherein the wiring is made of a metal selected from Cu and a Cu alloy. 前記配線がCuからなることを特徴とする請求項10〜13のいずれかに記載の半導体集積回路の配線構造体。14. The wiring structure for a semiconductor integrated circuit according to claim 10, wherein the wiring is made of Cu. 前記バリア層を前記配線の下地として備えたことを特徴とする請求項10〜14のいずれかに記載の半導体集積回路の配線構造体。15. The wiring structure for a semiconductor integrated circuit according to claim 10, wherein the barrier layer is provided as a base for the wiring. 前記金属膜がTa膜であり、窒化金属膜が窒化Ta膜であることを特徴とする請求項10〜15のいずれかに記載の半導体集積回路の配線構造体。16. The wiring structure for a semiconductor integrated circuit according to claim 10, wherein the metal film is a Ta film and the metal nitride film is a Ta nitride film. Cu,Cu合金,Au,Au合金,Ag,Ag合金,およぴAl−Cu合金から選ばれた金属からなる配線を備えた半導体集積回路の配線構造体において、Ta−W合金の窒化物、棚化物、及び炭化物から選ばれたバリア層を、前記配線の下地及び/又は被覆として備えたことを特徴とする半導体集積回路の配線構造体。In a wiring structure of a semiconductor integrated circuit having a wiring made of a metal selected from Cu, Cu alloy, Au, Au alloy, Ag, Ag alloy, and Al—Cu alloy, a nitride of Ta—W alloy, A wiring structure for a semiconductor integrated circuit, comprising a barrier layer selected from a shelf and a carbide as a base and / or covering for the wiring. Cu,Cu合金,Au,Au合金,Ag,Ag合金,およびAl−Cu, Cu alloy, Au, Au alloy, Ag, Ag alloy, and Al- Cu合金から選ばれた金属からなる配線を備えた半導体集積回路の配線構造体において、In a wiring structure of a semiconductor integrated circuit including a wiring made of a metal selected from a Cu alloy,
Mo、Nb、及びTiから選ばれた1つ以上の金属がTaに添加されてなるTa系合金の窒化物、硼化物、及び炭化物から選択されたバリア層を、前記配線の下地及び/又は被覆として備えたことを特徴とする半導体集積回路の配線構造体。  A barrier layer selected from a nitride, boride, and carbide of a Ta-based alloy in which one or more metals selected from Mo, Nb, and Ti are added to Ta is used as a base and / or coating for the wiring. A wiring structure for a semiconductor integrated circuit, comprising:
Cu,Cu合金,Au,Au合金,Ag,Ag合金,およびAl−Cu合金から選ばれた金属からなる配線を備えた半導体集積回路の配線構造体において、In a wiring structure of a semiconductor integrated circuit including a wiring made of a metal selected from Cu, Cu alloy, Au, Au alloy, Ag, Ag alloy, and Al—Cu alloy,
Mo、Nb、Pd、及びPbから選ばれた1つ以上の金属がWに添加されてなるW系合金の窒化物、硼化物、及び炭化物から選択されたバリア層を、前記配線の下地及び/又は被覆として備えたことを特徴とする半導体集積回路の配線構造体。  A barrier layer selected from nitrides, borides, and carbides of a W-based alloy obtained by adding one or more metals selected from Mo, Nb, Pd, and Pb to W, A wiring structure for a semiconductor integrated circuit, characterized in that the wiring structure is provided as a coating.
JP5413794A 1993-03-24 1994-03-24 Wiring structure for semiconductor integrated circuit Expired - Lifetime JP3672941B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5413794A JP3672941B2 (en) 1993-03-24 1994-03-24 Wiring structure for semiconductor integrated circuit

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6541593 1993-03-24
JP5-68260 1993-03-26
JP5-65415 1993-03-26
JP6826093 1993-03-26
JP5413794A JP3672941B2 (en) 1993-03-24 1994-03-24 Wiring structure for semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPH06333927A JPH06333927A (en) 1994-12-02
JP3672941B2 true JP3672941B2 (en) 2005-07-20

Family

ID=27295187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5413794A Expired - Lifetime JP3672941B2 (en) 1993-03-24 1994-03-24 Wiring structure for semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JP3672941B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3368629B2 (en) * 1993-09-24 2003-01-20 三菱電機株式会社 Semiconductor device
JPH08160450A (en) * 1994-12-12 1996-06-21 Ricoh Co Ltd Laminated metal material for wiring and method for forming pattern using that material
US6285082B1 (en) * 1995-01-03 2001-09-04 International Business Machines Corporation Soft metal conductor
JP3398543B2 (en) * 1995-05-09 2003-04-21 松下電器産業株式会社 Method for manufacturing semiconductor device
JP3407516B2 (en) * 1995-12-20 2003-05-19 ソニー株式会社 Semiconductor device and manufacturing method thereof
JP3516558B2 (en) * 1996-08-26 2004-04-05 シャープ株式会社 Method for manufacturing semiconductor device
JP3890722B2 (en) * 1998-02-16 2007-03-07 ソニー株式会社 Copper wiring of semiconductor devices
JP2000049116A (en) 1998-07-30 2000-02-18 Toshiba Corp Semiconductor device and manufacture of the same
KR100296708B1 (en) * 1998-08-07 2001-08-07 오길록 Method for making integrated circuit metal line structure
JP2000353762A (en) * 1999-06-11 2000-12-19 Toppan Printing Co Ltd Wiring material and conductor wiring layer using the same
JP2002143351A (en) * 2000-11-07 2002-05-21 Mizuno Corp Golf club
WO2009078254A1 (en) 2007-12-17 2009-06-25 Nippon Mining & Metals Co., Ltd. Substrate and method for manufacturing the same
JP2012253148A (en) 2011-06-01 2012-12-20 Toshiba Corp Semiconductor device and manufacturing method of the same
JP6788393B2 (en) * 2016-06-29 2020-11-25 東京エレクトロン株式会社 How to form a copper film

Also Published As

Publication number Publication date
JPH06333927A (en) 1994-12-02

Similar Documents

Publication Publication Date Title
US5506449A (en) Interconnection structure for semiconductor integrated circuit and manufacture of the same
JP3562628B2 (en) Diffusion barrier film, multilayer wiring structure, and method of manufacturing the same
JP3435194B2 (en) Method for forming wiring layer of semiconductor device and semiconductor device
JP3963494B2 (en) Semiconductor device and method for forming the same
US5290731A (en) Aluminum metallization method
JP3584054B2 (en) Semiconductor device and manufacturing method thereof
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
JP3672941B2 (en) Wiring structure for semiconductor integrated circuit
US6554914B1 (en) Passivation of copper in dual damascene metalization
US6720659B1 (en) Semiconductor device having an adhesion layer
US20040197492A1 (en) CVD TiSiN barrier for copper integration
JPH077077A (en) Semiconductor device and manufacture thereof
JP2004525510A (en) Copper interconnect structure with diffusion barrier
JPH1098011A (en) Semiconductor device and manufacture thereof
JP3586899B2 (en) Semiconductor device and manufacturing method thereof
JP3086556B2 (en) Heat resistant ohmic electrode on semiconductor diamond layer and method of forming the same
US5795796A (en) Method of fabricating metal line structure
KR100504269B1 (en) IMPROVED PECVD AND CVD PROCESSES FOR WNx DEPOSITION
JPH06310509A (en) Wiring structure of semiconductor integrated circuit
JP4447438B2 (en) Manufacturing method of semiconductor device
KR100250455B1 (en) Method of manufacturing metal line of semiconductor device using copper thin film
JP3694512B2 (en) Manufacturing method of semiconductor device
JPH03132022A (en) Method and apparatus for manufacturing semiconductor device
JP3261196B2 (en) Wiring structure of semiconductor integrated circuit
JPH06275620A (en) Wiring structure of semiconductor integrated circuit

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040322

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050421

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 9

EXPY Cancellation because of completion of term