JPS59123222A - 半導体結晶成長方法 - Google Patents

半導体結晶成長方法

Info

Publication number
JPS59123222A
JPS59123222A JP22944282A JP22944282A JPS59123222A JP S59123222 A JPS59123222 A JP S59123222A JP 22944282 A JP22944282 A JP 22944282A JP 22944282 A JP22944282 A JP 22944282A JP S59123222 A JPS59123222 A JP S59123222A
Authority
JP
Japan
Prior art keywords
grown
groove
substrate
gaas
sio2 film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22944282A
Other languages
English (en)
Inventor
Kazunari Oota
一成 太田
Masaru Kazumura
数村　勝
Tatsuo Otsuki
達男 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP22944282A priority Critical patent/JPS59123222A/ja
Publication of JPS59123222A publication Critical patent/JPS59123222A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Element Separation (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体結晶成長方法に関するものである。
従来例の構成とその問題点 半導体論−理回路のＩＣ化とその高密度化、扁速度化に
伴い、素子間分離の容易な■−Ｖ族半導体の利用が進め
られている。
従来Ｓ１を材料として開発が進められてい１こ論理ＩＣ
は、マイクロ波ＧａＡｓ　ＦＥＴの性能改良が進むにつ
れて、腸に畠速論理回路ＩＣではＧａＡｓ　ＩＣ−が研
究開発の主流になろうとしている。ＧａＡ、ｓ　ＩＣは
同じ消費電力を許すならばＳｉ　ＩＣのｌＯ倍以旧の面
速動作がｒｆＪ能と考えられ、最近ではギガビットロジ
ックと呼ばわる新しい分野を開いている。又■−■族半
導体は、半絶縁性と呼ばれる化抵抗１０７〜１０９Ω・
ｃｎｒの結晶が何られ、ＩＣ化において素子間分層が８
１より容易である。しかし、従来の■−■族半導体の素
子間分離法としては、■メサ分離法、■イオン注入によ
る半絶縁層形成法、■選択イオン注入による半絶縁基板
上への活性層の形成法等か尤えら（Ｉでいるが、同２つ
、も欠点を持っている。即ちメサ分婦法では表向の凹凸
が激しいｔこめ、ｎｂ　Ｍｉｌｉ　ＩＪＬｌ工か踵かし
く、メサの段のところで配線がつなからす、所謂１段切
れ′が起こりやすく、高集積度ＩＣに向いていない。イ
オン注入にり、熱処理工程を行なえないという天声があ
る。
選択イオン注入による半絶縁基板上への活性層の形成法
では素子聞分離は容易に寿られるが、素子の特性が基板
結晶により決まり、現状では基板の残留不純物量、結晶
欠陥密度、熱安定性等の点で満足できる水準に達してい
ない。
発明の目的 本発明は上記従来の欠点を解消するもので、素子間分離
を容易に行なえる半導体結晶成長方法を提供することを
目的とする。
発明の構成 上記目的を達成するため、本発明の半導体結晶成長方法
は、化合物半導体基板の表面に溝を形成する工程と、自
ｕ記溝内に前記基板とは異なＺ材料を埋め込む工程と、
前記基板上に半導体結晶層を成長させる工程とを備えた
ものである。
実施例の説明 以下１本発明の一実施例について１図面に基づ・、）で
説明する。
図において半絶縁性ＣｒドープＧａＡｓ基板（１）七に
ホトレジストでパターンを形成し、イオンミリングを用
いて２０００Ａの深さの溝（２）を形成する。その後全
面にＳｉＯ，（３）をＣＶＤ法で溝（２）の深さと同じ
厚さｚｏｏｏ、Ａだけ成長させ、前述のパターンを反転
したホトマスクをかけ、ＮＨ４Ｆ　：　ＨＦ＝　５　：
　１なる液でＳｉｎ。
（３）をエツチングする。５ｉＯ２（３）は溝（２）の
深さと同じ厚さだけ成長させるので、エツチング後は溝
（２）内に５ｉｎ２（３）が充填されて平坦な面が得ら
れる。このようにして得られた基板（１）上にＭＢＥ法
を用いて活性層となるｎ　−ＧａＡｓ層（４）をａｏｏ
ｏＡ成長せしめる。
このときの基板（１）の温度は５８０℃、各セル湿度は
Ｇａが１１００℃、　Ａｓが２４５℃、　Ｓｎが７８０
℃で、成長時間は９分１５秒である。このときの不純物
濃度はＩ　Ｘ　１０１７ｃＩｎ−”である。５１０２（
３）上には膜厚が活性層のｎ　−ＧａＡ、ｓ層（４）と
同じの多結晶のＧａＡｓ　（５）が成長する。このＧａ
Ａｓ　（５）は多結晶のため高抵抗であり、熱処理によ
ってもその件Ｑは変化しない。本実施例では１×１０”
Ω・ｏｎが得られた。半絶縁性ＧａＡｓ基板（１）と多
結晶ＧａＡｓ（５）で囲まれた活性層（４）の部分は完
全に他の部分と隔離されるため、この領域内に作られた
素子は独立に動作し得る。よってドレイン電極（６）と
ソース電極（７）、更にＳｉｎ、絶縁膜（８）、ゲート
電極（９）を形成することにより１素子のＧａＡｓ　Ｍ
ＥＳ　ＦＥＴが得られる。このＭＥＳ　ＦＥＴは複数個
隣接して作ることが可能であり、それらを配線すること
により高集積度の論理ＩＣが作成できる。尚ＧａＡｓ基
板（１）上に溝（２）を設けずに選択的に５ｉ０２ヲ付
着スルト５ｉＯ８（３）上ヘモ活性ａ（４）ト同−膜厚
の多結晶ＧａＡｓ　（５）成長するため、分離帯とＦＥ
Ｔ０間でＳ　ｉ　０２（３）の膜厚だけ段差が生じ、メ
サ分離法と同様に２段切れヶ　が起こりやすくなるが、
本発明のように溝（２）を設けるとこの２段切れ、の問
題は全く起こらない。本実施例では５ｉＯ２（３）の膜
厚は渦゛（２）の深さと同一としたが１段切れの起こら
ない範囲での禍不足は許科し得るものである。
発明の効果 以上のように本う６明によれば、基板に溝を形成し、こ
の溝内に５ｉｎ２を形成して成長を行なうことにより素
子表面が平坦となり、熱鋸＃０によっても変成しない素
子分離が可能となった。尚、本発明によれば、基板及び
活性層の材料としては実施例で述べたＧａＡｓに限らず
、ＩｎＰ、　Ｉｎ　ＧａＡｓ等すべてのｍ−ｖ族化合物
半導体の使用が可能である。又溝内の材料も５ｉｎ２ニ
限らず、Ｓｉ、Ｎ４．　Ａ１．Ｏａ等基板材料以外の半
導体材料はすべて使用可能である。
【図面の簡単な説明】
第１図は本発明の一実施例によるＧａＡｓＭＥＳＦＥＴ
の断面図、第２図は同平面Ｎである。 （１）・・・半絶縁性ＣｒドープＧａＡｓ基板、（２）
・・・溝。 （３）　−５ｉｎ２、（４）　−ｎ　−ＧａＡｓＭ、（
５）−多結晶ＧａＡｓ、（６）・・・ドレイン電極、（
７）・・・ソース電極、（９）・・・ケート電極 代理人　　　森　本　義　弘

Claims (1)

    【特許請求の範囲】
  1. １、化合物半導体基板の表面に溝を形成する工程と、前
    記溝内に前記基板とは異なる材料を埋め込む工程と、前
    記基板上に半導体結晶層を成長させる工程とを偏えた半
    導体結晶成長方法。
JP22944282A 1982-12-28 1982-12-28 半導体結晶成長方法 Pending JPS59123222A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22944282A JPS59123222A (ja) 1982-12-28 1982-12-28 半導体結晶成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22944282A JPS59123222A (ja) 1982-12-28 1982-12-28 半導体結晶成長方法

Publications (1)

Publication Number Publication Date
JPS59123222A true JPS59123222A (ja) 1984-07-17

Family

ID=16892275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22944282A Pending JPS59123222A (ja) 1982-12-28 1982-12-28 半導体結晶成長方法

Country Status (1)

Country Link
JP (1) JPS59123222A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119265A (ja) * 1988-10-28 1990-05-07 Nec Corp 化合物半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50128780A (ja) * 1974-03-30 1975-10-11
JPS51117882A (en) * 1975-04-09 1976-10-16 Fujitsu Ltd Semiconductor device manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50128780A (ja) * 1974-03-30 1975-10-11
JPS51117882A (en) * 1975-04-09 1976-10-16 Fujitsu Ltd Semiconductor device manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02119265A (ja) * 1988-10-28 1990-05-07 Nec Corp 化合物半導体装置

Similar Documents

Publication Publication Date Title
McClelland et al. A technique for producing epitaxial films on reuseable substrates
US4444620A (en) Growth of oriented single crystal semiconductor on insulator
JPS6052037A (ja) 半導体装置の製法
JPS5893221A (ja) 半導体薄膜構造とその製造方法
JP2785918B2 (ja) 絶縁層の上に成長層を有する半導体装置の製造方法
JPH0294663A (ja) 半導体装置およびその製造方法
JPS59123222A (ja) 半導体結晶成長方法
JPH0523056B2 (ja)
JP2828974B2 (ja) 化合物半導体集積回路の製造方法
US3752714A (en) Method for selective epitaxial deposition of intermetallic semiconductor compounds
US5786261A (en) Method for fabricating semiconductor device having device isolation layer
JP2714034B2 (ja) 化合物半導体集積回路の製造方法
JPH0320063B2 (ja)
JP2504785B2 (ja) 半導体集積回路およびその製造方法
JPH0969611A (ja) 半導体装置およびその製造方法
JPS5918679A (ja) 半導体装置
JP2796303B2 (ja) 半導体集積回路の製造方法
JP2600286B2 (ja) 半導体装置の製造方法
JPS61144037A (ja) 半導体装置およびその製造方法
JPS59167028A (ja) 化合物半導体集積回路装置の製造方法
RU2109371C1 (ru) Способ изготовления интегральных схем
JPS6329569A (ja) 半導体装置の製造方法および基板
JPS6116544A (ja) 半導体装置の製造方法
JPS60752A (ja) 半導体装置の製造方法
JPH02194561A (ja) 薄膜半導体装置とその製造方法