JPS59122038A - Ｐｃｍ多重化装置オン・ライン監視方式 - Google Patents
Ｐｃｍ多重化装置オン・ライン監視方式Info
- Publication number
- JPS59122038A JPS59122038A JP57220655A JP22065582A JPS59122038A JP S59122038 A JPS59122038 A JP S59122038A JP 57220655 A JP57220655 A JP 57220655A JP 22065582 A JP22065582 A JP 22065582A JP S59122038 A JPS59122038 A JP S59122038A
- Authority
- JP
- Japan
- Prior art keywords
- pcm signal
- type pcm
- multiplexer
- type
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）１発明の技術分野
本発明はＰＣＭ（パルス・コード・モジュレイション）
通信方式に係り、特に多重化装置の監視方式に関するも
のである。
通信方式に係り、特に多重化装置の監視方式に関するも
のである。
（ｂ）６従来技術と問題点
ＰＣＭ方式に限らず一般に多重化装置に於いて多重化す
る回路部は、若し多重化する回路部に故障が発生した時
は其の回路に所属するチャンネルは総て不通となり大き
い故障となる為、予備回路を用意し、現用の回路部が故
障した時即刻此の予備回路に切り換えて大きい故障にな
らない様に考慮している。
る回路部は、若し多重化する回路部に故障が発生した時
は其の回路に所属するチャンネルは総て不通となり大き
い故障となる為、予備回路を用意し、現用の回路部が故
障した時即刻此の予備回路に切り換えて大きい故障にな
らない様に考慮している。
第１図はＰＣＭの多重化の一例を示すもの図で、図中Ｍ
ＩＣ−１、ＭＩＣ−２は２４チヤンネルのＰＣＭ信号で
あるＤＳＬ型ＰＣＭ信号を二組多重化して４８チヤンネ
ルのＰＣＭ信号であるＤＳＬＣＳＩＣ型ＰＣＭ信号（Ｍ
ＵＸ）及び多重分離（ＤＭＵＸ）する多重化装置であり
、ＭＵＸは多重部で、ＤＭＵＸは多重分離部である。又
図中Ｍ１２は２４チヤンネルのＰＣＭ信号であるＤＳＩ
型ＰＣＭ信号を四組多重化して９６チヤンネルのＰＣＭ
信号であるＤＳＺ型ＰＣＭ信号に多重（ＭＵＸ）及び多
重分離（ＤＭＵＸ）する多重化装置であり、ＭＵＸは多
重部であり、ＤＭＵＸは多重分離部である。
ＩＣ−１、ＭＩＣ−２は２４チヤンネルのＰＣＭ信号で
あるＤＳＬ型ＰＣＭ信号を二組多重化して４８チヤンネ
ルのＰＣＭ信号であるＤＳＬＣＳＩＣ型ＰＣＭ信号（Ｍ
ＵＸ）及び多重分離（ＤＭＵＸ）する多重化装置であり
、ＭＵＸは多重部で、ＤＭＵＸは多重分離部である。又
図中Ｍ１２は２４チヤンネルのＰＣＭ信号であるＤＳＩ
型ＰＣＭ信号を四組多重化して９６チヤンネルのＰＣＭ
信号であるＤＳＺ型ＰＣＭ信号に多重（ＭＵＸ）及び多
重分離（ＤＭＵＸ）する多重化装置であり、ＭＵＸは多
重部であり、ＤＭＵＸは多重分離部である。
第１図に於いて示す様に二組のＤＳＩＣ型ＰＣＭ信号を
一組のＤＳＺ型ＰＣＭ信号に変換即ち多重化する模様を
示すもので、二組のＤＳＩＣ型ＰＣＭ信号を二個のＭＩ
Ｃ−１、ＭＩＧ−２により一度四組のＤＳＩ型ＰＣＭ信
号に多重分離した後Ｍ１２により一組のＤＳ２型ＰＣＭ
信号に多重化する手順を取っている。
一組のＤＳＺ型ＰＣＭ信号に変換即ち多重化する模様を
示すもので、二組のＤＳＩＣ型ＰＣＭ信号を二個のＭＩ
Ｃ−１、ＭＩＧ−２により一度四組のＤＳＩ型ＰＣＭ信
号に多重分離した後Ｍ１２により一組のＤＳ２型ＰＣＭ
信号に多重化する手順を取っている。
尚ＤＳＬ型ＰＣＭ信号の伝送速度は
１、５４４ Ｍｂｉｔｓ／ｓで２４チヤンネルであり、
ＤＳＩＣ型ＰＣＭ信号の伝送速度は ３、１５２ Ｍｂｉｔｓ／ｓで４８チヤンネルであり、
ＤＳＺ型ＰＣＭ信号の伝送速度は ６、３１２ Ｍｂｉｔｓ／ｓで９６チヤンネルである。
ＤＳＩＣ型ＰＣＭ信号の伝送速度は ３、１５２ Ｍｂｉｔｓ／ｓで４８チヤンネルであり、
ＤＳＺ型ＰＣＭ信号の伝送速度は ６、３１２ Ｍｂｉｔｓ／ｓで９６チヤンネルである。
一般に北米系のＰＣＭ ＭＵＸは現用ＭＵＸに対して
必ず一個の予備を用意しており、現用ＭＵＸの内−個が
故障すると此の予備のＭＵＸを現用ルートに使用してい
る。
必ず一個の予備を用意しており、現用ＭＵＸの内−個が
故障すると此の予備のＭＵＸを現用ルートに使用してい
る。
然し此の様な予備回路は通信回線の総合安定度を確保す
る上からは絶対必要なものである反面通信装置の価格を
高くすると云う欠点がある。
る上からは絶対必要なものである反面通信装置の価格を
高くすると云う欠点がある。
従来一つの多重及び多重分離装置ＭＵＬＤＥＭから構成
される場合にはピント毎にオン・ライン監視する方式が
採用されているが、異なるＤＭＵＸ、ＭＵＸから構成さ
れるＭＩ Ｃ２−ＭＵＬＤＥＭに就いてはピント毎にオ
ン・ライン監視する方法が存在しなかった。
される場合にはピント毎にオン・ライン監視する方式が
採用されているが、異なるＤＭＵＸ、ＭＵＸから構成さ
れるＭＩ Ｃ２−ＭＵＬＤＥＭに就いてはピント毎にオ
ン・ライン監視する方法が存在しなかった。
（Ｃ）９発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
常時は使用されていない此の予備回路を有効に活用する
ことにより通信回線の信頼度を向上させるＰＣＭ多重化
装置オン・ライン監視方式を提供することである。
常時は使用されていない此の予備回路を有効に活用する
ことにより通信回線の信頼度を向上させるＰＣＭ多重化
装置オン・ライン監視方式を提供することである。
（ｄ）０発明の構成
上記の目的は本発明によれば、ＤＳＩＣ型ＰＣＭ信号を
常用第一多重化装置によりＤＳＩ型ｐｃＭ信号に変換し
た後常用第二多重化装置によりＤＳ２型ＰＣＭ信号に変
換し且つ逆にＤＳ２型ｐｃＭ信号を前記常用第二多電化
装置によりＤＳＩ型ＰＣＭ信号に変換した後前記常用第
−多重化装置によりＤＳＩＣ型ＰＣＭ信号に変換するＰ
ＣＭ通信方式の多重化装置に於いて、前記ＤＳＩＣ型Ｐ
ＣＭ信号を第一のスイッチにより予備第一多重化装置に
入力して得られるＤＳＬ型ＰＣＭ信号と前記常用第一多
重化装置出力のＤＳＬ型ＰＣＭ信号とをビット毎に比較
し、前記常用第二多重化装置出力のＤＳＺ型ＰＣＭ信号
を第二のスイッチにより予備第二多重化装置に入力して
得られるＤＳＬ型ＰＣＭ信号と前記常用第一多電化装置
出力のＤＳｌ型ＰＣＭ信号とをビット毎に比較し、前記
ＤＳ２型ＰＣＭ信号を第三のスイッチにより前記予備第
二多重化装置に入力して得られるＤＳＬ型ＰＣＭ信号と
前記常用第二多重化装置出力のＤＳＬ型ＰＣＭ信号とを
ビット毎に比較し、前記ＤＳＬＣ型Ｆ’ＣＭ信号を第四
のスイッチをこより前記予備第一多電化装置に入力して
得られるＤＳＬ型ｐｃＭ信号と前記常用第二多電化装置
出力のＤＳＩ型ＰＣＭ信号とをビット毎に比較すること
を特徴とするＰＣＭ多重化装置オン・ライン監視方式を
提供することにより達成される。
常用第一多重化装置によりＤＳＩ型ｐｃＭ信号に変換し
た後常用第二多重化装置によりＤＳ２型ＰＣＭ信号に変
換し且つ逆にＤＳ２型ｐｃＭ信号を前記常用第二多電化
装置によりＤＳＩ型ＰＣＭ信号に変換した後前記常用第
−多重化装置によりＤＳＩＣ型ＰＣＭ信号に変換するＰ
ＣＭ通信方式の多重化装置に於いて、前記ＤＳＩＣ型Ｐ
ＣＭ信号を第一のスイッチにより予備第一多重化装置に
入力して得られるＤＳＬ型ＰＣＭ信号と前記常用第一多
重化装置出力のＤＳＬ型ＰＣＭ信号とをビット毎に比較
し、前記常用第二多重化装置出力のＤＳＺ型ＰＣＭ信号
を第二のスイッチにより予備第二多重化装置に入力して
得られるＤＳＬ型ＰＣＭ信号と前記常用第一多電化装置
出力のＤＳｌ型ＰＣＭ信号とをビット毎に比較し、前記
ＤＳ２型ＰＣＭ信号を第三のスイッチにより前記予備第
二多重化装置に入力して得られるＤＳＬ型ＰＣＭ信号と
前記常用第二多重化装置出力のＤＳＬ型ＰＣＭ信号とを
ビット毎に比較し、前記ＤＳＬＣ型Ｆ’ＣＭ信号を第四
のスイッチをこより前記予備第一多電化装置に入力して
得られるＤＳＬ型ｐｃＭ信号と前記常用第二多電化装置
出力のＤＳＩ型ＰＣＭ信号とをビット毎に比較すること
を特徴とするＰＣＭ多重化装置オン・ライン監視方式を
提供することにより達成される。
（ｅ）９発明の実施例
第２図は本発明の一実施例の原理を説明する為の図で、
ＤＳＩＣ型ＰＣＭ信号をＤＳＺ型ＰＣＭ信号に変換する
場合を例に取って説明する。第２図に示す様に常用側は
ＤＳＩＣ型ＰＣＭ信号を常用の多重化装置（ＭＩ Ｃ−
ＤＭＵＸ）装置に入力し、此の二組のＤＳＬ型ＰＣＭ信
号■に変換し、此れを常用の多重化装置（Ｍｌ２−ＭＵ
Ｘ装置）に入力することにより、−組のＤＳ２型ＰＣＭ
信号に変換し送出する。
ＤＳＩＣ型ＰＣＭ信号をＤＳＺ型ＰＣＭ信号に変換する
場合を例に取って説明する。第２図に示す様に常用側は
ＤＳＩＣ型ＰＣＭ信号を常用の多重化装置（ＭＩ Ｃ−
ＤＭＵＸ）装置に入力し、此の二組のＤＳＬ型ＰＣＭ信
号■に変換し、此れを常用の多重化装置（Ｍｌ２−ＭＵ
Ｘ装置）に入力することにより、−組のＤＳ２型ＰＣＭ
信号に変換し送出する。
一方此の監視方法としては、スイッチＳＷＩを閉じＴＤ
ＳＩＣ型ＰＣＭ信号を予備のＭＩＣ−２の多重分離部Ｄ
ＭＵＸに入力し、此の出力■と常用側の■とをビット毎
に比較することにより常用のＭＩＣ−１の多重分離部Ｄ
ＭＵＸを監視することが出来る。
ＳＩＣ型ＰＣＭ信号を予備のＭＩＣ−２の多重分離部Ｄ
ＭＵＸに入力し、此の出力■と常用側の■とをビット毎
に比較することにより常用のＭＩＣ−１の多重分離部Ｄ
ＭＵＸを監視することが出来る。
又常用のＭｌ２−１の多重部ＭＵＸ出力のＤＳ２型ＰＣ
Ｍ信号をスイッチＳＷ２を閉じて予備のＭｌ２−２の多
重分離部ＤＭＵＸに入力することにより、ＤＳＩ型ＰＣ
Ｍ信号■に変換し、■と前記の■とをビット毎に比較す
ることにより常用のＭｌ２−１の多重部ＭＵＸを監視す
ることが可能である。
Ｍ信号をスイッチＳＷ２を閉じて予備のＭｌ２−２の多
重分離部ＤＭＵＸに入力することにより、ＤＳＩ型ＰＣ
Ｍ信号■に変換し、■と前記の■とをビット毎に比較す
ることにより常用のＭｌ２−１の多重部ＭＵＸを監視す
ることが可能である。
又予備のＭＵＸ、、ＤＭＵＸに就いては定期的に自分自
身のループ・ハックにより常に正常であるが否かを検査
することが必要である。
身のループ・ハックにより常に正常であるが否かを検査
することが必要である。
次ぎに第３図に於いてＤＳ２型ＰＣＭ信号からＤＳＩＣ
型ＰＣＭ信号へ変換する場合を例に取って説明する。
型ＰＣＭ信号へ変換する場合を例に取って説明する。
常用側では、ＤＳ２型ＰＣＭ信号が常用のＭｌ２−１の
多重分離部ＤＭＵＸに入力されて、ＤＳＩ型ＰＣＭ信号
■に変換され、次ぎに常用のＭＩＣ−１の多重部ＭＵＸ
に入力されて、ＤＳＩＣ型ＰＣＭ信号へ変換される。
多重分離部ＤＭＵＸに入力されて、ＤＳＩ型ＰＣＭ信号
■に変換され、次ぎに常用のＭＩＣ−１の多重部ＭＵＸ
に入力されて、ＤＳＩＣ型ＰＣＭ信号へ変換される。
一方予備側に於いては、スイッチＳＷ３を閉じ、前記Ｄ
ＳＩＣ型ＰＣＭ信号を予備のＭｌ（、−２の多重分離部
ＤＭＵＸに印加し、其の出力であるＤＳｌ型ＰＣＭ信号
■と■とをビット毎に比較することにより常用のＭＩＣ
−１の多重部ＭＵＸを監視することが出来る。
ＳＩＣ型ＰＣＭ信号を予備のＭｌ（、−２の多重分離部
ＤＭＵＸに印加し、其の出力であるＤＳｌ型ＰＣＭ信号
■と■とをビット毎に比較することにより常用のＭＩＣ
−１の多重部ＭＵＸを監視することが出来る。
又スイッチＳＷ４を閉じ、前記ＤＳＺ型ＰＣＭ信号を予
備のＭｌ ２−２の多重分離部ＤＭＵＸに印加し、其の
出力であるＤＳＬ型ＰＣＭ信号■と■とをビット毎に比
較することにより常用のＭｌ２−１の多重分離部ＤＭＵ
Ｘを監視することが出来る。
備のＭｌ ２−２の多重分離部ＤＭＵＸに印加し、其の
出力であるＤＳＬ型ＰＣＭ信号■と■とをビット毎に比
較することにより常用のＭｌ２−１の多重分離部ＤＭＵ
Ｘを監視することが出来る。
尚予備のＭＵＸ、ＤＭＵＸに就いては定期的に自分自身
のループ・バンクにより富に正常であるか否かを検査す
ることが必要であるのは第２図の場合と同様である。
のループ・バンクにより富に正常であるか否かを検査す
ることが必要であるのは第２図の場合と同様である。
第４図は本発明の上記実施例の詳細図を表すもので、図
中ＭＩＣ−１、ＭＩＣ−２、Ｍｌ２−１、Ｍｌ ２−２
、ＭＵＸ、、ＤＭＵＸは総て第１〜３図の場合と同じで
あり、Ａ１〜Ａ７はスイ・ノチ付きアンプ、ＳＷＩ、Ｓ
Ｗ２は常用〜予備の切り換えスイッチ、０１〜Ｇ５は夫
々ゲート、Ｄ１〜Ｄ３は遅延回路である。
中ＭＩＣ−１、ＭＩＣ−２、Ｍｌ２−１、Ｍｌ ２−２
、ＭＵＸ、、ＤＭＵＸは総て第１〜３図の場合と同じで
あり、Ａ１〜Ａ７はスイ・ノチ付きアンプ、ＳＷＩ、Ｓ
Ｗ２は常用〜予備の切り換えスイッチ、０１〜Ｇ５は夫
々ゲート、Ｄ１〜Ｄ３は遅延回路である。
第４図に於いてａ端子に印加されるＤＳＩＣ型ＰＣＭ信
号は常用側では、アンプＡ５を経由して常用のＭｌ（、
−１のＤＭＵＸに入力し、ＤＳＩ型ＰＣＭ信号に変換さ
れ、端子ｅ、ｆに出力される。
号は常用側では、アンプＡ５を経由して常用のＭｌ（、
−１のＤＭＵＸに入力し、ＤＳＩ型ＰＣＭ信号に変換さ
れ、端子ｅ、ｆに出力される。
次いで常用のＭｌ ２−１のＭＵＸに入りＤＳＺ型ＰＣ
Ｍ信号に変換されてスイッチＳＷ２を経由してｂ端子に
出る。
Ｍ信号に変換されてスイッチＳＷ２を経由してｂ端子に
出る。
一方予備側アンプＡ２を経由して予備のＭＩＣ−ＤＭＵ
Ｘに入り、ＤＳＩ型ＰＣＭ信号に変換され、端子ｇ、ｈ
に出力される。端子ｅ、ｇのパルスはゲー）Ｇ２でビッ
ト毎に比較されて、常用のＭＩＣ−ＤＭＵＸの監視をす
る。
Ｘに入り、ＤＳＩ型ＰＣＭ信号に変換され、端子ｇ、ｈ
に出力される。端子ｅ、ｇのパルスはゲー）Ｇ２でビッ
ト毎に比較されて、常用のＭＩＣ−ＤＭＵＸの監視をす
る。
同社の時予備のＭＩＣ−２のＤＭＵＸ出力は予備のＭｌ
２−ＭＵＸに入るが其の出力はスイッチＳＷ２により切
り離されているので端子すに出力されない。
２−ＭＵＸに入るが其の出力はスイッチＳＷ２により切
り離されているので端子すに出力されない。
又常用のＭｌ２−１のＭＵＸ出力のＤＳＺ型ＰＣＭ信号
はスイッチＳＷＩ、アンプ３を経由して（アンプＡ７は
オフ）Ｍｌ２−２のＤＭＵＸに入り、ＤＳＬ型ＰＣＭ信
号に変換され、端子ｉ、ｊに出力される。端子ｉ、ｅの
パルスはゲー）Ｇ３でピント毎に比較されて、常用のＭ
ｌ２−１のＭＵｘの監視をする。
はスイッチＳＷＩ、アンプ３を経由して（アンプＡ７は
オフ）Ｍｌ２−２のＤＭＵＸに入り、ＤＳＬ型ＰＣＭ信
号に変換され、端子ｉ、ｊに出力される。端子ｉ、ｅの
パルスはゲー）Ｇ３でピント毎に比較されて、常用のＭ
ｌ２−１のＭＵｘの監視をする。
同社の時予備のＭＩＧ−２のＭＵＸ出力はスイッチＳＷ
Ｉにより切り離されているので端子ｄに出力されない。
Ｉにより切り離されているので端子ｄに出力されない。
次ぎに逆方向の場合は、第４図に於いてＣ＠子に印加さ
れるＤ３２Ｃ型ＰＣＭ信号は常用側では、アンプ八６を
経由し常用のＭｌ２−１のＤＭＵＸに入力し、ＤＳＩ型
ＰＣＭ信号に変換され、端子に、Ｉに出力される。次い
で常用のＭＩＣ−１のＭＵＸに入りＤＳＩＣ型ＰＣＭ信
号に変換され、スイッチＳＷＩを経由してｄ端子に出る
。
れるＤ３２Ｃ型ＰＣＭ信号は常用側では、アンプ八６を
経由し常用のＭｌ２−１のＤＭＵＸに入力し、ＤＳＩ型
ＰＣＭ信号に変換され、端子に、Ｉに出力される。次い
で常用のＭＩＣ−１のＭＵＸに入りＤＳＩＣ型ＰＣＭ信
号に変換され、スイッチＳＷＩを経由してｄ端子に出る
。
一方予備側はアンプＡ４を経由して予備のＭＩ２−２（
７）ＤＭＵＸＩ：入り、ＤＳＩ型ＰＣＭ信号に変換され
、端子ｉ、ｊに出力される。端子ｉ、にのパルスはゲー
トＧ５でビット毎に比較されて、常用のＭｌｌ−１のＤ
ＭＵＸの監視をする。
７）ＤＭＵＸＩ：入り、ＤＳＩ型ＰＣＭ信号に変換され
、端子ｉ、ｊに出力される。端子ｉ、にのパルスはゲー
トＧ５でビット毎に比較されて、常用のＭｌｌ−１のＤ
ＭＵＸの監視をする。
同社の時予備のＭｌ ２−２のＤＭＵＸ出方は予備のＭ
ＩＣ−２のＭＵＸに入るが、其の出方はスイッチＳＷ１
により切り離されている為、先に行がない。
ＩＣ−２のＭＵＸに入るが、其の出方はスイッチＳＷ１
により切り離されている為、先に行がない。
又常用のＭＩ Ｃ−１Ｃ−１（Ｄ出力（７１ＤＳ Ｉ
Ｃ型ＰＣＭ信号はアンプＡ１を経由して予備のＭＩＣ−
２（７） Ｄ Ｍ Ｕ Ｘ ニ入り、ＤＳＬ型ＰＣＭ信
号に変換され、端子ｇ、ｈに出力される。端子に、ｇの
パルスはゲー１−０４でビット毎に比較されて、常用の
ＭＩＣ−１のＭＵＸの監視をする。
Ｃ型ＰＣＭ信号はアンプＡ１を経由して予備のＭＩＣ−
２（７） Ｄ Ｍ Ｕ Ｘ ニ入り、ＤＳＬ型ＰＣＭ信
号に変換され、端子ｇ、ｈに出力される。端子に、ｇの
パルスはゲー１−０４でビット毎に比較されて、常用の
ＭＩＣ−１のＭＵＸの監視をする。
最後に予備装置の検査に付いて述べる。
此の場合はアンプＡ７を動作させて、予備のＭＩＣ−２
１７１ＤＭＵＸ−Ｍｌ ２−１）ＭＵＸ−１） ２−Ｄ
ＭＵＸ−Ｍ１’Ｃ−２のＭＵＸのループを作り、予備の
ＭＩ Ｃ−ＤＭＵＸの入力と予備のＭＩＣ−２のＭＵＸ
の出力とをゲートＧ１に入れてピッ１−毎に検査する。
１７１ＤＭＵＸ−Ｍｌ ２−１）ＭＵＸ−１） ２−Ｄ
ＭＵＸ−Ｍ１’Ｃ−２のＭＵＸのループを作り、予備の
ＭＩ Ｃ−ＤＭＵＸの入力と予備のＭＩＣ−２のＭＵＸ
の出力とをゲートＧ１に入れてピッ１−毎に検査する。
此の際予備のＭＩ Ｃ−２のＤＭＵＸに印加するＤＳＩ
Ｃ型ＰＣＭ信号の一部をゲートＧ１に印加する時前記の
ループの伝送時間だけ遅延回路ＤＩで遅らせる必要があ
る。
Ｃ型ＰＣＭ信号の一部をゲートＧ１に印加する時前記の
ループの伝送時間だけ遅延回路ＤＩで遅らせる必要があ
る。
（ｆ）８発明の効果
以上詳細に説明した様に本発明によれば、現用及び予備
のＤＭＵＸ、ＭＵＸに就いてオン・ライン監視が可能に
なると云う大きい効果がある。
のＤＭＵＸ、ＭＵＸに就いてオン・ライン監視が可能に
なると云う大きい効果がある。
第１図はＰＣＭの多重化の一例を示すもので、第２図、
第３図は本発明の実施例の原理の説明図である。 第４図は本発明の上記実施例の詳細図を表すもので、図
中ＭＩＣ，，Ｍ１２、ＭＵＸ、ＤＭＵＸは多重化装置、
Ａ１〜Ａ７はスイッチ付きアンプ、ＳＷｌ、ＳＷ２は切
り換えスイッチ、０１〜Ｇ５ば夫々ケート、Ｄ１〜Ｄ３
は遅延回路である。 第３図 易４図
第３図は本発明の実施例の原理の説明図である。 第４図は本発明の上記実施例の詳細図を表すもので、図
中ＭＩＣ，，Ｍ１２、ＭＵＸ、ＤＭＵＸは多重化装置、
Ａ１〜Ａ７はスイッチ付きアンプ、ＳＷｌ、ＳＷ２は切
り換えスイッチ、０１〜Ｇ５ば夫々ケート、Ｄ１〜Ｄ３
は遅延回路である。 第３図 易４図
Claims (1)
- ＤＳＩＣ型ＰＣＭ信号を常用第一多重化装置によりＤＳ
Ｌ型ＰＣＭ信号に変換した後常用第二多重化装置により
ＤＳ２型ＰＣＭ信号に変換し且つ逆にＤＳ２型ＰＣＭ信
号を前記常用第二多重化装置によりＤＳＬ型ＰＣＭ信号
に変換した後前記常用第−多重化装置によりＤＳＩＣ型
ＰＣＭ信号に変換するＰＣＭ通信方式の多重化装置に於
いて、前記ＤＳＩＣ型ＰＣＭ信号を第一のスイッチによ
り予備第一多電化装置に入力して得られるＤＳＩ型ＰＣ
Ｍ信号と前記常用第一多重化装置出力のＤＳｌ型ＰＣＭ
信号とをピント毎に比較し、前記常用第二多重化装置出
力のＤＳＺ型ＰＣＭ信号を第二のスイッチにより予備第
二多電化装置に入力して得られるＤＳＩ型ＰＣＭ信号と
前記常用第一多電化装置出力のＤＳＬ型ＰＣＭ信号とを
ビット毎に比較し、前記ＤＳ２型ＰＣＭ信号を第三のス
イッチにより前記予備第二多電化装置に入力してｉＭら
れるＤＳＬ型ＰＣＭ信号と前記常用第二多重化装置出力
のＤＳＩ型ＰＣＭ信号とをビ・ノド毎に比較し、前記Ｄ
ＳＩＣ型ＰＣＭ信号を第四のスイ・ノチにより前記予備
第一多電化装置に入力して得られるＤＳＬ型ＰＣＭ信号
と前記常用第二多重化装置出力のＤＳＬ型ＰＣＭ信号と
をビット毎に比較することを特徴とするＰＣＭ多重化装
置オン・ライン監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220655A JPS59122038A (ja) | 1982-12-16 | 1982-12-16 | Ｐｃｍ多重化装置オン・ライン監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220655A JPS59122038A (ja) | 1982-12-16 | 1982-12-16 | Ｐｃｍ多重化装置オン・ライン監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59122038A true JPS59122038A (ja) | 1984-07-14 |
Family
ID=16754368
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57220655A Pending JPS59122038A (ja) | 1982-12-16 | 1982-12-16 | Ｐｃｍ多重化装置オン・ライン監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59122038A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109051A (en) * | 1979-02-16 | 1980-08-21 | Fujitsu Ltd | Monitor system |
-
1982
- 1982-12-16 JP JP57220655A patent/JPS59122038A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109051A (en) * | 1979-02-16 | 1980-08-21 | Fujitsu Ltd | Monitor system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6219336B1 (en) | Terminal multiplexer and method of constructing the terminal multiplexer | |
| JP3126606B2 (ja) | 通信システム | |
| US20030193972A1 (en) | Redundant add/drop multiplexor | |
| JPH04286230A (ja) | 現用／予備用回線切替方式 | |
| JPH04151920A (ja) | 時分割多重分離装置 | |
| US6697546B2 (en) | Optical node system and switched connection method | |
| US7546034B2 (en) | Circuit arrangement for line protection of optical data transmission | |
| US5732085A (en) | Fixed length packet switching apparatus using multiplexers and demultiplexers | |
| US5559890A (en) | Crypto equipment | |
| JPH0225318B2 (ja) | ||
| US20040085954A1 (en) | Out-of-band signalling apparatus and method for an optical cross connect | |
| JP3357295B2 (ja) | 制御情報提供装置 | |
| EP0053673B1 (de) | Dienstintegriertes, digitales Übertragungssystem | |
| JP2988440B2 (ja) | 端局装置 | |
| US5983294A (en) | Synchronous cross-connect system with the function of ring network interworking using backplane interconnection | |
| DE60025675T2 (de) | Fehlerschutz für Störungsfreie und Fehlerlose Vermittlung von Fernmeldesignalen | |
| JPS59122038A (ja) | Ｐｃｍ多重化装置オン・ライン監視方式 | |
| WO2000028703A1 (fr) | Commutateur de matrices | |
| US20030202544A1 (en) | Bi-directional serializer/deserializer with discretionary loop-back | |
| Uehara et al. | Highly reliable and economical WDM ring with optical self-healing and 1: N wavelength protection | |
| US7158613B2 (en) | Method and system for enabling circuit testing services on a multi-service provisioning platform | |
| JPH03154535A (ja) | 予備回路監視装置 | |
| KR19990023993A (ko) | 디멀티플렉싱 장치의 동작 체크 장치 | |
| Takatori et al. | A high performance switch for OC-12 SONET self-healing ring networks | |
| JPH0316331A (ja) | データリンク保護方式 |