JPS59114840A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPS59114840A JPS59114840A JP22385182A JP22385182A JPS59114840A JP S59114840 A JPS59114840 A JP S59114840A JP 22385182 A JP22385182 A JP 22385182A JP 22385182 A JP22385182 A JP 22385182A JP S59114840 A JPS59114840 A JP S59114840A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum wiring
- hole
- oxide
- photoresist
- layer aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【発明の詳細な説明】
(技術分野)
この発明は半導体装置の製造方法に関し、詳しくは、ア
ルミ配線上の絶縁膜にホトレジストをマスクとして開口
部を形成した後そのホトレジスト全除去した際に開口部
のアルミ配線表面に形成される生成物を除去する方法に
関するものである。Detailed Description of the Invention (Technical Field) The present invention relates to a method of manufacturing a semiconductor device, and more specifically, after forming an opening in an insulating film on aluminum wiring using a photoresist as a mask, when the photoresist is completely removed, the opening is removed. This invention relates to a method for removing products formed on the surface of aluminum wiring.
(従来技術)
アルミ配線上の絶縁膜に形成される開口部の1つとして
、A/、多層配線におけるスルーホールがある。このス
ルーホールの従来の形成方法を第1図により説明する。(Prior Art) One of the openings formed in an insulating film on aluminum wiring is a through hole in A/multilayer wiring. A conventional method for forming this through hole will be explained with reference to FIG.
第1図(a)において、1はシリコン基板であり、その
表面にはフィールド酸化膜2が形成される。In FIG. 1(a), 1 is a silicon substrate, on the surface of which a field oxide film 2 is formed.
さらに、そのフィールド酸化膜2上を含むシリコン基板
1の表面には第1絶縁膜3が形成され、この第1絶縁膜
3上には第1層アルミ配線4が形成される。この第1層
アルミ配線4″ft形成した後、その上および第1絶縁
膜3上にCVD法などにより第2絶縁膜5を形成する。Further, a first insulating film 3 is formed on the surface of the silicon substrate 1 including the field oxide film 2, and a first layer aluminum wiring 4 is formed on this first insulating film 3. After forming this first layer aluminum wiring 4''ft, a second insulating film 5 is formed thereon and on the first insulating film 3 by CVD or the like.
次に、その第2絶縁膜5上にホトレジスト6を塗布し、
このホトレジスト6にはスルーホール形成領域において
窓7を形成する。(第1図6L)参照)
次に、上記ホトレジスト6をマスクとして第2絶縁膜5
をエツチングする。これにより、第2絶縁膜5に、ホト
レジスト6の窓7に対応してスルーホール8を形成する
。ここで、エツチングでは、2%緩衝沸酸溶液に浸漬す
るウェットエツチング法によって、あるいは平行平板型
ドライエツチング装置にフレオン系ガスを導入してドラ
イエツチングにより行う。(第1図(b)参照)しかる
後、マスクとしてのホトレジスト6を除去する。このホ
トレジスト6の除去は、円筒型プラズマエツチング装置
に酸素を導入して0□プラズマにより、あるいは硝酸系
溶液に浸漬して行う。(第1図(C)参照)
そして、このホトレジスト6を除去した後、スルーホー
ル8を介して第1層アルミ配線4に接続されるように第
2層アルミ配線9を形成する。(第1図(d)参照)
このような従来のスルーホールの形成方法において、前
記ホトレジスト6t−02プラズマまたは硝酸系溶液で
除去する際、スルーホール部における第1層アルミ配線
4の表面にはアルミの酸化物10が形成される。これは
、02プラズマをかけた場合にはその活性な酸素により
アルミが酸化されることによるものであり、また硝酸系
溶液に浸漬した場合にはアルミ表面が酸化物により不動
態化することによるものである。Next, a photoresist 6 is applied on the second insulating film 5,
A window 7 is formed in this photoresist 6 in a region where a through hole is to be formed. (See FIG. 1 6L)) Next, using the photoresist 6 as a mask, the second insulating film 5 is
etching. As a result, through holes 8 are formed in the second insulating film 5 in correspondence with the windows 7 of the photoresist 6. Here, the etching is carried out by a wet etching method in which the film is immersed in a 2% buffered hydrofluoric acid solution, or by a dry etching method in which a Freon gas is introduced into a parallel plate type dry etching apparatus. (See FIG. 1(b)) Thereafter, the photoresist 6 serving as a mask is removed. The photoresist 6 is removed by introducing oxygen into a cylindrical plasma etching device and using 0□ plasma, or by immersion in a nitric acid solution. (See FIG. 1(C)) After removing this photoresist 6, a second layer aluminum wiring 9 is formed so as to be connected to the first layer aluminum wiring 4 via a through hole 8. (See FIG. 1(d)) In such a conventional through-hole forming method, when the photoresist 6t-02 plasma or nitric acid solution is used to remove the photoresist, the surface of the first layer aluminum wiring 4 in the through-hole portion is An aluminum oxide 10 is formed. This is because aluminum is oxidized by active oxygen when 02 plasma is applied, and because the aluminum surface becomes passivated by oxide when immersed in nitric acid solution. It is.
したがって、そのまま第2層アルミ配線9’i形成する
と、上記アルミの酸化物1oにょシ、スルーホール部で
のオーミックコンタクト不良が発生する。Therefore, if the second layer aluminum wiring 9'i is formed as is, ohmic contact failure will occur at the through-hole portion due to the aluminum oxide 1o.
そこで、この酸化物1oを除去するために、ホトレジス
ト6の除去後、5%希希酸酸溶液リン酸(95チ)十硝
酸(1%)十沸酸(1%)十氷酢酸(3%)溶液などに
浸漬する方法が行われている。Therefore, in order to remove this oxide 1o, after removing the photoresist 6, 5% dilute acid solution phosphoric acid (95%), decanitric acid (1%), decafluoric acid (1%), decaglaic acetic acid (3% ) A method of immersing it in a solution is used.
しかるに、これらのウェット処理では、ヌル−ホール寸
法が微細化した場合、スルーホール部に気泡が付着して
そのスルーホール部に前記処理溶液が入シにくいことに
ょシ、前記酸化物1ot−安定して確実に除去すること
ができなかった。したがって、スルーホール開孔歩留が
悪いという欠点があった。However, in these wet treatments, when the size of the null hole becomes fine, air bubbles adhere to the through-hole part, making it difficult for the processing solution to enter the through-hole part. could not be removed reliably. Therefore, there was a drawback that the through-hole drilling yield was poor.
(発明の目的)
この発明は上記の点に鑑みなされたもので、たとえばス
ルーホール部における第1層アルミ配線表面の酸化物(
生成物)を安定して確実に除去できるようにした半導体
装置の製造方法を提供することを目的とする。(Object of the Invention) The present invention has been made in view of the above points. For example, the oxide (
It is an object of the present invention to provide a method for manufacturing a semiconductor device that can stably and reliably remove products (products).
(実施例) 以下この発明の一実施例を第2図を参照して説明する。(Example) An embodiment of the present invention will be described below with reference to FIG.
第2図(a)において、21はシリコン基板でアリ、そ
の表面にはフィールド酸化膜22が形成される。In FIG. 2(a), 21 is a silicon substrate, on the surface of which a field oxide film 22 is formed.
さらに、そのフィールド酸化膜22上を含むシリコン基
板21の表面には第1絶縁膜23が形成され、この第1
絶縁膜23上には第1層アルミ配線24が形成される。Further, a first insulating film 23 is formed on the surface of the silicon substrate 21 including the top of the field oxide film 22.
A first layer aluminum wiring 24 is formed on the insulating film 23.
この第1層アルミ配線24を形成した後、その上および
第1絶縁膜23上に第2絶縁膜25を形成する。次に、
その第2絶縁膜25上にホトレジストを塗布し、このホ
トレジスト26にはスルーホール形成領域において窓2
7を形成する。(第2図(a)参照)
次に、上記ホトレジスト26をマスクとして第2絶縁膜
25をエツチングする。これにより、第2絶縁膜25に
ζホトレジスト26の窓27に対応してスルーホール2
8を形成する。ここで、エツチングは、平行平板盤ドラ
イエツチング装置にフレオン系ガスを導入してドライエ
ツチング(リアクティブイオンエツチング)により行う
。その場合のエツチング条件の一例としては、13.5
6MHzのRF電源に陽極結合方式に電極を構成し、C
zFa +(0〜30%) CHF、混合ガスを30〜
120ac導入し、RFパワー2瞑でエツチングを行う
。このスルーホールのエツチングにドライエツチングを
使用する理由は煩雑なプロセスを避けるためである。す
なわち、ウェットエツチングの場合には、電池効果によ
りエツチングに・々2ツキができるだめ、裏面に電池効
果を防ぐため膜を塗布しなければならない。このような
煩雑なプロセスを、ドライエツチングは避けることがで
きる。After forming the first layer aluminum wiring 24, a second insulating film 25 is formed thereon and on the first insulating film 23. next,
A photoresist is coated on the second insulating film 25, and the photoresist 26 has windows 2 in the through-hole forming area.
form 7. (See FIG. 2(a)) Next, the second insulating film 25 is etched using the photoresist 26 as a mask. As a result, through holes 2 are formed in the second insulating film 25 corresponding to the windows 27 of the ζ photoresist 26.
form 8. Here, the etching is performed by dry etching (reactive ion etching) by introducing Freon gas into a parallel plate dry etching apparatus. An example of etching conditions in that case is 13.5
The electrodes are configured in an anodic coupling manner to a 6MHz RF power source, and C
zFa + (0~30%) CHF, mixed gas 30~
Install 120ac and perform etching with RF power 2 times. The reason why dry etching is used for etching this through hole is to avoid a complicated process. That is, in the case of wet etching, a film is required to be applied to the back surface to prevent the battery effect, since the battery effect causes smudges in the etching. Dry etching can avoid such a complicated process.
(第2図(b)参照)
このようにしてスルーホール28を形成した後、マスク
となったホトレジスト26を除去する。このホトレジス
ト26の除去は、02プラズマにより、または硝酸系溶
液に浸漬することにより行う。このホトレジスト26の
除去の際に、スルーホール部における第1層アルミ配線
24の表面には酸化物29が生成する。この酸化物(生
成物)29の厚みは、オーソ二分析によシ調べた結果、
02プラズマでは50〜75人、硝酸系溶液に浸漬した
場合は100〜150Xであることが判った。(第2図
(c)参照)
したがって、次に、この酸化物29を除去する。(See FIG. 2(b)) After forming the through hole 28 in this manner, the photoresist 26 serving as a mask is removed. This photoresist 26 is removed by 02 plasma or by immersion in a nitric acid solution. When this photoresist 26 is removed, an oxide 29 is generated on the surface of the first layer aluminum wiring 24 in the through hole portion. The thickness of this oxide (product) 29 was determined by orthogonal analysis.
It was found that 50 to 75 people were exposed to 02 plasma, and 100 to 150 times when immersed in a nitric acid solution. (See FIG. 2(c)) Therefore, next, this oxide 29 is removed.
この酸化物29の除去は、平行平板型ドライエツチング
装置を用いてリアクティブイオンエツチングによって行
う。その場合の条件の一例を示せば、導入ガスとして0
2F6ガス5〜30cc、圧力0.3 torr以下(
たとえば帆1〜o、3torr ) r高周波電源の周
波数13.56 MHz 、高周波ノ4ワー2Fであり
、このような条件で1〜2分程公租たとえば1.5分)
エツチングを行う。なお、使用ガスとしてはその他のフ
レオン系ガス、たとえばCF、やC,F8なども使用で
きる。(第2図(d)参照)
そして、このようなりアクティブイオンエツチングによ
りスルーホール部の第1層アルミ配線24表面の酸化物
29を除去した後、スルーホール28を介して第1層ア
ルミ配線24に接続されるように笑2層アルミ配線30
を形成する。(第2図(e)参照)
以上のように一実施例では、ホトレジスト26の除去工
程においてスルーホール部の第1層アルミ配線24表面
に生成される酸化物29をリアクティブイオンエツチン
グにより除去する。したがって、スルーホール寸法が微
細化しても前記酸化物29を安定に、かつ確実に除去す
ることができ、スルーホール開孔歩留が向上する。This oxide 29 is removed by reactive ion etching using a parallel plate dry etching device. An example of the conditions in that case is that the introduced gas is 0
2F6 gas 5-30cc, pressure 0.3 torr or less (
For example, the frequency of the high frequency power supply is 13.56 MHz, the high frequency power is 2F, and under these conditions, it takes about 1 to 2 minutes (for example, 1.5 minutes)
Perform etching. Note that other freon-based gases such as CF, C, and F8 can also be used. (See FIG. 2(d)) Then, after removing the oxide 29 on the surface of the first layer aluminum wiring 24 in the through hole portion by active ion etching, the first layer aluminum wiring 24 is etched through the through hole 28. lol 2 layer aluminum wiring 30 to be connected to
form. (See FIG. 2(e)) As described above, in one embodiment, the oxide 29 generated on the surface of the first layer aluminum wiring 24 in the through hole portion in the process of removing the photoresist 26 is removed by reactive ion etching. . Therefore, even if the through-hole size becomes finer, the oxide 29 can be removed stably and reliably, and the yield of through-holes is improved.
第3図ハ、スルーホールサイズとスルーホール開孔率(
歩留)との相関関係を、従来の方法とこの発明の上記−
実施例との両方について示1°図である。この図から明
らかなように、従来法(破線Aで示す)によると、スル
ーホールサイズが3μになるとスルーホール開孔率は1
0乃以下になってしまうが、この発明の一実施例(英綴
Bで示す)によれば90%以上の開孔率が得られる。し
たがって、この発明の一実施例によれは、スルーホール
寸法が微細化しても、スルーホールでのオーミックコン
タクト不良が殆ど発生しなくなる。Figure 3 C. Through-hole size and through-hole aperture ratio (
The correlation between the conventional method and the above-mentioned yield of this invention
FIG. 1 is a 1° view showing both examples and FIG. As is clear from this figure, according to the conventional method (indicated by broken line A), when the through-hole size becomes 3μ, the through-hole area ratio becomes 1.
However, according to one embodiment of the present invention (indicated by the English letter B), an aperture ratio of 90% or more can be obtained. Therefore, according to one embodiment of the present invention, even if the dimensions of the through holes are reduced, ohmic contact failures in the through holes hardly occur.
また、スルーホール28をドライエツチングにより形成
した際はそのスルーホール
るが、前記酸化物除去工程(リアクティブイオンエツチ
ング工程)を行うと、スルーホール孔鋭角部が若干エツ
チングされる。したがって、次の第2層アルミ配線30
を形成する時にこの第2層アルミ配線30がスルーホー
ル部で断線するという不良も防止するーことができるよ
うになる。Further, when the through hole 28 is formed by dry etching, the through hole is etched, but when the oxide removal step (reactive ion etching step) is performed, the acute corner of the through hole is slightly etched. Therefore, the next second layer aluminum wiring 30
It is also possible to prevent defects such as disconnection of the second layer aluminum wiring 30 at the through hole portion when forming the second layer aluminum wiring 30.
なお、上記一実施例は、アルミ配線上の絶縁膜に形成さ
れる開口部がスルーホールの場合についてであるが、こ
の発明は、スルーホール以外の開口部を形成する場合に
も適用できる。Although the above embodiment deals with the case where the opening formed in the insulating film on the aluminum wiring is a through hole, the present invention can also be applied to the case where an opening other than a through hole is formed.
(発明の効果)
以上詳述したようにこの発明の方法においては、アルミ
配線上の絶縁膜にホトレジスト全マスクとして開口部1
全形成した後、そのホトレジストヲ除去した際に開口部
のアルミ配線表面に形成される生成物をリアクティブイ
オンエツチングで除去するようにしたので、前記開口部
寸法が微細化しても前記生成物を安定にかつ確実に除去
して高い開孔率を得ることができる。(Effects of the Invention) As detailed above, in the method of the present invention, the opening 1 is formed as a full photoresist mask on the insulating film on the aluminum wiring.
After complete formation, when the photoresist is removed, the products formed on the surface of the aluminum wiring in the opening are removed by reactive ion etching, so even if the dimensions of the opening become finer, the products can be removed. It can be removed stably and reliably to obtain a high porosity.
第1図は従来のスルーホールの形成方法全説明するため
の断面図、第2図はこの発明の半導体装置の製造方法の
一実施例を説明するだめの断面図、第3図はスルーホー
ルサイズとスルーホール開孔率との相関関係を従来の方
法とこの発明の上記−実施例との両方について示す図で
ある。
24・・・第1層アルミ配線、25・・・第2絶.縁膜
、26・・・ホトレジスト、27・・・窓、28・・・
スルーホール、29・・・酸化物。
特許出願人 沖電気工業株式会社FIG. 1 is a cross-sectional view for explaining the entire conventional method for forming a through-hole, FIG. 2 is a cross-sectional view for explaining an embodiment of the method for manufacturing a semiconductor device of the present invention, and FIG. 3 is a cross-sectional view for explaining the through-hole size. FIG. 3 is a diagram showing the correlation between the through-hole area ratio and the conventional method and the above-mentioned embodiment of the present invention. 24...First layer aluminum wiring, 25...Second layer wiring. Membrane, 26... Photoresist, 27... Window, 28...
Through hole, 29... oxide. Patent applicant Oki Electric Industry Co., Ltd.
Claims (1)
スクとして開口部を形成する工程と、前記マスクとして
のホトレジストを除去する工程と、このホトレジストの
除去時に前記開口部のアルミ配線表面に形成された生成
物をリアクティブイオンエツチングにより除去する工程
とを具備してなる半導体装置の製造方法。A step of forming an opening in an insulating film formed on the aluminum wiring using a photoresist as a mask, a step of removing the photoresist as the mask, and a step of removing the photoresist that is formed on the surface of the aluminum wiring in the opening when removing the photoresist. A method for manufacturing a semiconductor device, comprising a step of removing a product by reactive ion etching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22385182A JPS59114840A (en) | 1982-12-22 | 1982-12-22 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22385182A JPS59114840A (en) | 1982-12-22 | 1982-12-22 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59114840A true JPS59114840A (en) | 1984-07-03 |
Family
ID=16804706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22385182A Pending JPS59114840A (en) | 1982-12-22 | 1982-12-22 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59114840A (en) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52114444A (en) * | 1976-03-22 | 1977-09-26 | Nippon Telegraph & Telephone | Plasma etching method |
JPS52123938A (en) * | 1976-04-13 | 1977-10-18 | Fujitsu Ltd | Spatter etching method |
JPS5571040A (en) * | 1978-11-22 | 1980-05-28 | Mitsubishi Electric Corp | Multilayer interconnection structure |
-
1982
- 1982-12-22 JP JP22385182A patent/JPS59114840A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52114444A (en) * | 1976-03-22 | 1977-09-26 | Nippon Telegraph & Telephone | Plasma etching method |
JPS52123938A (en) * | 1976-04-13 | 1977-10-18 | Fujitsu Ltd | Spatter etching method |
JPS5571040A (en) * | 1978-11-22 | 1980-05-28 | Mitsubishi Electric Corp | Multilayer interconnection structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930011027B1 (en) | Manufacturing method of semiconductor device | |
US4403241A (en) | Method for etching III-V semiconductors and devices made by this method | |
JPH0545057B2 (en) | ||
EP0050972B1 (en) | Method of manufacturing a semiconductor device with an interconnection electrode layer | |
JPS59114840A (en) | Manufacture of semiconductor device | |
JPH04251926A (en) | Manufacture of semiconductor device | |
JPH10308447A (en) | Manufacture of semiconductor device | |
JPH0313744B2 (en) | ||
US5372677A (en) | Method of manufacturing semiconductor devices | |
JPH022125A (en) | Formation of through hole of semiconductor device | |
US4569718A (en) | Method for plasma etching III-V semiconductors with a BCl3 -Cl2 gas | |
JPS584930A (en) | Removing method of photoresist | |
JPH09326435A (en) | Manufacture of semiconductor device | |
JPS594027A (en) | Manufacture of semiconductor device | |
JPS60250635A (en) | Forming method of insulating film | |
JPS62106629A (en) | Manufacture of semiconductor device | |
JPH0222818A (en) | Manufacture of semiconductor device | |
JPH06216082A (en) | Manufacture for semiconductor device | |
JPS5918639A (en) | Manufacture of semiconductor device | |
JPS5839783A (en) | Reactive ion etching device | |
JPS59178732A (en) | Manufacture of semiconductor device | |
JPS6199334A (en) | Manufacture of semiconductor device | |
JPH0426213B2 (en) | ||
JPS59189626A (en) | Manufacture of semiconductor device | |
KR20000038807A (en) | Method for manufacturing a ruthenium electrode of a semiconductor device |