JPS59113495A - Envelope controller - Google Patents

Envelope controller

Info

Publication number
JPS59113495A
JPS59113495A JP57224328A JP22432882A JPS59113495A JP S59113495 A JPS59113495 A JP S59113495A JP 57224328 A JP57224328 A JP 57224328A JP 22432882 A JP22432882 A JP 22432882A JP S59113495 A JPS59113495 A JP S59113495A
Authority
JP
Japan
Prior art keywords
envelope
bits
shifter
code
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57224328A
Other languages
Japanese (ja)
Other versions
JPS646479B2 (en
Inventor
河本 欣士
村瀬 多弘
哲彦 金秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57224328A priority Critical patent/JPS59113495A/en
Publication of JPS59113495A publication Critical patent/JPS59113495A/en
Publication of JPS646479B2 publication Critical patent/JPS646479B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子楽器のように音源波形とエンベロープ波
形とを乗算したシ、画像処理において乗算を行なうのに
適したエンベロープ制御装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an envelope control device suitable for performing multiplication in image processing, such as in an electronic musical instrument in which a sound source waveform and an envelope waveform are multiplied.

従来例の構成とその問題点 従来、電子楽器の分野において、音源波形とエンベロー
プ波形とを乗算して、エンベロープの付与された楽音波
形をつくる場合、ディジタル乗算器として12ビツト×
12ピツト以上のビット幅をもつものを用いないと、エ
ンベロープが減衰したときに、量子化誤差による雑音が
発生し、耳につくという問題があった。まだ、DA変換
器としても、14ビツト〜16ビツトのものを必要とし
エンベロープ波形も、14ビツト〜16ビツトの分解能
を必要としだ。エンベロープ波形として、16ビツトの
リニアなコードを用いる代りに、2進の浮動小数点表示
を行なうものとしては、特開昭5.4−1609号公報
、特開昭57−181593号公報などが知られている
が、音源波形との乗算についてはアナログ乗算器を用い
たり、16ビツト×16ピツトのような線形の並列乗算
器を従来どおシ使用するものであった。
Conventional configuration and its problems Conventionally, in the field of electronic musical instruments, when creating a musical sound waveform with an envelope by multiplying a sound source waveform and an envelope waveform, a digital multiplier with 12 bits ×
If a bit width of 12 pits or more is not used, there is a problem in that when the envelope is attenuated, noise is generated due to quantization errors and is audible. The DA converter still requires a 14-bit to 16-bit resolution, and the envelope waveform also requires a resolution of 14 to 16 bits. Japanese Patent Laid-Open Nos. 5.4-1609 and 1981-181593 are known as methods that display binary floating point numbers instead of using 16-bit linear codes as envelope waveforms. However, for multiplication with the sound source waveform, analog multipliers or linear parallel multipliers such as 16 bits x 16 pits have conventionally been used.

発明の目的 本発明は、従来よシも小規模な乗算器を用いて波形とエ
ンベロ一プとの乗算が行なえるようにしたエンベロープ
制御装置を提供するものである。
OBJECTS OF THE INVENTION The present invention provides an envelope control device that can perform multiplication of a waveform and an envelope using a multiplier that is smaller than ever before.

発明の構成 本発明は、エンベロープデータE、として、下位コード
P、と上位コードQiとの2つに分かれたもの発生させ
、下位コードP、またはこれを変形したものと波形デー
タWiとを乗算し、乗算結果を上位コードQ、にしたが
って、シフトするようにして、乗算器をW、 X E 
iO代りに、W、XPiまたは、これよシわずかに大き
い規模にまで、小さくするようにしたことを特徴とする
ものである。
Structure of the Invention The present invention generates envelope data E divided into two parts, a lower code P and an upper code Qi, and multiplies the lower code P or a modified version thereof by waveform data Wi. , the multiplication result is shifted according to the upper code Q, and the multiplier is set to W,
It is characterized in that instead of iO, it is made smaller to W, XPi, or even slightly larger scale.

実施例の説明 第1図は本発明の原理を示すブロック図である。Description of examples FIG. 1 is a block diagram showing the principle of the present invention.

1は楽音の音源の波形データWiを発生する波形発生器
であって楽音の一波形をサンプリングし、量子化したデ
ータを繰シ返し発生する。3は波形データレジスタであ
る。2はエンベロープ発生器であって、エンベロープデ
ータEiを発生する。
Reference numeral 1 denotes a waveform generator that generates waveform data Wi of a musical sound source, which samples one waveform of a musical sound and repeatedly generates quantized data. 3 is a waveform data register. 2 is an envelope generator that generates envelope data Ei.

エンベロープデータE、は、下位P、と上位Qiに分離
できる構造である。4は下位コードP、のためのレジス
タ5は上位コードQ、のためのレジスタである。波形デ
ータW、と下位コードPiとは乗算器6に加えられる。
The envelope data E has a structure that can be separated into lower P and upper Qi. 4 is a register for the lower code P, and register 5 is a register for the upper code Q. The waveform data W and lower code Pi are applied to a multiplier 6.

この際、下位コードPの最上位ビットのさらに上位に、
′°1°″がっけ加えられる。しだがって、Piが8ビ
ツトのときは乗算器6には、9ビツトのデータが与えら
れる。
At this time, further above the most significant bit of the lower code P,
Therefore, when Pi is 8 bits, the multiplier 6 is given 9 bits of data.

乗算器6の他方の入力には、波形データW・が入力され
る。このデータを10ビツトで構成することにする。乗
算器6の出力は、10+9=19ビツトのうち上位して
ビットを使用することにする。
The other input of the multiplier 6 receives waveform data W. This data will be composed of 10 bits. For the output of the multiplier 6, the most significant bits out of 10+9=19 bits are used.

この積コードWP1は、シフタ8に入力される。シフタ
は入力コードのビットシフトして出力するもので、何ビ
ット上位、または下位にシフトするかをエンロープデー
タの上位コードQiにょシ、指定する。
This product code WP1 is input to the shifter 8. The shifter shifts the bits of the input code and outputs it, and specifies how many bits to shift to the upper or lower order of the upper code Qi of the envelope data.

ここで、エンベロープチータカ ((J3’J2(11q□p7P6P51)4P3p2
PI P□ )で表わされるとする( 1)7〜p□J
は仮数部を表わしくcr3〜qo)は指数部を表わす。
Here, the envelope Cheetaka ((J3'J2(11q□p7P6P51)4P3p2
PI P□) (1)7~p□J
represents the mantissa part, and cr3 to qo) represent the exponent part.

Eiの大きさは のように、2進の浮動表示の値として表わされる。The size of Ei is It is expressed as a binary floating value, such as .

P、の上位に′1゛を付は加えると、Eiは実質的に となる。(j内をPi  と表わす。By adding '1゛ to the upper part of P, Ei becomes essentially becomes. (The inside of j is expressed as Pi.

一方、W、を10ビツトとすると となる。ただし、これは負数を2の補数表示としWPi
 項は、10ビツトX9ビツトの乗算器6で計算する。
On the other hand, if W is 10 bits, then However, this means that negative numbers are represented as two's complement and WPi
The term is calculated by a 10-bit x 9-bit multiplier 6.

2j巴、、q52j 項は、上位コードQiによって、16通シのシフトを行
なうことに相当し、Qi=(oooo)ではシフトなし
Qi:(Oool )では上位へ1ビツトシフト、Q、
=(oolo)では上位へ2ビツトシフ)、Q、=(1
111)では上位へ16ビツトシフトする。しだがって
、WPiを12ビツトとするとシフタ8の出力は 12+15=27ビツト の幅になるが、上位から16ビツトのみを取り出して、
DA変換器9に入力することにする。このようにすれば
、WPiが12ビツトであるから、量子化ノイズに対す
るS / Nが約72dBであり、ダイナミックレンジ
が16ビツトに対応じて、5edBとなシ十分に高品質
の音を得ることができる。
The term 2j Tomoe, , q52j corresponds to performing 16 shifts according to the upper code Qi, where Qi = (oooo) there is no shift, Qi: (Ooool), there is a 1-bit shift to the upper order, Q,
= (oolo), 2 bit shift to the upper position), Q, = (1
111), the data is shifted upward by 16 bits. Therefore, if WPi is 12 bits, the output of shifter 8 will have a width of 12 + 15 = 27 bits, but if only the upper 16 bits are taken out,
It will be input to the DA converter 9. In this way, since WPi is 12 bits, the S/N against quantization noise is approximately 72 dB, and the dynamic range is 5 edB, corresponding to 16 bits, making it possible to obtain sufficiently high quality sound. I can do it.

第2図は、本発明の原理を示す別の例である。FIG. 2 is another example illustrating the principles of the invention.

第1図との違いについて述べる。ディジタルシフタ8が
省かれ、その代りに、アナログのシフタに相当する減衰
器1oがDA変換器9の出力に設けられ、減衰度ATが
上位コードQ1によシ切シ換えられる。減衰度ATは で表わされる。Kは定数である。このようにすれば、D
A変換器9として12ビット精度のものでよいから、第
1図の例より有利である。
The differences from Figure 1 will be explained. The digital shifter 8 is omitted, and instead, an attenuator 1o corresponding to an analog shifter is provided at the output of the DA converter 9, and the attenuation AT is switched by the upper code Q1. The attenuation degree AT is expressed by . K is a constant. If you do this, D
Since the A converter 9 may have 12 bit precision, this is more advantageous than the example shown in FIG.

第3図のAは、P、とQ、の−例である。エンベロープ
の減衰過程、いわゆるレリーズを示している。Piは2
66から0″!での変化を行なうか△ ら、Piは611から256まで変化する。第4図Aは
、QiIP、fPiのフォーマットである。
A in FIG. 3 is an example of P and Q. It shows the attenuation process of the envelope, the so-called release. Pi is 2
Pi changes from 611 to 256 by changing from 66 to 0''!. FIG. 4A shows the format of QiIP, fPi.

第6図は、本発明の原理を示す別の例である。FIG. 6 is another example illustrating the principle of the invention.

波形データWiと下位コードP、は乗算器6に加えられ
、その積出力は上位コードQ、にしたがりてシフタ8に
よシシフトされる。波形データW1もシフタ18によっ
てシフトされる。シフタ8と18の出力は減算器2oに
加えられて、こζにおいてそれらの差がとられる。減算
器2oの出力はDA変換器に入力される。
The waveform data Wi and the lower code P are applied to the multiplier 6, and the product output is shifted by the shifter 8 according to the upper code Q. Waveform data W1 is also shifted by shifter 18. The outputs of shifters 8 and 18 are applied to a subtracter 2o, where their difference is taken. The output of the subtracter 2o is input to the DA converter.

第6図は、第5図の例のシフタ8,9を減算器2oの順
序を逆にしてシフタを1個にすると共に減算器20の扱
うべきビット幅を減らしたものである。
In FIG. 6, the order of the subtracter 2o in the shifters 8 and 9 of the example in FIG. 5 is reversed to reduce the number of shifters to one, and the bit width to be handled by the subtracter 20 is reduced.

第5図と第6図の例では、エンベロープデータEiとし
て、その減衰過程において、増加関数となるように発生
させるものとする。第3図Bに値の例を示す。第4図B
はエンベロープデータのフォーマットである。
In the examples shown in FIGS. 5 and 6, it is assumed that the envelope data Ei is generated so that it becomes an increasing function in its attenuation process. Examples of values are shown in FIG. 3B. Figure 4B
is the format of envelope data.

第7図は、アナログ式のシフタの例である。第7図にお
いて、抵抗は周知のR−2R形式のラダーネットワーク
である。2Rの抵抗例にはスイッチが設けられ、演算増
幅器31の中入力と一人力への電流の流入を選択する。
FIG. 7 is an example of an analog shifter. In FIG. 7, the resistors are a well-known R-2R type ladder network. A switch is provided in the 2R resistor example to select the flow of current into the intermediate input of the operational amplifier 31 and the input power.

R,は利得を決める帰還抵抗であって、−人力への流入
電流が流れる30はデコーダであって、上位コードQi
に従って16個のスイッチのうちの1個を、−入力端に
選択し切シ換える。スイッチSoでは減衰なし、スイッ
チS では−edB、S2では一12dB 。
R, is a feedback resistor that determines the gain, and 30, through which current flows into the human power, is a decoder, and the upper code Qi
Accordingly, one of the 16 switches is selected and switched to the - input terminal. No attenuation for switch So, -edB for switch S, -12 dB for switch S2.

となる。スイッチS、では一6X i dBとなる。becomes. At switch S, it becomes -6X i dB.

最も減衰の大きいS16ではQi−(1111)である
。このときは、スイッチを中入力側に固定して入力が遮
断されるようにしてもよい。
In S16, where the attenuation is the largest, it is Qi-(1111). In this case, the switch may be fixed to the middle input side so that the input is cut off.

第7図では、16通シのレベルを生じるが通常の音に対
しては、十分すぎる。Q、を3ビツトとしてもよい。Q
iを4ビツトとした場合でも、16通り全部使わずに、
10ビット〜12ビット位だけを用いるようにしてもよ
い。
In FIG. 7, 16 levels are generated, which is more than enough for normal sounds. Q may be 3 bits. Q
Even if i is 4 bits, without using all 16 ways,
Only about 10 to 12 bits may be used.

なお、第3図Bのコードの場合は、第7図のデコーダと
スイッチの対応とを逆にすれば良い。
In the case of the code shown in FIG. 3B, the correspondence between the decoder and the switch shown in FIG. 7 may be reversed.

第1図、第2図の例において、Pi、Qiが減少し℃ゆ
き、Qi= (0000)となって、さらに、P、が(
oooooooo)を越えて小さくなったときには、Q
1=(1111)となり、かつBORROWが発生する
が、このときには、Qi=(1111)ま菱はBoRR
oWを検出して、6、=(oooo)をQiの代シにシ
フタに供給し、かつR1のさらに上位の付加ビットを′
1”から′o°”に切シ換えるようにすれば、Piとし
ては、通常ルジQi=(oool)〜(1110)では
p、=511〜266がとれ、Q、=(oooo)では
△ Pi:511〜0の値が取れることになる。
In the examples shown in Figures 1 and 2, Pi and Qi decrease and go to ℃, Qi = (0000), and furthermore, P becomes (
Q
1 = (1111) and BORROW occurs, but at this time, Qi = (1111) and BoRR
oW is detected, 6,=(oooo) is supplied to the shifter in place of Qi, and the upper additional bit of R1 is
If it is switched from 1" to 'o°", then as Pi, when Qi = (oool) ~ (1110), p, = 511 ~ 266 can be taken, and when Q, = (oooo), △ Pi : Values from 511 to 0 can be taken.

以上の例ではいずれも波形データとエンベロープデータ
の積をそのままDA変換する場合について説明しだが本
発明はこのような原理にもとづいて、続く2つの積の差
分値を演算し、その差分値をシフトするようにしたもの
である。
In each of the above examples, the case where the product of waveform data and envelope data is directly DA converted is explained. However, based on this principle, the present invention calculates the difference value between the two subsequent products and shifts the difference value. It was designed to do so.

第8図に、W、XEiのiに関する差分値を出力するよ
うにしだ本発明の一実施例を示す。
FIG. 8 shows an embodiment of the present invention in which a difference value regarding i between W and XEi is output.

波形データW0と下位データP、に1゛を付加したP、
とが乗算器60に加えられ、積WP。
P, which is obtained by adding 1゛ to waveform data W0 and lower order data P,
is added to the multiplier 60, resulting in the product WP.

を得る。積WP、はラッチ4oに印加されるから、時刻
iでは、1回前の積wp1 、が保持される。
get. Since the product WP is applied to the latch 4o, the previous product wp1 is held at time i.

エンベロープデータE、の上位コードQiは、ラッチ4
2.比較器43・・・およびアナログ式のシフタである
減衰器1oに供給される。ラッチ42には1回前の上位
コードQ□−1が保持されておシ、比較器43に供給さ
れる。比較器43は、QiとQi−1とを比較し、つぎ
の条件にもとづき出力を出す。
The upper code Qi of the envelope data E is the latch 4.
2. The signal is supplied to a comparator 43... and an attenuator 1o which is an analog shifter. The previous upper code Q□-1 is held in the latch 42 and is supplied to the comparator 43. Comparator 43 compares Qi and Qi-1 and outputs an output based on the following conditions.

Oi>Oi 、  :a Qi−Q、−1:b Qi<Qi−1” ラッチ40の出力wp l−tは、シフタ41に供給さ
れる。シフタ41は、wp=、を1ビツト上下にシフト
するもので、アンドゲートとオアゲートの組み合わせで
構成できる。入力端子Aに入った信号は、1ビツト下位
にシフトされる。入力端子Bに入った信号は、そのまま
出力される。入力端子Cに入った信号は1ビツト上位に
シフトされるしたがって、入力wp、、はつぎのように
変換されることになる。
Oi>Oi, :a Qi-Q, -1:b Qi<Qi-1" The output wp lt of the latch 40 is supplied to the shifter 41. The shifter 41 shifts wp=, up or down by 1 bit. It can be configured by a combination of an AND gate and an OR gate.The signal that enters input terminal A is shifted one bit lower.The signal that enters input terminal B is output as is.The signal that enters input terminal C The input signal wp is shifted upward by one bit. Therefore, the input wp, , is converted as follows.

a:Aを選択:+WPi−1 b二Bを選択: WPi−1 C:Cを選択:2WP、−。a: Select A: +WPi-1 Select b2B: WPi-1 C: Select C: 2WP, -.

シフタ41の出力と、積とは減算器61に供給され、差
が計算される。差分出力は、つぎのようになる。
The output of the shifter 41 and the product are supplied to a subtracter 61 to calculate the difference. The differential output is as follows.

Q、>Q、  、のとき ΔWP、==−)WP、−1−wp。When Q, > Q, , ΔWP, ==-)WP, -1-wp.

Qi”Qi−1のとき ΔWP、=:WP、  −WP 1     l+1 Q、〈Q、−1のとき ΔWP 、 =2WP l−1−wp i減算器61の
出力ΔWP、は、DA変換器9と減衰器10を経て、キ
ャパシタCと演算増幅器11とよりなる積分器に加えら
れる。差分値Δwp、はWPiの微分値に相当するから
、積分器の出力はWiとE、との積の波形になる。
When Qi''Qi-1, ΔWP, =:WP, -WP 1 l+1 Q, <Q, -1, ΔWP, =2WP l-1-wpi The output ΔWP of the i subtracter 61 is the same as the DA converter 9. It is applied to an integrator consisting of a capacitor C and an operational amplifier 11 via an attenuator 10. Since the difference value Δwp corresponds to the differential value of WPi, the output of the integrator has a waveform of the product of Wi and E. Become.

比較器43とシフタ41とは、上位コードQiとQi−
1とが異なる。すなわち、エンベロープデ△ 一夕の指数表示部のレンジが異なる場合のP工と△ P、−1との差異を補正して、正しい差分値ΔWPiが
得られるようにするためのものである。
The comparator 43 and shifter 41 are connected to the upper code Qi and Qi-
1 is different. That is, this is to correct the difference between P and ΔP, -1 when the range of the index display section of the envelope de Δ is different, so that a correct difference value ΔWPi can be obtained.

ΔWP、はWPiとWPi−1との差分であるからWP
i を12ビツトとしても、ΔWP、のワード幅は小さ
いことが殆どである。したがって、差分を割算する本実
施例では、DA変換器9のワード幅を12ビツト以下に
することができる。
Since ΔWP is the difference between WPi and WPi-1, WP
Even if i is 12 bits, the word width of ΔWP is usually small. Therefore, in this embodiment in which the difference is divided, the word width of the DA converter 9 can be made 12 bits or less.

なお、第8図の実施例においては、比較器43゜シフタ
41.減算器61によって差分器が構成されている。
In the embodiment shown in FIG. 8, the comparator 43 and the shifter 41. The subtracter 61 constitutes a differentiator.

第9図は、第8図に用いたDA変換器9の部分の別の例
である。差分値ΔWP、はシフタ70.DA変換器了1
.アナログ式のシフタ72を介して出力され、第8図の
減衰器1oに印加される。シフタ70とシフタ72には
、ΔWPiの7ビツトのデータの上位3ビツトが供給さ
れ、シフト動作が制御される。第10図へのようにΔW
P、の上位3ビツトが1+ o++のときは、下位4ビ
ツトがそのまま、DA変換器71に加わり、シフタ72
は、利得が層。
FIG. 9 shows another example of the DA converter 9 used in FIG. The difference value ΔWP is the shifter 70. DA converter finished 1
.. It is outputted via an analog shifter 72 and applied to the attenuator 1o in FIG. Shifter 70 and shifter 72 are supplied with the upper 3 bits of 7-bit data of ΔWPi to control the shift operation. ΔW as in Figure 10
When the upper 3 bits of P are 1+o++, the lower 4 bits are directly applied to the DA converter 71 and are sent to the shifter 72.
The gain is a layer.

すなわち、−12dEとなる。第10図Bのように、上
位の3ビツトが°Oo1°”のときは、中間の4ビツト
がシフタ7oのシフト動作にょシ出力され、これがDA
変換器71に加わり、シフタ72は利得が捧すなわち−
edBとなる。第10図C)のようにΔWP、の上位2
ビツトが” o i ”のときはMSB(最上位ビット
)を除く上位4ビツトをDA変換器71に加え、シフタ
72は減衰度○dBとする。
That is, it becomes -12dE. As shown in FIG. 10B, when the upper 3 bits are "Oo1°", the middle 4 bits are output to the shift operation of the shifter 7o, and these are output to the DA.
In addition to the converter 71, the shifter 72 has a gain dedicated to -
It becomes edB. As shown in Figure 10 C), the top two of ΔWP,
When the bit is "o i", the upper 4 bits excluding the MSB (most significant bit) are applied to the DA converter 71, and the shifter 72 has an attenuation degree of 0 dB.

上記説明は、ΔWP、が正のときである。ΔWP。The above explanation applies when ΔWP is positive. ΔWP.

が負のとき、2の補数表示をした場合が第11図である
。第11図において、上位3ビツトが”111’”のと
きは、第11図りに示す下位4ビツトをそのままDA変
換器71に加える。シフタ72は、−12dBとなる。
FIG. 11 shows a case in which the two's complement representation is performed when is negative. In FIG. 11, when the upper 3 bits are "111'", the lower 4 bits shown in FIG. 11 are directly applied to the DA converter 71. Shifter 72 provides -12 dB.

上位3ビツトが” i i o ”のときには、第11
図Eの中間の4ビツトをシフタ70が出力する。シフタ
72は一6dBとなる。上位2ビツトが” 10 ’″
のときには第11図Fに示す4ビツトがシフタ70より
出力される。シフタ72はodBとなる。ΔWPi7ビ
ツトのうち、MSBは、反転して、〜DA変換器71の
MSB入力に与えられる。このようにすると、この補数
表示が、オフセットバイナリ表示に変換される。
When the upper 3 bits are “i io”, the 11th
Shifter 70 outputs the middle 4 bits in FIG. The shifter 72 becomes -6 dB. The top 2 bits are "10 '"
At this time, the 4 bits shown in FIG. 11F are output from the shifter 70. The shifter 72 becomes odB. Of the 7 bits of ΔWPi, the MSB is inverted and applied to the MSB input of the DA converter 71. In this way, this complement representation is converted to an offset binary representation.

波形発生器1は、ディジタル的な音源波形を出力するも
ので、記憶装置に書き込まれたデータを順次読み出すも
ので良い。エンベロープ発生器2は、アップダウンカウ
ンタなどが用いられる。
The waveform generator 1 outputs a digital sound source waveform, and may be one that sequentially reads out data written in a storage device. As the envelope generator 2, an up/down counter or the like is used.

第5図や第6図のように増加関数型のエンベロープデー
タE、を用いる場合にも、第8図のような差分値を求め
るような構成にすることができることは云うまでもない
It goes without saying that even when using increasing function type envelope data E as shown in FIGS. 5 and 6, it is possible to adopt a configuration that calculates the difference value as shown in FIG. 8.

発明の効果 以上の説明から明らかなように、本発明は波形発生器か
ら波形データWiを発生し、エンベロープ発生器から下
位コードP、と上位コードQ、に分割できるエンベロー
プデータEiを発生し、上記波形データW、と上記下位
コードP、とを上記乗算器に加えてそれらの積WPiを
得、上記積を差分器に加えて、続く2つの積の差分値を
演算し、上記差分値の出力をシフタに加え、上記上位コ
ードQiにしたがってシフトするようにしたものである
から、従来のエンベロープ制御装置に比べて乗算器やD
A変換器の規模を小さくすることができる。
Effects of the Invention As is clear from the above explanation, the present invention generates waveform data Wi from a waveform generator, generates envelope data Ei that can be divided into a lower code P and an upper code Q from an envelope generator, and The waveform data W and the lower code P are added to the multiplier to obtain their product WPi, the product is added to a differentiator, the difference value between the two subsequent products is calculated, and the difference value is output. is added to the shifter and shifted according to the upper code Qi, so compared to the conventional envelope control device, it requires a multiplier and D
The scale of the A converter can be reduced.

また、上記積WPiO差分値の演算において、上位コー
ドQ・が変化した場合にその変化を補正して差分演算す
るようにしたので、正しい差分を得ることができる。 
 。
Furthermore, in the calculation of the product WPiO difference value, if the upper code Q. changes, the change is corrected and the difference calculation is performed, so that a correct difference can be obtained.
.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の詳細な説明するだめのブロック図、
第2図は本発明の詳細な説明するための別の例を示すブ
ロック図、第3図は第1図、第2図で用いるエンベロー
プデータの例を示す図、第4図は同じくエンベロープデ
ータのフォーマットの例を示す図、第6図、第6図は本
発明の詳細な説明するだめの更に別の例を示すブロック
図、第7図は上記各側に用いるシフタの一例を示す図、
第8図は差分値を出力するようにしだ本発明の一実施例
のブロック図、第9図は第8図の実施例におけるDA変
換器を浮動形式ODA変換器の構成した場合のブロック
図、第10図、第11図は第9図のコード表を示す図で
ある。 1・・・・・・波形発生器、2・・・・・・エンベロー
プ発生器、6・・・・・・乗算器、8・・・・・・シフ
タ、9・・・・・・DA変換器、10・・・・・・アナ
ログ式シフタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第 2 図 第3図 (B)     4 じ′丹        8じ“ソ
L            t1肩T4嘗(第5図 第9図 第10図   rssB 第11図   NSB +000 二露   1000 一1i2      IOQ  0 −61     1 0 0  Q −601000 54I   OOD −581000 一6’l      I  OOO −%      I   OOI −j15イ0OI −、54      +  0 0  1−53   
 1 0 0 1 −5≦jず0OI −51I  OOf +001 −50ず001 =郭   1010 −47    1 0 1 0 −461 0 1  Q −461010 −441010 、−431010 −4210IQ −4+      1 0 1 0 −40  101イ イ0w1 In    I  0 1 1 −3フイ0イイ JG   I D Iイ −3s+oイ1 一34イ011 −33でOイー−1 3210 一3HI100 1イO〇 二質       +100 一2B1イ00 一1’7+1(IQ −!61イ0O −1!5+100 一糾    ■ 01 −23     +  +  0 1 −22      1   1  0  1→、   
  1101 、−2o1101 1イQ1 :l    I  l  o  唱 −ず71イOイ ー′
FIG. 1 is a block diagram for detailed explanation of the present invention;
FIG. 2 is a block diagram showing another example for explaining the present invention in detail, FIG. 3 is a diagram showing an example of envelope data used in FIGS. 1 and 2, and FIG. 4 is a block diagram showing another example of envelope data used in FIGS. A diagram showing an example of the format, FIG. 6 is a block diagram showing yet another example of the present invention without detailed explanation, FIG. 7 is a diagram showing an example of a shifter used on each side,
FIG. 8 is a block diagram of an embodiment of the present invention configured to output a difference value, and FIG. 9 is a block diagram of the embodiment of FIG. 8 in which the DA converter is configured as a floating format ODA converter. 10 and 11 are diagrams showing the code table of FIG. 9. 1... Waveform generator, 2... Envelope generator, 6... Multiplier, 8... Shifter, 9... DA conversion 10... Analog shifter. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 Figure 3 (B) 4 Ji'tan 8ji'S L t1 Shoulder T4 (Figure 5 Figure 9 Figure 10 Figure 10 rssB Figure 11 NSB +000 Two Dew 1000 -1i2 IOQ 0 -61 1 0 0 Q -601000 54I OOD -581000 -6'l I OOO -% I OOI -j15i0OI -, 54 + 0 0 1-53
1 0 0 1 -5≦jzu0OI -51I OOf +001 -50zu001 = Guo 1010 -47 1 0 1 0 -461 0 1 Q -461010 -441010 , -431010 -4210IQ -4+ 1 0 1 0 -40 101 Good 0w1 In I 0 1 1 -3 Fi 0 Good JG I D I - 3s + oi 1 - 34 I 011 - 33 and O E - 1 3210 - 3 HI100 1 I O〇 2 quality + 100 - 2 B1 I 00 - 1'7 + 1 (IQ -!61i0O -1!5+100 Ichikan ■ 01 -23 + + 0 1 -22 1 1 0 1→,
1101 , -2o1101 1iQ1 :l I lo chant 71iOi'

Claims (1)

【特許請求の範囲】 0)波形発生器から波形データを発生し、エンベロープ
発生器から下位コードと上位コードに分割できるエンベ
ロープデータを発生し、上記波形データと上記下位コー
ドとを乗算器に加えてそれらの積を得、上記績を差分器
に加えて、続く2つの積の差分値を演算し、上記差分値
の出力をシフタに加え、この差分値を上記上位コード勢
にしたがってシフトするようにしたエンベロープ制御装
置。 (2)差分値の演算において、コードが変化した場合そ
の変化を補正して差分演算するようにしたことを特徴と
する特許請求の範囲第1項記載のエンベロープ制御装置
[Claims] 0) Generate waveform data from a waveform generator, generate envelope data that can be divided into a lower code and an upper code from an envelope generator, and add the waveform data and the lower code to a multiplier. Obtain their product, add the above result to the difference machine, calculate the difference value of the following two products, add the output of the above difference value to the shifter, and shift this difference value according to the above upper code group. envelope controller. (2) The envelope control device according to claim 1, wherein in calculating the difference value, when the code changes, the change is corrected and the difference calculation is performed.
JP57224328A 1982-12-20 1982-12-20 Envelope controller Granted JPS59113495A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57224328A JPS59113495A (en) 1982-12-20 1982-12-20 Envelope controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57224328A JPS59113495A (en) 1982-12-20 1982-12-20 Envelope controller

Publications (2)

Publication Number Publication Date
JPS59113495A true JPS59113495A (en) 1984-06-30
JPS646479B2 JPS646479B2 (en) 1989-02-03

Family

ID=16812030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57224328A Granted JPS59113495A (en) 1982-12-20 1982-12-20 Envelope controller

Country Status (1)

Country Link
JP (1) JPS59113495A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195697A (en) * 1983-04-22 1984-11-06 ヤマハ株式会社 Electronic musical instrument

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620973U (en) * 1992-08-20 1994-03-18 株式会社小松製作所 Rubber hose
JP7375807B2 (en) * 2019-02-28 2023-11-08 日本ゼオン株式会社 Manufacturing method of resin film, retardation film and manufacturing method thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5227234A (en) * 1975-08-25 1977-03-01 Nippon Musical Instruments Mfg Multiplying circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5227234A (en) * 1975-08-25 1977-03-01 Nippon Musical Instruments Mfg Multiplying circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195697A (en) * 1983-04-22 1984-11-06 ヤマハ株式会社 Electronic musical instrument
JPS6360917B2 (en) * 1983-04-22 1988-11-25

Also Published As

Publication number Publication date
JPS646479B2 (en) 1989-02-03

Similar Documents

Publication Publication Date Title
JP2819006B2 (en) Thermometer binary encoding method
JP2573850B2 (en) Analog-to-digital converter
KR950014622B1 (en) Input signal processing
TW318294B (en) Digital to analogue converter
JPS6380626A (en) Digital/analog converter
JPS59113495A (en) Envelope controller
JPS5911293B2 (en) Digital small hand warmer
JPH0715281A (en) Noise shaping device
JPS59113494A (en) Envelope controller
JP2579555B2 (en) Digital / analog converter
JPH05197380A (en) Envelope controller
JPS588614B2 (en) Kijiyunden Iseigiyo Cairo
JPH03178223A (en) D/a converter circuit
JPS6152699A (en) Digital voice adder
JP4259110B2 (en) Waveform data encoding apparatus and waveform data encoding method
JPS6063593A (en) Waveform generator for electronic musical instrument
JPS6145422B2 (en)
JPS6037652B2 (en) A-D converter
JPH02134025A (en) Analog/digital converter
JPS62194742A (en) Adpcm coding system
JPS623946Y2 (en)
JP3200875B2 (en) ADPCM decoder
JPS6328372B2 (en)
JPS58218227A (en) Digital to analog converter
JPH04171499A (en) Adaptive differential pcm decoder