JPS646479B2 - - Google Patents

Info

Publication number
JPS646479B2
JPS646479B2 JP57224328A JP22432882A JPS646479B2 JP S646479 B2 JPS646479 B2 JP S646479B2 JP 57224328 A JP57224328 A JP 57224328A JP 22432882 A JP22432882 A JP 22432882A JP S646479 B2 JPS646479 B2 JP S646479B2
Authority
JP
Japan
Prior art keywords
bits
shifter
code
envelope
waveform
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57224328A
Other languages
Japanese (ja)
Other versions
JPS59113495A (en
Inventor
Kinji Kawamoto
Kazuhiro Murase
Tetsuhiko Kaneaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57224328A priority Critical patent/JPS59113495A/en
Publication of JPS59113495A publication Critical patent/JPS59113495A/en
Publication of JPS646479B2 publication Critical patent/JPS646479B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子楽器のように音源波形とエンベ
ロープ波形とを乗算したり、画像処理において乗
算を行なうのに適したエンベロープ制御装置に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to an envelope control device suitable for multiplying a sound source waveform and an envelope waveform, such as in an electronic musical instrument, or for performing multiplication in image processing.

従来例の構成とその問題点 従来、電子楽器の分野において、音源波形とエ
ンベロープ波形とを乗算して、エンベロープの付
与された楽音波形をつくる場合、デイジタル乗算
器として12ビツト×12ビツト以上のビツト幅をも
つものを用いないと、エンベロープが減衰したと
きに、量子化誤差による雑音が発生し、耳につく
という問題があつた。また、DA変換器として
も、14ビツト〜16ビツトのものを必要としエンベ
ロープ波形も、14ビツト〜16ビツトの分解能を必
要とした。エンベロープ波形として、16ビツトの
リニアなコードを用いる代りに、2進の浮動小数
点表示を行なうものとしては、特開昭54−1609号
公報、特開昭57−181593号公報などが知られてい
るが、音源波形との乗算についてはアナログ乗算
器を用いたり、16ビツト×16ビツトのような線形
の並列乗算器を従来どおり使用するものであつ
た。
Conventional structure and its problems Conventionally, in the field of electronic musical instruments, when creating a musical sound waveform with an envelope by multiplying a sound source waveform and an envelope waveform, a digital multiplier of 12 bits x 12 bits or more has been used as a digital multiplier. If one with a width was not used, there was a problem that when the envelope was attenuated, noise due to quantization errors would be generated and be audible. Furthermore, the DA converter required a 14-bit to 16-bit one, and the envelope waveform also required a resolution of 14 to 16 bits. JP-A-54-1609 and JP-A-57-181593 are known as methods that display a binary floating point number instead of using a 16-bit linear code as an envelope waveform. However, for multiplication with the sound source waveform, analog multipliers or linear parallel multipliers such as 16 bits x 16 bits were used as before.

発明の目的 本発明は、従来よりも小規模な乗算器を用いて
波形とエンベロープとの乗算が行なえるようにし
たエンベロープ制御装置を提供するものである。
OBJECTS OF THE INVENTION The present invention provides an envelope control device that can perform multiplication of a waveform and an envelope using a multiplier that is smaller than conventional ones.

発明の構成 本発明は、エンベロープデータEiとして、下位
コードPiと上位コードQiとの2つに分かれたもの
発生させ、下位コードPiまたはこれを変形したも
のと波形データWiとを乗算し、乗算結果を上位
コードQiにしたがつて、シフトするようにして、
乗算器をWi×Eiの代りに、Wi×Piまたは、これ
よりわずかに大きい規模にまで、小さくするよう
にしたことを特徴とするものである。
Structure of the Invention The present invention generates envelope data E i divided into two parts, a lower code P i and an upper code Q i , and combines the lower code P i or a modified version thereof and waveform data W i. Multiply and shift the multiplication result according to the upper code Q i ,
It is characterized in that the multiplier is made smaller to W i ×P i or slightly larger than W i ×E i instead of W i ×E i.

実施例の説明 第1図は本発明の原理を示すブロツク図であ
る。1は楽音の音源の波形データWiを発生する
波形発生器であつて楽音の一波形をサンプリング
し、量子化したデータを繰り返し発生する。3は
波形データレジスタである。2はエンベロープ発
生器であつて、エンベロープデータEiを発生す
る。エンベロープデータEiは、下位Piと上位Qi
分離できる構造である。4は下位コードPiのため
のレジスタ、5は上位コードQiのためのレジスタ
である。波形データWiと下位コードドiとは乗算
器6に加えられる。この際、下位コードPiの最上
位ビツトのさらに上位に、“1”がつけ加えられ
る。したがつて、Piが8ビツトのときは乗算器6
には、9ビツトのデータが与えられる。乗算器6
の他方の入力には、波形データWiが入力される。
このデータを10ビツトで構成することにする。乗
算器6の出力は、10+9=19ビツトのうち上位し
てビツトを使用することにする。この積コード
WPiは、シフタ8に入力される。シフタは入力コ
ードのビツトシフトして出力するもので、何ビツ
ト上位、または下位にシフトするかをエベロープ
データの上位コードQiにより指定する。
DESCRIPTION OF EMBODIMENTS FIG. 1 is a block diagram showing the principle of the present invention. Reference numeral 1 denotes a waveform generator that generates waveform data W i of a musical sound source, which samples one waveform of a musical sound and repeatedly generates quantized data. 3 is a waveform data register. 2 is an envelope generator, which generates envelope data E i . The envelope data E i has a structure that can be separated into lower P i and upper Q i . 4 is a register for the lower code P i and 5 is a register for the upper code Q i . The waveform data W i and the lower code i are applied to a multiplier 6 . At this time, "1" is added above the most significant bit of the lower code P i . Therefore, when P i is 8 bits, multiplier 6
is given 9-bit data. Multiplier 6
Waveform data W i is input to the other input.
This data will consist of 10 bits. For the output of the multiplier 6, the most significant bits out of 10+9=19 bits are used. This product code
WP i is input to shifter 8. The shifter shifts the bits of the input code and outputs it, and the number of bits to be shifted upwards or downwards is specified by the upper code Q i of the envelope data.

ここで、エンベロープデータが
{q3q2q1q0p7p6p5p4p3p2p1p0}で表わされるとする
{p7〜p0}は仮数部を表わし{q3〜q0}は指数部
を表わす。
Here, if the envelope data is represented by {q 3 q 2 q 1 q 0 p 7 p 6 p 5 p 4 p 3 p 2 p 1 p 0 }, {p 7 ~ p 0 } represents the mantissa part, and { q 3 to q 0 } represents an exponent part.

Eiの大きさは のように、2進の浮動表示の値として表わされ
る。
The size of E i is It is expressed as a binary floating value, such as .

Piの上位に“1”を付け加えると、Eiは実質的
となる。{ }内をP^iと表わす。
By adding “1” to the top of P i , E i becomes becomes. The value inside { } is expressed as P^ i .

一方、Wiを10ビツトとすると Wi=−w9298i=0 wi2i となる。ただし、これは負数を2の補数表示とし
ている。
On the other hand, if W i is 10 bits, W i =−w 9 2 9 + 8i=0 w i 2 i . However, this uses two's complement representation of negative numbers.

Wi×E^i WPi項は、10ビツト×9ビツトの乗算器6で計
算する。
W i ×E^ i is The WP i term is calculated by a 10 bit x 9 bit multiplier 6.

項は、上位コードQiによつて、16通りのシフト
を行なうことを相当し、Qi=(0000)ではシフト
なしQi=(0001)では上位へ1ビツトシフト、Qi
=(0010)では上位へ2ビツトシフト、Qi
(1111)では上位へ15ビツトシフトする。したが
つて、WPiを12ビツトとするとシフタ8の出力は 12+15=27ビツト の幅になるが、上位から16ビツトのみを取り出し
て、DA変換器9に入力することにする。このよ
うにすれば、WPiが12ビツトであるから、量子化
ノイズに対するS/Nが約72dBであり、ダイナ
ミツクレンジが16ビツトに対応して、96dBとな
り十分に高品質の音を得ることができる。
The term corresponds to performing 16 shifts depending on the upper code Q i , where Q i = (0000) there is no shift, Q i = (0001) there is a 1-bit shift to the upper order, and Q i
= (0010), shift 2 bits to the upper position, Q i =
(1111) shifts 15 bits upward. Therefore, if WP i is 12 bits, the output of shifter 8 will have a width of 12+15=27 bits, but only the upper 16 bits will be taken out and input to DA converter 9. In this way, since WP i is 12 bits, the S/N against quantization noise is approximately 72 dB, and the dynamic range is 96 dB, corresponding to 16 bits, making it possible to obtain sufficiently high quality sound. I can do it.

第2図は、本発明の原理を示す別の例である。
第1図との違いについて述べる。デイジタルシフ
タ8が省かれ、その代りに、アナログのシフタに
相当する減衰器10がDA変換器9の出力に設け
られ、減衰度ATが上位コードQiにより切り換え
られる。減衰度ATは で表わされる。Kは定数である。このようにすれ
ば、DA変換器9として12ビツト精度のものでよ
いから、第1図の例より有利である。
FIG. 2 is another example illustrating the principles of the invention.
The differences from Figure 1 will be explained. The digital shifter 8 is omitted, and instead, an attenuator 10 corresponding to an analog shifter is provided at the output of the DA converter 9, and the attenuation AT is switched by the upper code Q i . The attenuation AT is It is expressed as K is a constant. This arrangement is more advantageous than the example shown in FIG. 1, since the DA converter 9 can be of 12-bit precision.

第3図のAは、P^iとQiの一例である。エンベロ
ープの減衰過程、いわゆるレリーズを示してい
る。Piは255から0までの変化を行なうから、P^i
は511から256まで変化する。第4図Aは、Qi
Pi,P^iのフオーマツトである。
A in FIG. 3 is an example of P^ i and Q i . It shows the attenuation process of the envelope, the so-called release. Since P i changes from 255 to 0, P^ i
varies from 511 to 256. Figure 4A shows Q i ,
This is the format of P i and P^ i .

第5図は、本発明の原理を示す別の例である。
波形データWiと下位コードPiは乗算器6に加え
られ、その積出力は上位コードQiにしたがつてシ
フタ8によりシフトされる。波形データWiもシ
フタ18によつてシフトされる。シフタ8と18
の出力は減算器20に加えられて、ここにおいて
それらの差がとられる。減算器20の出力はDA
変換器に入力される。
FIG. 5 is another example illustrating the principle of the invention.
The waveform data W i and the lower code P i are applied to a multiplier 6, and the product output thereof is shifted by a shifter 8 according to the upper code Q i . The waveform data W i is also shifted by the shifter 18 . shifter 8 and 18
The outputs of are added to a subtractor 20 where their difference is taken. The output of the subtracter 20 is DA
input to the converter.

第6図は、第5図の例のシフタ8,9を減算器
20の順序を逆にしてシフタを1個にすると共に
減算器20の扱うべきビツト幅を減らしたもので
ある。
In FIG. 6, the order of the subtracter 20 in the shifters 8 and 9 of the example in FIG. 5 is reversed to reduce the number of shifters to one, and the bit width to be handled by the subtracter 20 is reduced.

第5図と第6図の例では、エンベロープデータ
Eiとして、その減衰過程において、増加関数とな
るように発生させるものとする。第3図Bに値の
例を示す。第4図Bはエンベロープデータのフオ
ーマツトである。
In the examples in Figures 5 and 6, the envelope data
Assume that E i is generated so that it becomes an increasing function in its attenuation process. Examples of values are shown in FIG. 3B. FIG. 4B shows the format of envelope data.

第7図は、アナログ式のシフタの例である。第
7図において、抵抗は周知のR−2R形式のラダ
ーネツトワークである。2Rの抵抗例にはスイツ
チが設けられ、演算増幅器31の+入力と−入力
への電流の流入を選択する。RFは利得を決める
帰還抵抗であつて、−入力への流入電流が流れる
30はデコーダであつて、上位コードQiに従つて
16個のスイツチのうちの1個を、−入力側に選択
し切り換える。スイツチSOでは減衰なし、スイツ
チS1では−6dB、S2では−12dB,となる。スイ
ツチSiでは−6×idBとなる。最も減衰の大きい
S15ではQi=(1111)である。このときは、スイツ
チを+入力側に固定して入力が遮断されるように
してもよい。
FIG. 7 is an example of an analog shifter. In FIG. 7, the resistors are a well-known R-2R type ladder network. A switch is provided in the 2R resistor example to select the flow of current into the + and - inputs of the operational amplifier 31. R F is a feedback resistor that determines the gain, and 30 through which current flows into the -input is a decoder, which operates according to the upper code Q i.
Select and switch one of the 16 switches to the - input side. There is no attenuation for switch SO , -6 dB for switch S 1 , and -12 dB for switch S 2 . For switch S i , it becomes -6×idB. the most attenuated
In S 15 , Q i =(1111). In this case, the switch may be fixed to the + input side so that the input is cut off.

第7図では、16通りのレベルを生じるが通常の
音に対しては、十分すぎる。Qiを3ビツトとして
もよい。Qiを4ビツトとした場合でも、16通り全
部使わずに、10ビツト〜12ビツト位だけを用いる
ようにしてもよい。
In Figure 7, 16 different levels are generated, which is more than enough for normal sounds. Q i may be 3 bits. Even if Q i is set to 4 bits, only 10 to 12 bits may be used instead of using all 16 bits.

なお、第3図Bのコードの場合は、第7図のデ
コーダとスイツチの対応とを逆にすれば良い。
In the case of the code shown in FIG. 3B, the correspondence between the decoder and the switch shown in FIG. 7 may be reversed.

第1図、第2図の例において、Pi,Qiが減少し
てゆき、Qi=(0000)となつて、さらに、Pi
(00000000)を越えて小さくなつたときには、Qi
=(1111)となり、かつBORROWが発生するが、
このときは、Qi=(1111)またはBORROWを検
出して、Q^i=(0000)をQiの代りにシフタに供給
し、かつRiのさらに上位の付加ビツト“1”から
“0”に切り換えるようにすれば、P^iとしては、
通常のレジQi=(0001)〜(1110)ではP^i=511〜
256がとれ、Qi=(0000)ではP^i=511〜0の値が
取れることになる。
In the examples shown in Figures 1 and 2, as P i and Q i decrease until Q i = (0000), and further decreases beyond (00000000), Q i
= (1111) and BORROW occurs, but
In this case, Q i = (1111) or BORROW is detected, Q^ i = (0000) is supplied to the shifter instead of Q i , and the upper additional bit of R i is changed from “1” to “0”. ”, as P^ i ,
For normal cash register Q i = (0001) ~ (1110), P^ i = 511 ~
256, and when Q i = (0000), P^ i = 511 to 0.

以上の例ではいずれも波形データとエンベロー
プデータの積をそのままDA変換する場合につい
て説明したが本発明はこのような原理にもとづい
て、続く2つの積の差分値を演算し、その差分値
をシフトするようにしたものである。
In each of the above examples, we have explained the case where the product of waveform data and envelope data is directly DA converted, but based on this principle, the present invention calculates the difference value between the two subsequent products, and shifts the difference value. It was designed to do so.

第8図に、Wi×Eiのiに関する差分値を出力
するようにした本発明の一実施例を示す。
FIG. 8 shows an embodiment of the present invention in which a difference value with respect to i of W i ×E i is output.

波形データWiと下位データPiに“1”を付加
したP^iとが乗算器60に加えられ、積WPiを得
る。積WPiはラツチ40に印加されるから、時刻
iでは、1回前の積WPi-1が保持される。エンベ
ロープデータEiの上位コードQiは、ラツチ42、
比較器43…およびアナログ式のシフタである減
衰器10に供給される。ラツチ42には1回前の
上位コードQi-1が保持されており、比較器43に
供給される。比較器43は、QiとQi-1とを比較
し、つぎに条件にもどづき出力を出す。
The waveform data W i and P^ i obtained by adding "1" to the lower order data P i are added to the multiplier 60 to obtain the product WP i . Since the product WP i is applied to the latch 40, the previous product WP i-1 is held at time i. The upper code Q i of the envelope data E i is the latch 42,
The signal is supplied to a comparator 43... and an attenuator 10, which is an analog shifter. The latch 42 holds the previous upper code Q i-1 and supplies it to the comparator 43 . The comparator 43 compares Q i and Q i-1 , and then outputs an output based on the conditions.

Qi>Qi-1:a Qi=Qi-1:b Qi<Qi-1:c ラツチ40の出力WPi-1は、シフタ41に供給
される。シフタ41は、WPi-1を1ビツト上下に
シフトするもので、アンドゲートとオアゲートの
組み合わせで構成できる。入力端子Aに入つた信
号は、1ビツト下位にシフトされる。入力端子B
に入つた信号は、そのまま出力される。入力端子
Cに入つた信号は1ビツト上位にシフトされるし
たがつて、入力WPi-1はつぎのように変換される
ことになる。
Q i >Q i-1 :a Q i =Q i-1 :b Q i <Q i-1 :c The output WP i-1 of the latch 40 is supplied to the shifter 41 . The shifter 41 shifts WP i-1 up or down by 1 bit, and can be configured by a combination of an AND gate and an OR gate. The signal entering input terminal A is shifted one bit lower. Input terminal B
The input signal is output as is. Since the signal input to the input terminal C is shifted upward by one bit, the input WP i-1 is converted as follows.

a:Aを選択:1/2WPi-1 b:Bを選択:WPi-1 c:Cを選択:2WPi-1 シフタ41の出力と、積とは減算器61に供給
され、差が計算される。差分出力は、つぎのよう
になる。
a: Select A: 1/2WP i-1 b: Select B: WP i-1 c: Select C: 2WP i-1 The output of the shifter 41 and the product are supplied to the subtracter 61, and the difference is Calculated. The differential output is as follows.

Qi>Qi-1のとき ΔWPi=1/2WPi-1−WPi Qi=Qi-1のとき ΔWPi=WPi-1−WPi Qi<Qi-1のとき ΔWPi=2WPi-1−WPi 減算器61の出力ΔWPiは、DA変換器9と減
衰器10を経て、キヤパシタCと演算増幅器11
とよりなる積分器に加えられる。差分値ΔWPi
WPiの徴分値に相当するから、積分器の出力は
WiとEiとの積の波形になる。
When Q i > Q i-1 ΔWP i = 1/2WP i-1 −WP i Q i = Q i-1 When ΔWP i = WP i-1 −WP i Q i <Q i-1 ΔWP i = 2WP i-1 - WP i The output ΔWP i of the subtracter 61 passes through the DA converter 9 and the attenuator 10, and then is transferred to the capacitor C and the operational amplifier 11.
is added to an integrator consisting of . The difference value ΔWP i is
Since it corresponds to the characteristic value of WP i , the output of the integrator is
The waveform is the product of W i and E i .

比較器43とシフタ41とは、上位コードQi
Qi-1とが異なる。すなわち、エンベロープデータ
の指数表示部のレンジが異なる場合のP^iとP^i-1
の差異を補正して、正しい差分値ΔWPiが得られ
るようにするためのものである。
The comparator 43 and shifter 41 are connected to the upper code Q i and
Q i-1 is different. That is, this is to correct the difference between P^ i and P^ i-1 when the ranges of the index display part of the envelope data are different, so that a correct difference value ΔWP i can be obtained.

ΔWPiはWPiとWPi-1との差分であるからWPi
を12ビツトとしても、ΔWPiのワード幅は小さい
ことが殆どである。したがつて、差分を計算する
本実施例では、DA変換器9のワード幅を12ビツ
ト以下にすることができる。
Since ΔWP i is the difference between WP i and WP i-1 , WP i
Even if ΔWP i is 12 bits, the word width of ΔWP i is usually small. Therefore, in this embodiment in which the difference is calculated, the word width of the DA converter 9 can be made 12 bits or less.

なお、第8図の実施例においては、比較器4
3、シフタ41、減算器61によつて差分器が構
成されている。
In the embodiment shown in FIG. 8, the comparator 4
3, a shifter 41, and a subtracter 61 constitute a differentiator.

第9図は、第8図に用いたDA変換器9の部分
の別の例である。差分値ΔWPiはシフタ70、
DA変換器71、アナログ式のシフタ72を介し
て出力され、第8図の減衰器10に印加される。
シフタ70とシフタ72には、ΔWPiの7ビツト
のデータの上位3ビツトが供給され、シフト動作
が制御される。第10図AのようにΔWPiの上位
3ビツトが“0”のときは、下位4ビツトがその
まま、DA変換器71に加わり、シフタ72は、
利得が1/4,すなわち、−12dBとなる。第10図
Bのように、上位の3ビツトが“001”のときは、
中間の4ビツトがシフタ70のシフト動作により
出力され、これがDA変換器71に加わり、シフ
タ72は利得が1/2すなわち−6dBとなる。第1
0図CのようにΔWPiの上位2ビツトが“01”の
ときはMSB(最上位ビツト)を除く上位4ビツト
をDA変換器71に加え、シフタ72は減衰度
OdBとする。
FIG. 9 shows another example of the DA converter 9 used in FIG. 8. The difference value ΔWP i is the shifter 70,
The signal is outputted via a DA converter 71 and an analog shifter 72, and applied to the attenuator 10 in FIG.
Shifter 70 and shifter 72 are supplied with the upper 3 bits of 7-bit data of ΔWP i to control the shift operation. When the upper 3 bits of ΔWP i are "0" as shown in FIG. 10A, the lower 4 bits are directly applied to the DA converter 71, and the shifter 72 is
The gain becomes 1/4, that is, -12dB. As shown in Figure 10B, when the upper 3 bits are “001”,
The middle 4 bits are output by the shift operation of the shifter 70, and are applied to the DA converter 71, so that the shifter 72 has a gain of 1/2, that is, -6 dB. 1st
When the upper 2 bits of ΔWP i are “01” as shown in Figure 0C, the upper 4 bits excluding the MSB (most significant bit) are added to the DA converter 71, and the shifter 72 adjusts the attenuation degree.
Let it be OdB.

上記説明は、ΔWPiが正のときである。ΔWPi
が負のとき、2の補数表示をした場合が第11図
である。第11図において、上位3ビツトが
“111”のときは、第11図Dに示す下位ビツトを
そのままDA変換器71に加える。シフタ72
は、−12dBとなる。上位3ビツトが“110”のと
きには、第11図Eの中間の4ビツトをシフタ7
0が出力する。シフタ72は−6dBとなる。上位
2ビツトが“10”のときには第11図Fに示す4
ビツトがシフタ70より出力される。シフタ72
はOdBとなる。ΔWPi7ビツトのうち、MSBは、
反転して、DA変換器71のMSB入力に与えられ
る。このようにすると、この補数表示が、オフセ
ツトバイナリ表示に変換される。
The above explanation applies when ΔWP i is positive. ΔWP i
FIG. 11 shows a case in which the two's complement representation is performed when is negative. In FIG. 11, when the upper three bits are "111", the lower bits shown in FIG. 11D are directly added to the DA converter 71. shifter 72
is -12dB. When the upper 3 bits are "110", the middle 4 bits in Figure 11E are transferred to shifter 7.
0 is output. The shifter 72 becomes -6 dB. When the upper 2 bits are “10”, 4 as shown in Figure 11F
Bits are output from shifter 70. shifter 72
becomes OdB. ΔWP i Among the 7 bits, the MSB is
It is inverted and applied to the MSB input of the DA converter 71. In this way, this complement representation is converted to an offset binary representation.

波形発生器1は、デイジタル的な音源波形を出
力するもので、記憶装置に書き込まれたデータを
順次読み出すもので良い。エンベロープ発生器2
は、アツプダウンカウンタなどが用いられる。
The waveform generator 1 outputs a digital sound source waveform, and may be one that sequentially reads out data written in a storage device. envelope generator 2
, an up-down counter or the like is used.

第5図や第6図のように増加関数型のエンベロ
ープデータEiを用いる場合にも、第8図のような
差分値を求めるような構成にすることができるこ
とは云うまでもない。
It goes without saying that even when using increasing function type envelope data E i as shown in FIGS. 5 and 6, it is possible to adopt a configuration that calculates the difference value as shown in FIG. 8.

発明の効果 以上の説明から明らかなように、本発明は波形
発生器から波形データWiを発生し、エンベロー
プ発生器から下位コードPiと上位コードQiに分割
できるエンベロープデータEiを発生し、上記波形
データWiと上記下位コードPiとを上記乗算器に
加えてそれらの積WPiを得、上記積を差分器に加
えて、続く2つの積の差分値を演算し、上記差分
値の出力をシフタに加え、上記上位コードQiにし
たがつてシフトするようにしたものであるから、
従来のエンベロープ制御装置に比べて乗算器や
DA変換器の規模を小さくすることができる。
Effects of the Invention As is clear from the above description, the present invention generates waveform data W i from a waveform generator, and generates envelope data E i that can be divided into a lower code P i and an upper code Q i from an envelope generator. , add the above waveform data W i and the above lower order code P i to the above multiplier to obtain their product WP i , add the above product to a differentiator, calculate the difference value of the following two products, and calculate the above difference. The value output is added to the shifter and shifted according to the above upper code Q i , so
Multipliers and
The scale of the DA converter can be reduced.

また、上記積WPiの差分値の演算において、上
位コードQiが変化した場合にその変化を補正して
差分演算するようにしたので、正しい差分を得る
ことができる。
Further, in calculating the difference value of the product WP i , if the upper code Q i changes, the change is corrected and the difference calculation is performed, so that a correct difference can be obtained.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の原理を説明するためのブロ
ツク図、第2図は本発明の原理を説明するための
別の例を示すブロツク図、第3図は第1図、第2
図で用いるエンベロープデータの例を示す図、第
4図は同じくエンベロープデータのフオーマツト
の例を示す図、第5図、第6図は本発明の原理を
説明するための更に別の例を示すブロツク図、第
7図は上記各例に用いるシフタの一例を示す図、
第8図は差分値を出力するようにした本発明の一
実施例のブロツク図、第9図は第8図の実施例に
おけるDA変換器を浮動形式のDA変換器の構成
した場合のブロツク図、第10図、第11図は第
9図のコード表を示す図である。 1……波形発生器、2……エンベロープ発生
器、6……乗算器、8……シフタ、9……DA変
換器、10……アナログ式シフタ。
FIG. 1 is a block diagram for explaining the principle of the present invention, FIG. 2 is a block diagram showing another example for explaining the principle of the present invention, and FIG. 3 is a block diagram for explaining the principle of the present invention.
FIG. 4 is a diagram showing an example of the format of envelope data, and FIGS. 5 and 6 are blocks showing further examples for explaining the principle of the present invention. FIG. 7 is a diagram showing an example of a shifter used in each of the above examples,
Figure 8 is a block diagram of an embodiment of the present invention that outputs a difference value, and Figure 9 is a block diagram of the embodiment of Figure 8 in which the DA converter is configured as a floating type DA converter. , FIG. 10, and FIG. 11 are diagrams showing the code table of FIG. 9. 1... Waveform generator, 2... Envelope generator, 6... Multiplier, 8... Shifter, 9... DA converter, 10... Analog shifter.

Claims (1)

【特許請求の範囲】 1 波形発生器から波形データを発生し、エンベ
ロープ発生器から下位コードと上位コードに分割
できるエンベロープデータを発生し、上記波形デ
ータと上記下位コードとを乗算器に加えてそれら
の積を得、上記積を差分器に加えて、続く2つの
積の差分値を演算し、上記差分値の出力をデジタ
ル・アナログ変換器に加え、さらにシフタに加
え、この差分値を上記上位コードにしたがつてシ
フトするようにしたエンベロープ制御装置。 2 差分値の演算において、コードが変化した場
合その変化を補正して差分演算するようにしたこ
とを特徴とする特許請求の範囲第1項記載のエン
ベロープ制御装置。
[Scope of Claims] 1. Waveform data is generated from a waveform generator, envelope data that can be divided into a lower code and an upper code is generated from an envelope generator, and the waveform data and the lower code are added to a multiplier to process them. Obtain the product of An envelope control device that shifts according to the code. 2. The envelope control device according to claim 1, wherein in calculating the difference value, when the code changes, the change is corrected and the difference calculation is performed.
JP57224328A 1982-12-20 1982-12-20 Envelope controller Granted JPS59113495A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57224328A JPS59113495A (en) 1982-12-20 1982-12-20 Envelope controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57224328A JPS59113495A (en) 1982-12-20 1982-12-20 Envelope controller

Publications (2)

Publication Number Publication Date
JPS59113495A JPS59113495A (en) 1984-06-30
JPS646479B2 true JPS646479B2 (en) 1989-02-03

Family

ID=16812030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57224328A Granted JPS59113495A (en) 1982-12-20 1982-12-20 Envelope controller

Country Status (1)

Country Link
JP (1) JPS59113495A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620973U (en) * 1992-08-20 1994-03-18 株式会社小松製作所 Rubber hose
WO2020175217A1 (en) * 2019-02-28 2020-09-03 日本ゼオン株式会社 Production method for resin film, and retardation film and production method therefor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59195697A (en) * 1983-04-22 1984-11-06 ヤマハ株式会社 Electronic musical instrument

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4031377A (en) * 1975-08-25 1977-06-21 Nippon Gakki Seizo Kabushiki Kaisha Fast multiplier circuit employing shift circuitry responsive to two binary numbers the sum of which approximately equals the mantissa of the multiplier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0620973U (en) * 1992-08-20 1994-03-18 株式会社小松製作所 Rubber hose
WO2020175217A1 (en) * 2019-02-28 2020-09-03 日本ゼオン株式会社 Production method for resin film, and retardation film and production method therefor

Also Published As

Publication number Publication date
JPS59113495A (en) 1984-06-30

Similar Documents

Publication Publication Date Title
US7602320B2 (en) Systems and methods for companding ADC-DSP-DAC combinations
JPS6380626A (en) Digital/analog converter
US5748747A (en) Digital signal processor for adding harmonic content to digital audio signal
KR900008410B1 (en) Cutting error compensating method and apparatus for sample signal
JPS646479B2 (en)
JPH05504242A (en) Method and apparatus for converting digital signals to analog signals
JPH11212768A (en) Logarithmic value calculation circuit
US4737925A (en) Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions
JPH0258638B2 (en)
JPH0715281A (en) Noise shaping device
JPH05197380A (en) Envelope controller
EP0626763B1 (en) Method and apparatus for converting an analog signal to a digital floating-point number and a digital floating-pont number to an analog signal
JPS6211170A (en) Power detection circuit
JPH0313594B2 (en)
JP2768193B2 (en) Distortion imparting circuit
JPH03217898A (en) Envelope follower
JP3269089B2 (en) Speech synthesizer
JPH10322205A (en) Device and method for correcting nonlinear distortion
JP2805898B2 (en) Digital filter for music synthesis
JPH07105679B2 (en) Audio equipment
JPH08181555A (en) Digital automatic gain controller
JPS6271995A (en) Electronic musical instrument
JP2900076B2 (en) Waveform generator
JPS62178017A (en) Gain control circuit
JPS6268327A (en) Logarithm-linear numeral conversion system