JPS59108418A - Signal generating circuit - Google Patents
Signal generating circuitInfo
- Publication number
- JPS59108418A JPS59108418A JP57217769A JP21776982A JPS59108418A JP S59108418 A JPS59108418 A JP S59108418A JP 57217769 A JP57217769 A JP 57217769A JP 21776982 A JP21776982 A JP 21776982A JP S59108418 A JPS59108418 A JP S59108418A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- transistor
- switch
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、特にＩＣ化に適した高精度の信号発生回路に
関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a highly accurate signal generating circuit particularly suitable for IC implementation.
従来の信号発生回路としては、第１図（Ａ）に示すよう
なものがあった。As a conventional signal generating circuit, there is one shown in FIG. 1(A).
同図において、１はタイミング信号発生回路、２は比較
回路、Ｒ１，Ｒ２は比較用抵抗、Ｖｌは比較電圧、Ｑｌ
はスイッチング用トランジスタ、Ｒはタイミング用外付
抵抗、およびＣはタイミング用外付コンデンサである。In the figure, 1 is a timing signal generation circuit, 2 is a comparison circuit, R1 and R2 are comparison resistors, Vl is a comparison voltage, and Ql
is a switching transistor, R is an external resistor for timing, and C is an external capacitor for timing.
タイミング信号発生回路１から信号Ｓ＋が発生すると、
スイッチング用トランジスタＱ＋ はターンオンし、Ｓ
２の電圧は第１図（Ｂ）のようにスイッチング用トラン
ジスタＱ１のコレクタ飽和電圧Ｖ ＣＥＳとなる。When the signal S+ is generated from the timing signal generation circuit 1,
The switching transistor Q+ turns on and S
2 becomes the collector saturation voltage VCES of the switching transistor Q1 as shown in FIG. 1(B).
次に、信号Ｓ１が’Ｌｏ−”レベルになり、スイッチン
グ用トランジスタＱｌがターンオフすると、外付抵抗Ｒ
から外付コンデンサＣに充電電流が流れる。このとき、
Ｓ２の電圧Ｅは、
で表わされる（第１図（Ｂ））。Next, when the signal S1 becomes 'Lo-' level and the switching transistor Ql is turned off, the external resistor R
A charging current flows from the capacitor C to the external capacitor C. At this time,
The voltage E of S2 is expressed as (FIG. 1(B)).
よって、Ｅ ＝Ｖ １ となるまでの時間Ｔは、となり
、Ｅ−■１となった時点で比較回路２が反転し、出力す
る。Therefore, the time T required until E=V 1 becomes E-1, and the comparator circuit 2 inverts and outputs when E-1 becomes E-1.
しかしながら、従来の信号発生回路はこのように構成さ
れていたため、ｓ２の電圧が比較電圧に等しくなるまで
の時間Ｔに、上式で示したように電源電圧Ｖｃｃおよび
コレクタ飽和電圧Ｖ Ｃ２０の項を含んでいる。However, since the conventional signal generation circuit is configured in this way, the terms of power supply voltage Vcc and collector saturation voltage V C20 are added as shown in the above equation in the time T until the voltage of s2 becomes equal to the comparison voltage. Contains.
したがって、時間Ｔは電源電圧Ｖｃｃの変動の影響を直
接受け、かつ、コレクタ飽和電圧Ｖ ｃＥｓはＩＣ内部
で大きくばらつき、しかも温度変化もあるため、高精度
の時定数（Ｔ）の設定ができなかった。特に、電源電圧
Ｖｃｃの小さな低電圧回路においては、誤差が大きかっ
た。Therefore, the time T is directly affected by fluctuations in the power supply voltage Vcc, the collector saturation voltage VcEs varies widely within the IC, and there are also temperature changes, so it is not possible to set a highly accurate time constant (T). Ta. In particular, the error was large in a low voltage circuit with a small power supply voltage Vcc.
本発明の目的は、上記従来の技術の欠点を克服し、電源
電圧の変動や温度の変動、トランジスタのばらつきにも
影響を受けることがなく、かつ構成の簡単な、ｒｃ化に
適した高精度の信号発生回路を提供することにある。It is an object of the present invention to overcome the drawbacks of the above-mentioned conventional techniques, to provide a high-precision device that is not affected by fluctuations in power supply voltage, temperature, or transistor variations, has a simple configuration, and is suitable for RC. The object of the present invention is to provide a signal generation circuit.
以下、図によって本発明を具体的に説明する。Hereinafter, the present invention will be specifically explained with reference to the drawings.
第２図（Ａ）は本発明の信号発生回路の基本構成を示す
ブロック図であり、第２図（Ｂ）は各ブロックの電圧波
形を示すものである。FIG. 2(A) is a block diagram showing the basic configuration of the signal generating circuit of the present invention, and FIG. 2(B) shows voltage waveforms of each block.
同図（Ａ）において、Ｖａは基準電圧、ｖｂは比較電圧
、およびＳＷはスイッチである。In the same figure (A), Va is a reference voltage, vb is a comparison voltage, and SW is a switch.
いま、タイミング信号発生回路１から信号Ｓ＋が発生す
ると、同図（Ｂ）のようにスイッチｓｗがオンとなり、
この間外付コンデンサＣに充電電流が流れ、Ｓ２の電圧
Ｅば基準電圧Ｖａに等しくなっている。このとき、比較
回路２がら出方ｓ３が発生している。Now, when the signal S+ is generated from the timing signal generation circuit 1, the switch sw is turned on as shown in FIG.
During this time, a charging current flows through the external capacitor C, and the voltage E of S2 becomes equal to the reference voltage Va. At this time, an output signal s3 is generated from the comparator circuit 2.
次に、信号Ｓｌが“’ Ｌｏｗ ”レベルになり、スイ
ッチＳＷがオフになると、外付コンデンサＣがら放電電
流が外付抵抗Ｒを通して流れる。このとき、Ｓ２の電圧
Ｅは、
で表わされ、Ｅ＝Ｖｂとなるまでの時間Ｔｏは、Ｖａ
となる。ここで、Ｖ ｂ −（Ｒ２／ Ｒ１＋ Ｒ２）
Ｖａなので、
ｐ＋
と表わされる。Next, when the signal Sl becomes "'Low" level and the switch SW is turned off, the discharge current from the external capacitor C flows through the external resistor R. At this time, the voltage E of S2 is expressed as follows, and the time To until E=Vb becomes Va. Here, V b - (R2/ R1 + R2)
Since it is Va, it is expressed as p+.
ずなわち、Ｖａ 、Ｖｂの絶対値には無関係に比較用抵
抗Ｒｒ、Ｒ２の値のみによって、時間Ｔ。That is, the time T is determined only by the values of the comparison resistors Rr and R2, regardless of the absolute values of Va and Vb.
が決定される。なお、タイミングの調整は、外付抵抗Ｒ
または外付コンデンサＣの値を調整することによって可
能である。is determined. The timing can be adjusted using an external resistor R.
Alternatively, this can be done by adjusting the value of the external capacitor C.
次に、実施例について説明する。Next, examples will be described.
第３図は、本発明の一実施例よりなる信号発生回路の回
路図である。FIG. 3 is a circuit diagram of a signal generating circuit according to an embodiment of the present invention.
同図において、トランジスタＱ１と０２は差動ベアであ
り、トランジスタＱＢの定電流回路で駆動される。トラ
ンジスタＱ３とＱ４は電流ミラー回路であり、トランジ
スタＱ３に流れる電流と等しい電流をトランジスタＱ４
は流そうとする。In the figure, transistors Q1 and 02 are differential bare, and are driven by a constant current circuit of transistor QB. Transistors Q3 and Q4 are a current mirror circuit, and a current equal to the current flowing through transistor Q3 is passed through transistor Q4.
tries to flow.
トランジスタＱ５は電流増幅用であり、外付抵抗Ｒおよ
び外付コンデンサＣに電流を流す。トランジスタＱ１〜
Ｑ５はトランジスタＱ６により駆動される１００％負帰
還のアンプであり、定電圧源とスイッチの動作を行なう
。Transistor Q5 is for current amplification, and allows current to flow through external resistor R and external capacitor C. Transistor Q1~
Q5 is a 100% negative feedback amplifier driven by transistor Q6, and operates as a constant voltage source and a switch.
トランジスタＱ７とＱ８は差動ペアであり、電流源１ｏ
によって駆動される。トランジスタＱ＠とＱ＋ａは電流
ミラー回路であり、トランジスタＱ７に流れる電流と等
しい電流をＱ ＋ｏに流そうとする。トランジスタＱ７
〜Ｑ＋ｏと電流源１ｏで構成されるものは、電圧利得の
非常に大きな増幅器であり、電圧比較回路２として動作
する。Transistors Q7 and Q8 are a differential pair, with current source 1o
driven by. Transistors Q@ and Q+a are a current mirror circuit, which attempts to cause a current equal to the current flowing through transistor Q7 to flow through Q +o. transistor Q7
~Q+o and the current source 1o are an amplifier with a very large voltage gain, and operate as the voltage comparison circuit 2.
Ｖａば内部で発生される適当な大きさの電圧の電圧源で
ある。Va is a voltage source of an appropriate voltage generated internally.
Ｓ＋ は充放電のコントロールをするためのタイミング
信号であり、Ｉ（ｉ″レベルときトランジスタＱｂのベ
ースに適当な大きさの電圧を与え、差動アンプを動作さ
せる。トランジスタＱ２のベース、すなわち外付用端子
の電圧は、トランジスタＱ１のベース、すなわち基準電
圧■ａと等しくなる。このとき、外付抵抗Ｒと外付コン
デンサＣには、トランジスタＱ５から電流が供給される
。S+ is a timing signal for controlling charging and discharging, and when it is at I(i'' level, it applies an appropriate voltage to the base of transistor Qb to operate the differential amplifier. The voltage at the terminal becomes equal to the base of the transistor Q1, that is, the reference voltage (a).At this time, the external resistor R and the external capacitor C are supplied with current from the transistor Q5.
このトランジスタＱ５は、外付コンデンサＣを十分速く
充電する能力をもつ。This transistor Q5 has the ability to charge the external capacitor C sufficiently quickly.
信号Ｓ１が“Ｌｏｗ”レベルになると、トランジスタＱ
６に電流を流さな（なるため、トランジスタＱ１〜Ｑ５
はずべてオフとなり、外付コンデンサＣは放電を始める
。When the signal S1 becomes “Low” level, the transistor Q
6 (because of this, transistors Q1 to Q5
Everything turns off, and the external capacitor C starts discharging.
このとき、Ｓ２の電圧Ｅは、
となる。誤差成分はトランジスタＱ７のベース電流分だ
けであり、十分にＨＦＥの高いトランジスタを使うか、
あるいはダーリントン接続することによって、誤差を無
視することができる。At this time, the voltage E of S2 is as follows. The error component is only the base current of transistor Q7, so it is necessary to use a transistor with a sufficiently high HFE.
Alternatively, the error can be ignored by making a Darlington connection.
電圧比較回路２のトランジスタＱａのベースは、比較電
圧ｖｂに固定されているため、Ｅ＝Ｖｂになったとき、
出力Ｓ３は“Ｌｏｗ ”レベルとなる。Since the base of the transistor Qa of the voltage comparison circuit 2 is fixed to the comparison voltage vb, when E=Vb,
The output S3 becomes "Low" level.
その時間Ｔｏは、すでに説明したように、２
Ｔｏ＝−ＣＲ７！ｎ□
Ｒ１＋Ｒ２
となる。したがって、たとえ基準電圧Ｖａに温度特性あ
るいは電源電圧依存性があったとしても、時間Ｔｏには
全く影響を与えない。As already explained, the time To is 2 To=-CR7! n□ R1+R2. Therefore, even if the reference voltage Va has temperature characteristics or power supply voltage dependence, it does not affect the time To at all.
この時間Ｔｏに影響を与える一因子はＲ２／Ｒ１＋Ｒ２
であるが、このばらつきは、外付抵抗Ｒを半固定としこ
れを調整することによって補償できる。一度調整をして
おけば、抵抗Ｒ１とＲ２は同し温度特性（ＩＣ内部抵抗
）であるため、時間Ｔｏには影響を与えない。One factor that affects this time To is R2/R1+R2
However, this variation can be compensated for by making the external resistor R semi-fixed and adjusting it. Once adjusted, since the resistors R1 and R2 have the same temperature characteristics (IC internal resistance), they do not affect the time To.
また、もう−因子としてＣＲがあるが、これは部品を選
択することにより補償できる。Also, CR is another factor, but this can be compensated for by selecting parts.
外付コンデンサＣは、第４図のように電源Ｖｃｃに接続
してもよい。ただし、この場合には、電源リップルの影
響を受ける。The external capacitor C may be connected to the power supply Vcc as shown in FIG. However, in this case, it is affected by power supply ripple.
また、第５図のように、トランジスタのＮＰＮとＰＮＰ
とを逆にするように構成してもよい。Also, as shown in Figure 5, the NPN and PNP transistors
It is also possible to configure the configuration to be reversed.
第６図（Ａ）は、ＳＲフリップフロップ３を併用して、
同図（Ｂ）のようにタイミング信号の前縁からの時間を
設定できるようにしたものである。FIG. 6(A) shows the combination of SR flip-flop 3,
As shown in FIG. 3B, the time from the leading edge of the timing signal can be set.
すなわち、タイミング信号Ｓ＋ によってＳＲフリップ
フロップ３をセントする。このＱ信号により、スイッチ
ＳＷがオフとなり、外付コンデンサＣが放電を開始する
。Ｓ２の電圧がｖ６になると、電圧比較回路２の出力Ｓ
３が反転して“Ｈｉ”レベルとなり、ＳＲフリップフロ
ップ３をリセットする。０信号は”Ｈｉ”となり、スイ
ッチＳＷをオンし、充電を始めるために出力Ｓ３がすく
にまた反転し、次の信号Ｓ＋が入るまで充電状態で待機
する。That is, the SR flip-flop 3 is turned on by the timing signal S+. This Q signal turns off the switch SW, and the external capacitor C starts discharging. When the voltage of S2 becomes v6, the output S of voltage comparator circuit 2
3 is inverted and becomes the "Hi" level, and the SR flip-flop 3 is reset. The 0 signal becomes "Hi", the switch SW is turned on, and the output S3 is immediately inverted again to start charging, and the battery waits in the charging state until the next signal S+ is input.
第７図（Ａ）は、二つの電圧比較回路２，２′を使用し
てウィンドコンパレータとし、同図（Ｂ）のようにトリ
ガー信号からある遅延をもったパルスを発生するように
したものである。Figure 7 (A) shows a window comparator using two voltage comparison circuits 2 and 2', which generates a pulse with a certain delay from the trigger signal as shown in Figure 7 (B). be.
これは、たとえばビデオ信号のキードクランプのキー信
号の発生に使用できる。This can be used, for example, to generate a key signal for a keyed clamp of a video signal.
以上説明したように、本発明の信号発生回路においては
電源電圧に対する依存性がなく、ＩＣ内部と外部の温度
変動が異なっていても温度補償ができ、非常に高精度に
時定数を決定することかできる。As explained above, the signal generation circuit of the present invention has no dependence on the power supply voltage, can compensate for temperature even if the temperature fluctuations inside and outside the IC are different, and can determine the time constant with extremely high accuracy. I can do it.
また、この回路は構成が簡単であり、外付用端子も１個
で済む。Furthermore, this circuit has a simple configuration and requires only one external terminal.
第１図（Ａ）（Ｂ）は従来の回路の回路図と波形図、第
２図（Ａ）（Ｂ）は本発明の信号発生回路の基本構成を
示す回路図と波形図、第３図は一実施例よりなる回路図
、第４図、第５図はその変形例を示す回路図、第６図（
Ａ）（Ｂ）は引用例よりなる回路図と波形図、および第
７図（Ａ）（Ｂ）は他の転用例よりなる回路図と波形図
である。
■・・・・・・タイミング信号発生回路、２・・・・・
・比較回路、Ｒ１，Ｒ２・・・・・・比較用抵抗、Ｖａ
・・・・・・基準電圧、ｖｂ・・・・・・比較電圧、Ｒ
・・・・・・外付抵抗、Ｃ・・・・・・外付コンデンサ
。
特許出願人 パイオニア株式会社
０
（Ａ）
（Ｂ）
第２図
（Ａ）
（Ｂ）
ＳＷ＋ （ＯＮ ）
第４図
第６図
（Ａ）
（Ｂ）
３
第７図
（Ｂ）
Ｓｓ（ＯＵＴ）Figures 1 (A) and (B) are circuit diagrams and waveform diagrams of a conventional circuit, Figures 2 (A) and (B) are circuit diagrams and waveform diagrams showing the basic configuration of the signal generation circuit of the present invention, and Figure 3. is a circuit diagram of one embodiment, FIGS. 4 and 5 are circuit diagrams showing variations thereof, and FIG.
A) and (B) are circuit diagrams and waveform diagrams of cited examples, and FIGS. 7(A) and 7(B) are circuit diagrams and waveform diagrams of other diversion examples. ■・・・・Timing signal generation circuit, 2・・・・
・Comparison circuit, R1, R2... Comparison resistor, Va
...Reference voltage, vb...Comparison voltage, R
...External resistor, C...External capacitor. Patent applicant Pioneer Corporation 0 (A) (B) Fig. 2 (A) (B) SW+ (ON) Fig. 4 Fig. 6 (A) (B) 3 Fig. 7 (B) Ss (OUT)
Claims (1)
圧を分圧する分圧抵抗と、前記スイッチを介して直流電
圧によって充電される時定数回路と、前記スイッチのオ
フ時に前記分圧抵抗による電圧と前記時定数回路による
放電電圧とを比較する比較回路とを備えたことを特徴と
する信号発生回路。a switch driven by a timing signal; a voltage dividing resistor that divides a DC voltage; a time constant circuit that is charged by the DC voltage through the switch; and a voltage generated by the voltage dividing resistor and the time constant when the switch is turned off. A signal generation circuit characterized by comprising a comparison circuit for comparing a discharge voltage generated by the circuit.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217769A JPS59108418A (en) | 1982-12-14 | 1982-12-14 | Signal generating circuit |
| GB08332876A GB2134736B (en) | 1982-12-14 | 1983-12-09 | Signal generating circuit |
| US06/561,439 US4611136A (en) | 1982-12-14 | 1983-12-14 | Signal delay generating circuit |
| DE3345297A DE3345297C2 (en) | 1982-12-14 | 1983-12-14 | Circuit for generating a signal delay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217769A JPS59108418A (en) | 1982-12-14 | 1982-12-14 | Signal generating circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59108418A true JPS59108418A (en) | 1984-06-22 |
Family
ID=16709440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57217769A Pending JPS59108418A (en) | 1982-12-14 | 1982-12-14 | Signal generating circuit |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4611136A (en) |
| JP (1) | JPS59108418A (en) |
| DE (1) | DE3345297C2 (en) |
| GB (1) | GB2134736B (en) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900004191B1 (en) * | 1987-03-18 | 1990-06-18 | 삼성전자 주식회사 | Variable clock delay circuit using rc time constant |
| DE3905689A1 (en) * | 1989-02-24 | 1990-08-30 | Philips Patentverwaltung | CIRCUIT ARRANGEMENT WITH TWO PARALLEL BRANCHES FOR TRANSMITTING A BINARY SIGNAL |
| FR2655218A1 (en) * | 1989-11-28 | 1991-05-31 | Radiotechnique Compelec | DELAYING CIRCUIT WITH ADJUSTABLE DELAY. |
| US5124597A (en) * | 1991-04-01 | 1992-06-23 | Tektronix, Inc. | Timer circuit including an analog ramp generator and a CMOS counter |
| US5144157A (en) * | 1991-09-23 | 1992-09-01 | Raytheon Company | Pin diode driver circuit for radar system |
| US5376849A (en) * | 1992-12-04 | 1994-12-27 | International Business Machines Corporation | High resolution programmable pulse generator employing controllable delay |
| DE19526175C1 (en) * | 1995-07-18 | 1996-08-08 | Audio Service Gmbh As | In-ear type hearing aid with feedback noise suppression |
| JP2000517519A (en) * | 1997-06-27 | 2000-12-26 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Generate time period |
| EP0926814B1 (en) * | 1997-12-23 | 2002-02-20 | STMicroelectronics S.r.l. | Feedforward structure with programmable zeros for synthesizing continuous-time filters, delay lines and the like |
| US6097231A (en) * | 1998-05-29 | 2000-08-01 | Ramtron International Corporation | CMOS RC equivalent delay circuit |
| JP2004215458A (en) * | 2003-01-08 | 2004-07-29 | Mitsubishi Electric Corp | Drive circuit of semiconductor switching element |
| JP4655154B2 (en) * | 2009-01-23 | 2011-03-23 | 株式会社デンソー | Window comparator circuit |
| CN102957421A (en) * | 2012-11-22 | 2013-03-06 | 江苏格立特电子有限公司 | Frequency generator circuit without changes along with voltage |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242622A (en) * | 1975-09-30 | 1977-04-02 | Takeshige Shimonohara | Building constitution element and its preparation method |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB997020A (en) * | 1961-11-16 | 1965-06-30 | Gen Electric Co Ltd | Improvements in or relating to electric timing circuits |
| NL298905A (en) * | 1963-10-07 | 1900-01-01 | ||
| US3365586A (en) * | 1965-05-20 | 1968-01-23 | Westinghouse Electric Corp | Miniaturized constant time delay circuit |
| NL6618487A (en) * | 1966-12-31 | 1968-07-01 | ||
| DE2019804C3 (en) * | 1970-04-23 | 1981-12-17 | Siemens AG, 1000 Berlin und 8000 München | Monolithically integrable monostable multivibrator |
| US3949303A (en) * | 1973-10-12 | 1976-04-06 | Sony Corporation | Time controlled switching arrangement for two timer radio receiver |
| US3906247A (en) * | 1974-01-16 | 1975-09-16 | Gte Automatic Electric Lab Inc | Programmable proportional clock edge delay circuit |
| DE2638950A1 (en) * | 1976-08-28 | 1978-03-02 | Bosch Gmbh Robert | Electric signal delay circuit - includes capacitor which is periodically charged and discharged and has switching device |
| US4230970A (en) * | 1978-03-07 | 1980-10-28 | Lear Siegler, Inc. | Method and apparatus for saving energy |
| US4172980A (en) * | 1978-06-30 | 1979-10-30 | Towmotor Corporation | Device for disabling power under certain safety conditions |
| DE3035896C2 (en) * | 1980-09-24 | 1984-02-09 | Robert Bosch Gmbh, 7000 Stuttgart | Circuit arrangement for generating pulses in the event of a fault in the power supply |
| JPS57173226A (en) * | 1981-04-17 | 1982-10-25 | Toshiba Corp | Timer circuit |
| JPS5916470A (en) * | 1982-07-20 | 1984-01-27 | Sony Corp | Pulse detecting circuit |
-
1982
- 1982-12-14 JP JP57217769A patent/JPS59108418A/en active Pending
-
1983
- 1983-12-09 GB GB08332876A patent/GB2134736B/en not_active Expired
- 1983-12-14 DE DE3345297A patent/DE3345297C2/en not_active Expired
- 1983-12-14 US US06/561,439 patent/US4611136A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5242622A (en) * | 1975-09-30 | 1977-04-02 | Takeshige Shimonohara | Building constitution element and its preparation method |
Also Published As
| Publication number | Publication date |
|---|---|
| US4611136A (en) | 1986-09-09 |
| GB8332876D0 (en) | 1984-01-18 |
| DE3345297A1 (en) | 1984-07-05 |
| GB2134736B (en) | 1986-12-03 |
| DE3345297C2 (en) | 1986-08-28 |
| GB2134736A (en) | 1984-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59108418A (en) | Signal generating circuit | |
| JPS6042519Y2 (en) | integral circuit | |
| JPH0537365A (en) | Phase comparator | |
| JP2003318658A (en) | Circuit for preventing shock sound | |
| JP2783964B2 (en) | Timing signal generation circuit | |
| JP2005261091A (en) | Dead time generation circuit | |
| US3870898A (en) | Frequency-to-voltage converter | |
| JP2874453B2 (en) | One-shot multivibrator | |
| JP2623467B2 (en) | Signal wave oscillation circuit | |
| JP3743125B2 (en) | Clamp circuit | |
| JP2611631B2 (en) | Peak hold circuit | |
| JP3270242B2 (en) | Control signal generation circuit | |
| JPH07321288A (en) | Semiconductor integrated circuit and regulator/ thermometer using it | |
| JPH057778Y2 (en) | ||
| JPH0145250B2 (en) | ||
| JPH06120784A (en) | Window comparator | |
| JPH0224271Y2 (en) | ||
| JPS5837898A (en) | Peak holding circuit | |
| JPH05252003A (en) | Monostable multivibrator | |
| JPH0335854B2 (en) | ||
| JPH06100938B2 (en) | Charge / discharge clamp circuit | |
| JPH05218826A (en) | Semiconductor device | |
| JPS6378613A (en) | Pulse amplifier circuit | |
| JPS61290815A (en) | Phase shifting circuit | |
| JPH05126869A (en) | Peak detecting circuit |