JPS589509B2 - メモリアレイ - Google Patents

Description

【発明の詳細な説明】 本発明はメモリアレイモジュールに関し、更に詳し《い
えば高密度に実装され、コアプレーンの温度勾配を最低
に維持するための装置と、メモリアレイから熱を放散さ
せるための装置とを有する小体積メモリアレイに関する
。

メモリアレイは直径が数ミリメートル以下の強磁性材科
製の、コアと呼ばれる小さなリングを複数個用いて構成
される。

それらのコアは通常は行と列のマトリックス状に配列さ
れ、マトリックス中の選択されたコアを選択するために
Ｘ線およびＹ線と呼ばれる座標リードが用いられる。

これらのコアには導線が通され、それらのコアを磁化す
るために大きな電流がそれらの導線に流される。

この電流の向きはコアの極性すなわち磁化状態を決定す
る。

電流の向きを逆にすることにより、コアの磁化状態が変
えられる。

したがって、０または１、プラスまたはマイナス、イエ
スまたはノー、あるいはオン状態またはオフ状態を表す
ためにコアの２つの磁化状態を使用できる。

コンピュータ用にはメモリユニットは占有スペースが小
さく、しかも記憶容量が大きいことが望ましい。

他の望ましい性質は電力消費量が少く、配線長が短く、
頑丈で、ノイズを拾うことが少く、放熱が良いことであ
る。

従来のメモリユニットは大きなコアメモリスタックと、
このメモリスタックの駆動と感知を行うための大きな電
手回路とが特徴である。

更に、従来のメモリユニットでは部品と、標準のコアメ
モリに装着するための別のヰードウエアとを更にハンダ
づゆしたり、あるいはコネクタで接続することが必要で
あった。

高密度に実装したメモリコアと、集積回路ダイオードフ
ラットパックとを用い、それに短距離配線技術を組合わ
せることにより、本発明によりメモリアレイの望ましい
特性が達成される。

本発明は両面プリント回路板の一方の面にコアプレーン
が装着され、他方の而に６個の集積回路ダイオードフラ
ットパックが装着されるメモリアレイを提供するもので
ある。

コアプレーンはそれぞれ６４０個のコアで構成される高
密度マトリックスを２個有し、それにより全部で１２８
０個の広い温度範囲のコアで構成されるマトリツクスが
得られる。

コアのＸ電流とＹ電流は３２Ｘ３０のマトリックスの一
方において一致し、他方のマトリックスでは一致しない
。

コアの下で、ダイオードパックの上に設けられる薄い金
属板の形のアースプレーンは、コアとダイオードパック
とを分離させる手段と、コアアレイの温度勾配を小さ《
する手段として機能する。

放熱器に連結される熱導体はメモリアレイから過剰の熱
を除去する。

配線長を短《するための手段も設けられる。

したがって、本発明の目的は実装密度が高く、小型軽量
で、大きな震動や衝撃に耐えることができるメモリアレ
イアセンブリを提供することである。

本発明の他の目的は、入力線と出力線の数が少く、ノイ
ズを拾うことが少く、遮へいが良好なメモリアレイアセ
ンブリを提供することである。

本発明の別の目的は、コアプレーンの温度勾配を低く保
つための手段と、アレイから熱を伝えるための熱導体を
有するメモリアレイアセンブリを提供することである。

本発明の更に別の目的は、デジタルコンビュータに使用
可能なメモリアレイアセンブリを提供することである。

以下、図面を参照して本発明を詳細に説明する。

まず第１図を参照して、１は本発明のメモリアレイ、２
は長方形のプリント回路板で、その上にはコアブレーン
３が取りつげられる。

コアプレーン３は２つの３２Ｘ２０のコアマトリックス
ヲ有する。

このコアマトリックスは全部で１２８０個の温度範囲の
広いフエライトコアで構成されるから、このメモリアレ
イアセンブリの記憶容量は１２８０ビットである。

Ｘ電流とＹ電流は一方の３２Ｘ２０マトリックスで一致
し、他方の３２×２０マトリックスでは反一致（すなわ
ち打ち消し）である。

この状態はＹ電流の向きを逆にするだけで反転できるコ
アプレーンの各コアには３本の線が通される。

これらの線はＸ駆動線と、Ｙ駆動線と、感知線とである
。

各Ｘ駆動線は４０個のコアを貫通し、各Ｙ駆動線は６４
個のコアを貫通する。

６４０個のコアで構成される各マトリックスに１本、合
計で２本の感知線が用いられる。

プリント回路板は端子パツド４と端子６も有する。

プリント回路板の導体は通常の酸エッチング技術で形成
される。

メモリプレーンの寸法は長さが約４．５５ｃｍ（約１．
７９０インチ）、幅が約３．３ｃｍ（約１．３００イン
チ）、高さが約０．４６ｃｍ（約０．１８０インチ）で
ある。

このように、本発明のメモリアレイはこの記憶容量のメ
モリでは占有体積が最も小さいことがわかる。

このメモリアレイのこの寸法と構造により、次のより高
度のアセンブリのために簡単な組立技術を利用できるこ
とになる。

第３図はメモリアレイの底面図で、切断部分には６個の
ダイオートブラットパツク７が示されている。

集積回路（ＭＳＩ）ダイオードを用いるダイオード選択
マトリックスが、このメモリアレイアセンブリの＝部と
して回路板上に設けられる。

ダイオード７はプリント回路板２により設けられた導体
を介してコアに接続され、コアには電流が直接流される
。

第４図は第２図の１点鎖線円Ａで囲んだ部分の拡大図で
ある。

１２は完成したパッケージの上からかふせられるカバー
である。

このカバー１２は湿気、ほこりその他の望ましくないも
のがパッケージの内部に入ることを防ぐ。

カバー１２の下の層４０は絶縁層であって、コア４１を
カバー１２から分離し、ノイズと震動を減少させるため
の機能を果す。

コア４１の中心穴には感知線４２と、Ｙ駆動線４３が左
から右へ通される。

しかし、Ｘ駆動線４４は紙面から出た方向からコア４１
に通される。

コア４１は両面接着テープ４５によりパッケージ内で動
かないようにされる。

テープ４５の下には薄い金属層４６が取りつげられる。

この金属層はアレイのコアを装着部材およびケース部材
から電気的に分離するアースプレーンとして用いられろ
。

このアースプレーンはこのアセンブリの出力端子２２に
接続されるとともに、コアプレーンの温度勾配を小さく
する機能を果す。

このアースプレーンは薄い層であるから、コアの下の１
つの点の温度が上昇するとその温度は層全体に迅速に分
布させられろ。

コア部分の外側の層４６はＸ線、Ｙ線および感知線のた
めの端末として用いられる。

層４６ａはダイオードフラットパックの終端に用いられ
る別の金属条である。

アースプレーン４６と層４６ａとの間にはエポキシ板２
がはさまれる。

このエポキシ板２はコア４１とダイオードフラットパツ
ク４９とを支持する。

第２の両面接着テープ４８がダイオードフラットハツク
４９を金属層４６ａから分離させる。

予め形成されたダイオードリード５０，５１が金属層４
６ａに接続される。

熱コンパウンド５３がダイオードフラットパツク４９か
ら底面カバー１２までの放熱路を構成する。

熱コンパウンド５３は金属層４６ａとカバー１２とを等
しい間隔で隔てる機能も果す。

カバー１２の底は放熱器５６に接触する。

この放熱器５６は熱コンパウンド５１を介して伝えられ
るメモリアレイからの熱を放散させる。

この状態は、放熱器に携りつげられているメモリアレイ
全体を示す第５図によく示されている。

第６図は本発明のメモリアレイの簡略化した配線図を示
す。

ＸマトリックスはダイオードフラットパツクＣＲＩ，Ｃ
Ｒ２，ＣＲ３，ＣＲ４を有する。

これらのダイオードフラットパックは６４個のダイオー
ドを有する。

これらのダイオードフラットパックの４本の読出し端子
２，４，６．８はアノードＸ母線に接続され、４本の書
込み端子３．５，７，９はカソードＸ母線に接続される
。

これらのＸ線の他方の端部の１つの群がそれぞれ８本よ
り成る４つの母線群にまとめられ、各群の８本の線は各
ダイオードパックの８本の出力端子に接続される。

たとえば、ダイオードパックＣＲ１は読出し端子２と書
込み端子３を有する。

これらの端子２，３にはＸＲＯ，ＸＷＯという記号もそ
れぞれつげられる。

ダイオードパックＣＲＩの８本の出力端子ＸＯ〜Ｘ７は
コアプレーンの対応スる出力端子ＸＯ〜Ｘ７に接続され
る。

ダイオードパックＣＲ２は読出し端子４と書込み端子５
を有する。

このダイオードパックＣＲ２０８本の出力端子はコアプ
レーンの端子Ｘ８〜Ｘ１５に接続される。

ダイオードパックＣＲ３，ＣＲ４も同ｉに接続される。

ＹマトリックスはダイオードフラットパツクＣＲ５，Ｃ
Ｒ６を有する。

これらのパックの４本の読出し端子２４，２６，２８．
３０はアノードＹ母線に接続され、４本の書込み端子２
３，２５，２７，２９はカソード母線に接続される。

Ｙ母線の他端部は１つの群が４本より成る５つの母線群
にまとめられ、各母線群の４本の線は５つのアセンブリ
の４本の出力端子３１〜３４にそれぞれ接続される。

たとえば、ダイオードバツクＣＲ５は読出し端子２４．
２６と、書込み端子２３，２５を有する。

ダイオードパックＣＲ５の出力端子ＹＯ〜Ｙ９はコアプ
レーンの対応する端子に接続される。

ダイオードパツクＣＲ６の各端子も同様に接続される。

第６図の右側ではＸエアの出力端子には記号ＸＯ′〜Ｘ
３１′がつげられている。

それらの端子はまとめられて、アセンブリの出力端子１
０〜１７に接続される。

たとえば、端子ｘｏ’，ｘｓ’，Ｘ１６’，Ｘ２４’は
出力端子１０に接続され、端子Ｘ１’，Ｘ９’，Ｘ１７
’，Ｘ２５’は出力端子１１に接続される。

この群化は図示のようにして続ゆられる。

端子接続は図示のようであるから、読取り端子２すなわ
ちＸＲＯに正信号が加えられ、端子により端子ＸＯ′が
接地されると、ＸＯ〜ＸＯ′線にだけ電流が流れる。

しかし、他のＸ線には電流は流れない。

同じ理由で、端子３に書き込み信号（負パルス）が加え
られ、端子ＸＯ′が端子１０を介して接地されると、Ｘ
Ｏ〜ＸＯ′にだけ逆向きの電流が流れる。

しかし、他のＸ線には電流は流れない。第６図の上に示
すＹ出力端子３１，３２，３３，３４，１は同様にして
接地される。

したがって、線ＸＯとＹＯとの交点にあるコアを読出し
たい場合には、端子２に正信号を加え、端子１０を接地
してＸ線のコアに電流を流し、それと同時にＹ端子２４
に正信号を加え、端子３１を接地するとＹ線のコアに電
流が流れる。

このようにしてこの選択されたコアを読出すことができ
る。

この同じＹ線は一致コアと反一致コアの両方を貫通して
いることに注意すべきである。

したがって、Ｘ線とＹ線が同じ向きにコアを貫通してい
る点では一致が起る。

これとは逆に、逆の向きからＸ，Ｙ線がコアに入ると反
一致が起る。

この状態はＹ線を流れる電流の向きを変えることにより
逆にできる。

各アレイの端子１８，１９，２０，２１におげる感知巻
線はＹ駆動線に平行に配線され、Ｘ１５とＸ１６線の所
で弓形に曲げて互いに交差させられる。

分離されたアースプレーンは端子１２に引き出される。

全てのコアはアースプレーン上に取りつけられ、ケース
その他の装着部材から電気的に分離される。

以上の説明から、高密度に実装されたコアプレ一ンと、
短い結線とを有し、小型軽量かつ温度勾配の小さいメモ
リアセンブリが得られることがわかるであろう。

なお、本発明は上記実施例に限定されるものでなく、本
発明の範囲内で種々の変形ができるのはもちろんである
。

【図面の簡単な説明】

第１図は上部カバーを外した本発明のメモリアレイの上
面図、第２図は第１図の２−２線に沿う断面図、第３図
は底部カバーを外したメモリアレイの底面図、第４図は
第２図の円Ａで囲んだ部分の拡大図、第５図はメモリア
レイ全体から放熱させるための放熱器を示す略図、第６
図はダイオードとコアマトリックスの間の典型的な結線
を示す結線図である。 １……メモリアレイ、２……エポキシ板、３……磁気コ
アプレーン、７……ダイオードフラットパック、４５，
４８……絶縁テープ、４６……アースプレーン

Claims (1)

1. 【特許請求の範囲】 １ 行および列に配列され、複数の入力端子と複数の出
   力端子を有するコアプレーンを形成する高密度に実装さ
   れる複数の磁気コア３と、これらの磁気コアの端子より
   も十分に少い前記コアへのまとめられた端子を有し、前
   記コアをアドレスするための選択マトリックスを形成す
   る複数の集積回路ダイオードフラットバツク７と、前記
   コアの温度勾配を最低にして前記コアとダイオードによ
   り発生される熱を迅速に放散させるために前記コアを前
   記ダイオードフラットパックから分離するための分離装
   置とを具えることを特徴とする温度勾配装置を有するメ
   モリアレイ。 ２ 特許請求の範囲の第１項に記載のメモリアレイにお
   いて、前記分離装置は薄い金属層４６を有し、該金属層
   ４６は、前記コアの温度勾配を維持するために前記コア
   の下に置かれ前記コアを前記メモリアレイの他の素子か
   ら電気的に分離することを特徴とするメモリアレイ。 ３ 特許請求の範囲の第２項に記載のメモリアレイにお
   いて、前記金属層４６はエポキシ板２０両側に取り付け
   られ、上側の金属層４６の上の絶縁テープ４５の上には
   前記コアプレーン３が装着され、前記エポキシ板２の他
   方の側の金属層４６ａに取りつけられた絶縁テープ４８
   には前記ダイオートブラットパツク７が取りつけられ、
   前記絶縁テープ４５，４８は前記エポキシ板２の上で前
   記コアプレーンとダイオードフラットハックが動《こと
   を阻止することを特徴とするメモリアレイ。