JPS5894186A - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JPS5894186A JPS5894186A JP56192175A JP19217581A JPS5894186A JP S5894186 A JPS5894186 A JP S5894186A JP 56192175 A JP56192175 A JP 56192175A JP 19217581 A JP19217581 A JP 19217581A JP S5894186 A JPS5894186 A JP S5894186A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- decoder
- read
- memory
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
このｌ１例は牛尋体紀憶装置（＝関する。
中導体紀憶装置を機能的Ｃ二大別すると、読み出し専用
のメモリ内容の一定された記憶装置（ＲＯＭ）と読み出
しと書きかえが岡等の速度で自由口行える記憶装置（Ｒ
ＷＭ）ｒ−大別される。
のメモリ内容の一定された記憶装置（ＲＯＭ）と読み出
しと書きかえが岡等の速度で自由口行える記憶装置（Ｒ
ＷＭ）ｒ−大別される。
−１９：ｔ：ＲＷＭは電源を切るとメモリ内容も消失し
てしまうという不便さがあるが・ＲＯＭはその構造から
いって電源のオン、オフの履歴（＝は関係なく定まった
情報を提供する・従来の半導体記憶装置は、ＲＯＭ置か
ＲＷＭ渥のいずれか一方（：特定されており、多様性に
欠けるという難点があった・ 本発明は上記の点に鑑み、機能的Ｃ；より一層の多様性
を持たせた半導体記憶装置を提供するものである〇 本発明は、牛導体紀憶装置の１チツプ内で。
てしまうという不便さがあるが・ＲＯＭはその構造から
いって電源のオン、オフの履歴（＝は関係なく定まった
情報を提供する・従来の半導体記憶装置は、ＲＯＭ置か
ＲＷＭ渥のいずれか一方（：特定されており、多様性に
欠けるという難点があった・ 本発明は上記の点に鑑み、機能的Ｃ；より一層の多様性
を持たせた半導体記憶装置を提供するものである〇 本発明は、牛導体紀憶装置の１チツプ内で。
１部のメモリセルをＲＷＭＩＩとし、ＩＩ４りをＲＯＭ
置とすること（＝より、上記目的を遠戚する。
置とすること（＝より、上記目的を遠戚する。
本発明の一実施例を図面を参照して以下１：＠明する。
第１図は一実施例の全体構成を示すもので、１はメモリ
セルを二次１元マトリクス状ζ二配列してなるメモリセ
ル７レイであり、このメモリセルアレイ１の横方向のメ
モルセル（：共過Ｃ：接続されるワード＠ＷＬにはＸデ
コーダ２が接続され、縦方向のメモリセルに共通に接続
されるデーターＤｉ、、Ｌ）Ｌ （：はＹデコーダ／セ
ンスアンプ１が接続されている。
セルを二次１元マトリクス状ζ二配列してなるメモリセ
ル７レイであり、このメモリセルアレイ１の横方向のメ
モルセル（：共過Ｃ：接続されるワード＠ＷＬにはＸデ
コーダ２が接続され、縦方向のメモリセルに共通に接続
されるデーターＤｉ、、Ｌ）Ｌ （：はＹデコーダ／セ
ンスアンプ１が接続されている。
メモリセルアレイｌを構成する単位メモリセルは１１２
−嘔二示すよう堪：、ドライバＭＯ８１Ｔ１１．１２と
負荷Ｊ３．Ｊ４からなる双安定回路およびトランスファ
ゲート１５．１６により構成される。この基本構成はＲ
ＷＭｍメモリセルとしてよく知られているものである。
−嘔二示すよう堪：、ドライバＭＯ８１Ｔ１１．１２と
負荷Ｊ３．Ｊ４からなる双安定回路およびトランスファ
ゲート１５．１６により構成される。この基本構成はＲ
ＷＭｍメモリセルとしてよく知られているものである。
本実施例題：おいては、ｌチクプ内でメモリセルアレイ
１の所定のアドレス領域ではこのメモリセルをＲＷＭ
＠とじて、つまり双安定（ロ）路として使用し、残りの
領域については、負荷１３．１４と電源ＶＤＤとの接続
９１７ 、 Ｉ ＩＩのいずれか一方を切断した状態で
ＲＯＭｆｉメモリセルとして用いる。
１の所定のアドレス領域ではこのメモリセルをＲＷＭ
＠とじて、つまり双安定（ロ）路として使用し、残りの
領域については、負荷１３．１４と電源ＶＤＤとの接続
９１７ 、 Ｉ ＩＩのいずれか一方を切断した状態で
ＲＯＭｆｉメモリセルとして用いる。
即ち接続部１７．１８のいずれか一方を切断した状態で
は、電源ＶＤＤのオン、オフの履歴Ｃ二関保なくドライ
バＭＯ８ＦＫＴ １１ 、１２のオン、オフ状態は特定
されるから、ＲＯＭ ｆｉメモリセルとしてＩｌ＆能
すること（−なる。接続＠Ｊ７．Ｊ＃の一方を切断する
方法としては、電源配縁のコンタクト孔を形成しないよ
う穣；マスクを設計する方法、全てのメモリセルＣ一つ
番同じように配線を形成した後、レーザビーム等を用い
工必畳な配置Ｉｓ分を溶断する方法などを用いることが
できる。
は、電源ＶＤＤのオン、オフの履歴Ｃ二関保なくドライ
バＭＯ８ＦＫＴ １１ 、１２のオン、オフ状態は特定
されるから、ＲＯＭ ｆｉメモリセルとしてＩｌ＆能
すること（−なる。接続＠Ｊ７．Ｊ＃の一方を切断する
方法としては、電源配縁のコンタクト孔を形成しないよ
う穣；マスクを設計する方法、全てのメモリセルＣ一つ
番同じように配線を形成した後、レーザビーム等を用い
工必畳な配置Ｉｓ分を溶断する方法などを用いることが
できる。
この実施例によれば、１チツプ内でアドレスの所定範囲
なＲＷＭ ｆｉとし、残りを凡ＯＭ ｍｌとして、機能
的Ｃ二条様性を持たせた牛導体記ｔｉＥ！皺が実現する
。しかも、メモリセルの基本構成としてはＲＷＭ部分と
ＲＯＭ部分共に双安定回路を用いるととＣ：より、設計
、製造も何ら複雑Ｃ：ならない。
なＲＷＭ ｆｉとし、残りを凡ＯＭ ｍｌとして、機能
的Ｃ二条様性を持たせた牛導体記ｔｉＥ！皺が実現する
。しかも、メモリセルの基本構成としてはＲＷＭ部分と
ＲＯＭ部分共に双安定回路を用いるととＣ：より、設計
、製造も何ら複雑Ｃ：ならない。
以上のよう（＝本発明（＝よれば、１チンプ内Ｃ二ＲＷ
Ｍ ＠メモリセルとＲＯＭＩＩメモリセルを共存させて
メモリ機能（＝多様性をもたせた半導体記憶装置を提供
できる。
Ｍ ＠メモリセルとＲＯＭＩＩメモリセルを共存させて
メモリ機能（＝多様性をもたせた半導体記憶装置を提供
できる。
第１図は本発明の一実施例の全体構成を示すｌ・・・メ
モリセルアレイ、２・・・Ｘデコーダ、３・・・Ｙデコ
ーダ／センスアンプ、１１．１ｚ・・・ドライバＭＯ８
ＦｋＴ 、 ｘ ｓ 、 Ｉ ４・・・負荷、１５゜１
６・・・トランスファゲート、ｌ’ｌ、１Ｂ・・・接続
部・
モリセルアレイ、２・・・Ｘデコーダ、３・・・Ｙデコ
ーダ／センスアンプ、１１．１ｚ・・・ドライバＭＯ８
ＦｋＴ 、 ｘ ｓ 、 Ｉ ４・・・負荷、１５゜１
６・・・トランスファゲート、ｌ’ｌ、１Ｂ・・・接続
部・
Claims (1)
- （１） メモリ七ｋが二次元マトリクス状（＝配列さ
れたメモリセルアレイと、ＸデコーダおよびＹデコーダ
／センスアンプとを備えた牛導体紀憶装置（二おいて、
前記メモリセルアレイの一部を読み出し書き換え可能な
メモリセルとし、残りを観み出し専用の固定メモリセル
としたことを特徴とする半導体記憶装置・（２）読み出
し書き換え可能なメモリセルは双安定ａｍからなり、読
み出し専用の固定メモリセルは双安定−路のいずれか一
方の負荷と電源との間を切断したものからなる轡許蹟求
の範−第１項記載のゃ導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192175A JPS5894186A (ja) | 1981-11-30 | 1981-11-30 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56192175A JPS5894186A (ja) | 1981-11-30 | 1981-11-30 | 半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5894186A true JPS5894186A (ja) | 1983-06-04 |
Family
ID=16286923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56192175A Pending JPS5894186A (ja) | 1981-11-30 | 1981-11-30 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5894186A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294699A (ja) * | 1985-06-20 | 1986-12-25 | Mitsubishi Electric Corp | Ｃｍｏｓトランジスタ回路 |
| EP0460691A2 (en) * | 1990-06-08 | 1991-12-11 | Kabushiki Kaisha Toshiba | Semiconductor memory cell |
-
1981
- 1981-11-30 JP JP56192175A patent/JPS5894186A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294699A (ja) * | 1985-06-20 | 1986-12-25 | Mitsubishi Electric Corp | Ｃｍｏｓトランジスタ回路 |
| EP0460691A2 (en) * | 1990-06-08 | 1991-12-11 | Kabushiki Kaisha Toshiba | Semiconductor memory cell |
| US5311464A (en) * | 1990-06-08 | 1994-05-10 | Kabushiki Kaisha Toshiba | Semiconductor memory cell farming a ROM cell from a RAM cell |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5097440A (en) | Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement | |
| US4660174A (en) | Semiconductor memory device having divided regular circuits | |
| US6249474B1 (en) | Semiconductor memory device for multi-bit or multi-bank architectures | |
| JPH11163299A (ja) | 半導体メモリ | |
| KR19980042579A (ko) | 반도체 기억장치 | |
| US5517038A (en) | Semiconductor device including three-dimensionally disposed logic elements for improving degree of integration | |
| US7068551B2 (en) | Semiconductor memory device | |
| US6169684B1 (en) | Semiconductor memory device | |
| JP2612837B2 (ja) | 半導体メモリ | |
| JP2003197769A (ja) | 半導体記憶装置 | |
| US5184321A (en) | Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement | |
| US7154765B1 (en) | Flat-cell read-only memory | |
| JPS5894186A (ja) | 半導体記憶装置 | |
| US4744054A (en) | Semiconductor device with a memory circuit | |
| JP2001167584A (ja) | 半導体メモリ装置 | |
| US5255231A (en) | Architecture of realizing balance of bit line sense amplifier in DRAM cell array | |
| JPS61217994A (ja) | 半導体記憶装置 | |
| US5771208A (en) | Memory for storing multi-data | |
| KR100328374B1 (ko) | 반도체메모리및그구동방법 | |
| JP3579068B2 (ja) | 論理回路 | |
| JP2943543B2 (ja) | 半導体スタティックメモリ | |
| EP0913831B1 (en) | Space-efficient master data line (MDQ) switch placement | |
| KR20020071181A (ko) | 계층적 비트 라인 구조를 갖는 반도체 메모리 소자 | |
| JP2000340763A (ja) | 半導体記憶装置 | |
| EP0496406B1 (en) | Semiconductor memory apparatus |