JPS5884520A - トランスバーサルフィルタ - Google Patents
トランスバーサルフィルタInfo
- Publication number
- JPS5884520A JPS5884520A JP57190690A JP19069082A JPS5884520A JP S5884520 A JPS5884520 A JP S5884520A JP 57190690 A JP57190690 A JP 57190690A JP 19069082 A JP19069082 A JP 19069082A JP S5884520 A JPS5884520 A JP S5884520A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sample
- lead
- input
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子回路に関するものであって、更に詳報には
、書込み可能な（プログラム可能な）タップ重みを有す
るトランスバーサルフィルタに関するものである。
、書込み可能な（プログラム可能な）タップ重みを有す
るトランスバーサルフィルタに関するものである。
第１図は、トランスバーサルフィルタのブロック線図で
ある。フィルタされるべきアナログ入力信号Ｘ（ｔ）が
端子１１−Ｏへ印加させる。この入力信号Ｘ（ｔ）は、
タップ重みａＯによって乗算され、その乗算の結果が合
計（加算）手段２１へ入力される。入力信号Ｘ（ｔ）は
更に遅延手段Ｔ１へ印加され、従って時間ｔに於いてノ
ード１１−１上に出力信号Ｘ（ｔ−１）を供給する。こ
のアナログ信号Ｘ （ｔ −１）はタップ重み乗算器ａ
１によって乗算され、その結果が合計手一段２１へ供給
される。ノード１１−’１で得られるアナログ信号Ｘ（
ｔ−１）は更に遅延手段Ｔ２へ供給され、従って時間ｔ
に於いてノード１１−２上に於いてアナログ信号Ｘ （
ｔ−２）が与えられる。このアナログ信号Ｘ（ｔ−２）
はタップ重み乗算器ａ２によって乗算され、その結果は
合計手段２１へ供給される。同様に、Ｎ複数個の遅延手
段Ｔ１乃至ＴＮ （Ｎは選択された正の整数）が第１図
に示した如く接続されており、各々の遅延手段から脣ら
れる出力信号は次式で定義される。
ある。フィルタされるべきアナログ入力信号Ｘ（ｔ）が
端子１１−Ｏへ印加させる。この入力信号Ｘ（ｔ）は、
タップ重みａＯによって乗算され、その乗算の結果が合
計（加算）手段２１へ入力される。入力信号Ｘ（ｔ）は
更に遅延手段Ｔ１へ印加され、従って時間ｔに於いてノ
ード１１−１上に出力信号Ｘ（ｔ−１）を供給する。こ
のアナログ信号Ｘ （ｔ −１）はタップ重み乗算器ａ
１によって乗算され、その結果が合計手一段２１へ供給
される。ノード１１−’１で得られるアナログ信号Ｘ（
ｔ−１）は更に遅延手段Ｔ２へ供給され、従って時間ｔ
に於いてノード１１−２上に於いてアナログ信号Ｘ （
ｔ−２）が与えられる。このアナログ信号Ｘ（ｔ−２）
はタップ重み乗算器ａ２によって乗算され、その結果は
合計手段２１へ供給される。同様に、Ｎ複数個の遅延手
段Ｔ１乃至ＴＮ （Ｎは選択された正の整数）が第１図
に示した如く接続されており、各々の遅延手段から脣ら
れる出力信号は次式で定義される。
Ｖｊ （ｔ） −Ｘ（ｔ−Ｊ） （１）尚、
Ｖｊ（ｔ） −時間１＆：於ける１番目の遅延手段
からの出力信号 （０≦」≦Ｎ） Ｘ （ｔ −Ｊ ） −時間（ｔ −Ｊ ）に於ける
入力端子１１−Ｏへ印加 される入力信号。
Ｖｊ（ｔ） −時間１＆：於ける１番目の遅延手段
からの出力信号 （０≦」≦Ｎ） Ｘ （ｔ −Ｊ ） −時間（ｔ −Ｊ ）に於ける
入力端子１１−Ｏへ印加 される入力信号。
Ｎ個の遅延手段Ｔ＋乃至ＴＮの各々からの出力信号はタ
ップ重みａｌ乃至ａＮの夫々によって乗算され、且つ遅
延されない入力信号Ｘ（ｔ）はタップ重みａＯによって
乗算される。このように、合“計手段２１の出力端子１
２に於ける出力信号Ｖ（ｔ）は次式で与えられる、。
ップ重みａｌ乃至ａＮの夫々によって乗算され、且つ遅
延されない入力信号Ｘ（ｔ）はタップ重みａＯによって
乗算される。このように、合“計手段２１の出力端子１
２に於ける出力信号Ｖ（ｔ）は次式で与えられる、。
この様なトランスバーサルフィルタの従来の１例は、Ｐ
ｕｃｈｅｔｔａ等の寄稿による“バケット−プリゲー
ト・トランスバーサルフィルターズ（３ｕｃｋｅｔ −
Ｂ ｒｌＯａｄｅ Ｔ ｒａｎｓｖｅｓａ＋ Ｆ
１ｌｔｅｒｓ）”。
ｕｃｈｅｔｔａ等の寄稿による“バケット−プリゲー
ト・トランスバーサルフィルターズ（３ｕｃｋｅｔ −
Ｂ ｒｌＯａｄｅ Ｔ ｒａｎｓｖｅｓａ＋ Ｆ
１ｌｔｅｒｓ）”。
Ｉ ＥＥＥ・トラン女アクションズ・オン・コミュニケ
ーション、Ｃ０Ｍ−２２轡、 ＮＯ，７，１９７４年７
月、 ９２６−９３４真の文献に記載されている。こ
の文献に於いては、トランスバーサルフィルタ内にバケ
ットプリゲートからなる遅延線を使用することが記載さ
れている。この文献に於いては、遅延線をソースホロワ
でタップし、各ソースホロワ内に於ける容量値を適切に
選択することによって所望の重み付けを実施している。
ーション、Ｃ０Ｍ−２２轡、 ＮＯ，７，１９７４年７
月、 ９２６−９３４真の文献に記載されている。こ
の文献に於いては、トランスバーサルフィルタ内にバケ
ットプリゲートからなる遅延線を使用することが記載さ
れている。この文献に於いては、遅延線をソースホロワ
でタップし、各ソースホロワ内に於ける容量値を適切に
選択することによって所望の重み付けを実施している。
トランスバーサルフィルタは、電荷結合素子（ＣＯＤ）
を使用して構成されたものもある。この様なＣＯＤトラ
ンスバーサルフィルタは、Ｂｒ。
を使用して構成されたものもある。この様なＣＯＤトラ
ンスバーサルフィルタは、Ｂｒ。
ｄｅｒＳＯｎ等の寄稿による“分光分析用の５００段Ｃ
ＯＤトランスパーサルフィルタ（Ａ ５００− Ｓ
ｔａＱ（３ＣＣＤ Ｔ ｒａｎｓｖｅｒｓａｌ Ｆ
ｌ１ｔｅｒ ｆｏｒ Ｓ ｐｅａｔｒａｌ Ａ
ｎａｌｙｓｌｓ ）”、ＩＥＥＥ−ジャーナル・オプ・
ソリッドステイト・サーキツツ、５Ｃ−１１轡、 Ｎｏ
、１ 、１９７６年２月、７５−８３頁に記載されてい
る。この文献に於いては、デバイス表面上に電気的相互
接続部を形成する為の適宜のホトマスクを使用すること
によってタップ重みを構成することが記載されている。
ＯＤトランスパーサルフィルタ（Ａ ５００− Ｓ
ｔａＱ（３ＣＣＤ Ｔ ｒａｎｓｖｅｒｓａｌ Ｆ
ｌ１ｔｅｒ ｆｏｒ Ｓ ｐｅａｔｒａｌ Ａ
ｎａｌｙｓｌｓ ）”、ＩＥＥＥ−ジャーナル・オプ・
ソリッドステイト・サーキツツ、５Ｃ−１１轡、 Ｎｏ
、１ 、１９７６年２月、７５−８３頁に記載されてい
る。この文献に於いては、デバイス表面上に電気的相互
接続部を形成する為の適宜のホトマスクを使用すること
によってタップ重みを構成することが記載されている。
別の従来のＣＣＤトず
ランスバーサルフィルタは、３ａｅｒｔｓｃｈ等の寄稿
による“実際的な電荷転送トランスバーサルフイｅｒｓ
ａｌ Ｆ １ｌｔｅｒｓ） ” 、 Ｉ Ｅ Ｅ
Ｅ ・ジャーナルψオプ拳ソリッドステイト・サーキツ
ツ、５Ｃ−１１轡Ｎｏ、１ 、１９７６年２月−６５−
７３頁の文献に記載されている。
による“実際的な電荷転送トランスバーサルフイｅｒｓ
ａｌ Ｆ １ｌｔｅｒｓ） ” 、 Ｉ Ｅ Ｅ
Ｅ ・ジャーナルψオプ拳ソリッドステイト・サーキツ
ツ、５Ｃ−１１轡Ｎｏ、１ 、１９７６年２月−６５−
７３頁の文献に記載されている。
上述した従来のトランスバーサルフィルタは書込み可能
（プログラム可能）なものではなく、従ってタップ重み
乗算−が１度設定されると、異なったトランスバーサル
フィルタ特性を与える為に変更させることが不可能なも
のである。プログラム可能なトランスバーサルフィルタ
を提供する為の幾つかの試みがなされている。１つのそ
の様な試みは、Ｗｈｉｔｅ等のＷＷによる“プログラム
可能なアナログ信号処理用のＣＣＤ及びＭＮＯＳデバイ
ス及びデジタル不揮発性メモリ（ＣＣＤ ａｎｄＭ
Ｎ ＯＳ Ｄ ｅｖｌｃｅｓ ｆｏｒ
Ｐ ｒｏｏｒａｇｔ−ａｂｌｅ Ａｎａｌｏｏ
Ｓ １ｏｎａｌ Ｐ ｒｏｃｅｓｓｌｎｏ ａ
ｎｄ Ｄ １ｏｆｔａｌ Ｎｏｎ−Ｖｏｌａｔｉ
ｌｅ Ｍｅｍｏｒｙ）”、 ＩＥＥＥＩＥＤ
Ｍ、ワシントンＤ、 Ｃ，、１９７３年、１３０−１３
３頁の文献に記載されている。この文献に於いては、ス
レッシュホールド電圧を調節する為に一連のパルスでプ
ログラムされるプログラム可能なＭＮＯＳフンダクタン
スを使用している。
（プログラム可能）なものではなく、従ってタップ重み
乗算−が１度設定されると、異なったトランスバーサル
フィルタ特性を与える為に変更させることが不可能なも
のである。プログラム可能なトランスバーサルフィルタ
を提供する為の幾つかの試みがなされている。１つのそ
の様な試みは、Ｗｈｉｔｅ等のＷＷによる“プログラム
可能なアナログ信号処理用のＣＣＤ及びＭＮＯＳデバイ
ス及びデジタル不揮発性メモリ（ＣＣＤ ａｎｄＭ
Ｎ ＯＳ Ｄ ｅｖｌｃｅｓ ｆｏｒ
Ｐ ｒｏｏｒａｇｔ−ａｂｌｅ Ａｎａｌｏｏ
Ｓ １ｏｎａｌ Ｐ ｒｏｃｅｓｓｌｎｏ ａ
ｎｄ Ｄ １ｏｆｔａｌ Ｎｏｎ−Ｖｏｌａｔｉ
ｌｅ Ｍｅｍｏｒｙ）”、 ＩＥＥＥＩＥＤ
Ｍ、ワシントンＤ、 Ｃ，、１９７３年、１３０−１３
３頁の文献に記載されている。この文献に於いては、ス
レッシュホールド電圧を調節する為に一連のパルスでプ
ログラムされるプログラム可能なＭＮＯＳフンダクタン
スを使用している。
更に別のプログラム可能なトランスバーサルフィルタは
、ＨａＱｕｅ及びＣｏｐｅｌａｎｄの寄稿による“電気
的にプログラム可能なトランスバーサルフィルタ（Ａｎ
Ｅｌｅｃｔｒｌｃａｌｌｙ ｐｒｏａｒａｍｍａ
ｂｔｅＴ ｒａｎｓｖｅｒｓａｌ Ｆ １ｌｔｅｒ
）″９国際電子デバイス会園、 １９７６年１２月、２
７−３０頁の文献に記載されている。この従来のプログ
ラム可能なトランスバーサルフィルタは、デジタルのシ
フトレジスタ内に於いてタップ重み係数を循環させて動
作するものである。しかしながら、この様な技術に於い
ては、デジタルシフトレジスタ内にストアされるタップ
重みを固定する為に使用されるコンデンサの容量に於け
る固有の不規則性に起因して一定のパターンノイズを発
生するものである。
、ＨａＱｕｅ及びＣｏｐｅｌａｎｄの寄稿による“電気
的にプログラム可能なトランスバーサルフィルタ（Ａｎ
Ｅｌｅｃｔｒｌｃａｌｌｙ ｐｒｏａｒａｍｍａ
ｂｔｅＴ ｒａｎｓｖｅｒｓａｌ Ｆ １ｌｔｅｒ
）″９国際電子デバイス会園、 １９７６年１２月、２
７−３０頁の文献に記載されている。この従来のプログ
ラム可能なトランスバーサルフィルタは、デジタルのシ
フトレジスタ内に於いてタップ重み係数を循環させて動
作するものである。しかしながら、この様な技術に於い
ては、デジタルシフトレジスタ内にストアされるタップ
重みを固定する為に使用されるコンデンサの容量に於け
る固有の不規則性に起因して一定のパターンノイズを発
生するものである。
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、改良した入力信号の
フィルタ方法及びプログラム可能なトランスバーサルフ
ィルタを提供することを目的とする。本−発明に基づい
て構成されるプログラム可能な（書込み可能な）トラン
スバーサルフィルタは、Ｎ複数個（Ｎは正の整数）の時
間遅鷹されたアナログ入力信号を提供することの可能な
アナログ遅延線を使用している。また、Ｎ複数個のプロ
グラム可能な乗算ネ段を使用して時間遅延したアナログ
信号の各々に乗算係数によって乗算を行なう。各々の乗
算の結果は合計（加算）回路によって合計され、その結
果本発明のトランスバーサルフィルタから出力信号を取
出す。
した如き従来技術の欠点を解消し、改良した入力信号の
フィルタ方法及びプログラム可能なトランスバーサルフ
ィルタを提供することを目的とする。本−発明に基づい
て構成されるプログラム可能な（書込み可能な）トラン
スバーサルフィルタは、Ｎ複数個（Ｎは正の整数）の時
間遅鷹されたアナログ入力信号を提供することの可能な
アナログ遅延線を使用している。また、Ｎ複数個のプロ
グラム可能な乗算ネ段を使用して時間遅延したアナログ
信号の各々に乗算係数によって乗算を行なう。各々の乗
算の結果は合計（加算）回路によって合計され、その結
果本発明のトランスバーサルフィルタから出力信号を取
出す。
本発明によれば、遅延回路網は、アナログ入力信号が印
加される入力バスに選択的に接続されるＮ複数個のサン
プル・ホールド回路を有している。
加される入力バスに選択的に接続されるＮ複数個のサン
プル・ホールド回路を有している。
本発明の１実施例に於いては、各サンプル・ホールド回
路は貯蔵用コンデンサ及びソースホロワを使用して構成
されており、従“りて従来のオペアンプを使用するサン
プル・ホールド回路のものと比べて半導体デバイス表面
（集積回路形態に構成された場合）上に於いて一一小さ
な面積を必要とするに過ぎない。
路は貯蔵用コンデンサ及びソースホロワを使用して構成
されており、従“りて従来のオペアンプを使用するサン
プル・ホールド回路のものと比べて半導体デバイス表面
（集積回路形態に構成された場合）上に於いて一一小さ
な面積を必要とするに過ぎない。
これらのサンプル・ホールド回路は順次選択的に入力パ
スへ接続され、従うて１個のサンプル・ホールド回路は
現在の時間期間中にサンプルされるアナログ信号をスト
アし、一方その他のサンプル・ホールド回路は複数個の
アナログ信号をストアしており、その各々は先行する（
Ｎ−１）複数個のサンプル期■中の１期間に対応する期
間中にサンプルされたものである。
スへ接続され、従うて１個のサンプル・ホールド回路は
現在の時間期間中にサンプルされるアナログ信号をスト
アし、一方その他のサンプル・ホールド回路は複数個の
アナログ信号をストアしており、その各々は先行する（
Ｎ−１）複数個のサンプル期■中の１期間に対応する期
間中にサンプルされたものである。
本発明の実施に於いて特に重要なことは、アナログ交点
（クロスポイント）スイッチを使用していることであっ
て、このスイッチによりＮ複数個の時間遅延させたアナ
ログ信号を選択的に選択した乗算手段へ供給し、所望の
乗算したアナログ信号を合計手段へ供給するものであっ
て、そうすることにより所望のフィルタ機能を実現する
ことを可能としているものである。アナログ交点スイッ
チを使用することによって、プログラム可能なタップ重
みを有するトランスバーサルフィルタを構成しており、
複数個の乗算器の閣でタップ重みを回転させる必要がな
い場合には再プログラムされるまで乗算−内に於けるタ
ップ重みは一定の値に維持される。本発明のトランスバ
ーサルフィルタは乗算器の間に於いてタップ重みを一環
させないので、本発明に基づいて構成されたトランスバ
ーサルフィルタの動的ｌｌｌ１囲は従来のプログラム可
能なトランスバーサルフィルタのものと比べて著しく増
大されており、且つ一定のノ（ターンノイズは著しく減
少されている。本発明に於いては、タップ重みを全ての
乗算器を介して回転させるものではないので、この様な
効果を得ることを可能としている。タップ−みを回転さ
せる場合には、ノイズが発生され、この点に関しては、
“タップ重み回転型トランスバーサルフィルタに於ける
歪（Ｄ１８ｔＯｒｔｌＯｎ Ｉｎ Ｒｏｔａｔｉｎ
ｇ ＴａＥＩ ＷｅｌｏｈｔＴ ｒａｎｓｖｅｒｓ
ａｌ Ｆ １ｌｔｅｒｓ）”、ＩＥＥＥ−ジャーナル
・オプ拳ソリッドステイト・サーキッツ、５Ｃ−１４轡
、 ｉｅｒ’ｅ年６月、６２７頁の文献に記載されてい
る。
（クロスポイント）スイッチを使用していることであっ
て、このスイッチによりＮ複数個の時間遅延させたアナ
ログ信号を選択的に選択した乗算手段へ供給し、所望の
乗算したアナログ信号を合計手段へ供給するものであっ
て、そうすることにより所望のフィルタ機能を実現する
ことを可能としているものである。アナログ交点スイッ
チを使用することによって、プログラム可能なタップ重
みを有するトランスバーサルフィルタを構成しており、
複数個の乗算器の閣でタップ重みを回転させる必要がな
い場合には再プログラムされるまで乗算−内に於けるタ
ップ重みは一定の値に維持される。本発明のトランスバ
ーサルフィルタは乗算器の間に於いてタップ重みを一環
させないので、本発明に基づいて構成されたトランスバ
ーサルフィルタの動的ｌｌｌ１囲は従来のプログラム可
能なトランスバーサルフィルタのものと比べて著しく増
大されており、且つ一定のノ（ターンノイズは著しく減
少されている。本発明に於いては、タップ重みを全ての
乗算器を介して回転させるものではないので、この様な
効果を得ることを可能としている。タップ−みを回転さ
せる場合には、ノイズが発生され、この点に関しては、
“タップ重み回転型トランスバーサルフィルタに於ける
歪（Ｄ１８ｔＯｒｔｌＯｎ Ｉｎ Ｒｏｔａｔｉｎ
ｇ ＴａＥＩ ＷｅｌｏｈｔＴ ｒａｎｓｖｅｒｓ
ａｌ Ｆ １ｌｔｅｒｓ）”、ＩＥＥＥ−ジャーナル
・オプ拳ソリッドステイト・サーキッツ、５Ｃ−１４轡
、 ｉｅｒ’ｅ年６月、６２７頁の文献に記載されてい
る。
本発明の別の実施例ｋｗ＆いては、Ｎ個の基準用サンプ
ル・ホールド回路の付加的な組を設けてあり、その各々
は前述したＮ個の信号用サンプル舎ホールド回路の対応
する１つと接続されている。
ル・ホールド回路の付加的な組を設けてあり、その各々
は前述したＮ個の信号用サンプル舎ホールド回路の対応
する１つと接続されている。
ある１つの信号用サンプル・ホールド回路が入力信号を
サンプルした直後に於いて、対応する基準用サンプル・
ホールド回路が基準電圧をサンプルする。各信号用サン
プル・ホールド回路はそれに対応する基準用サンプル・
ホールド回路に対して密接に整合されているので、信号
用サンプル・ホールド回路によって与えられる出力信号
の電圧誤差はそれに対応する基準用サンプル・ホールド
回路の出力電圧の電圧誤差と同じになっている。２個の
アナログ交点スイッチを使用しており、その一方のアナ
ログ交点スイッチは信号用サンプル舎ホールド回路から
選択した乗算手段へ出力信号を供給し、且つ他方のアナ
ログ交点スイッチは、信号用サンプル舎ホールド回路か
らの信号が供給されたのと同一の乗算手段へ基準用サン
プル・ホールド回路からの出力信号を選択的に供給する
。次いで、各乗算手段は基準用サンプル・ホールド回路
からの信号を使用して、対応する信号用サンプル・ホー
ルド回路から乗算手段へ供給される信号の誤差成分を相
殺させる。この様に、サンプル・ホールド回路の出力電
圧に於ける不正確さに基づく影響が排除されている。更
に、電圧源ノイズに基づく出力電圧に与える影響はソー
スホロワ回路（本質的に電圧源ノイズ拒否能力が劣って
いる）を使用する場合には無視出来ない場合もあるが、
本発明に於いてはこの影響も除去されている。
サンプルした直後に於いて、対応する基準用サンプル・
ホールド回路が基準電圧をサンプルする。各信号用サン
プル・ホールド回路はそれに対応する基準用サンプル・
ホールド回路に対して密接に整合されているので、信号
用サンプル・ホールド回路によって与えられる出力信号
の電圧誤差はそれに対応する基準用サンプル・ホールド
回路の出力電圧の電圧誤差と同じになっている。２個の
アナログ交点スイッチを使用しており、その一方のアナ
ログ交点スイッチは信号用サンプル舎ホールド回路から
選択した乗算手段へ出力信号を供給し、且つ他方のアナ
ログ交点スイッチは、信号用サンプル舎ホールド回路か
らの信号が供給されたのと同一の乗算手段へ基準用サン
プル・ホールド回路からの出力信号を選択的に供給する
。次いで、各乗算手段は基準用サンプル・ホールド回路
からの信号を使用して、対応する信号用サンプル・ホー
ルド回路から乗算手段へ供給される信号の誤差成分を相
殺させる。この様に、サンプル・ホールド回路の出力電
圧に於ける不正確さに基づく影響が排除されている。更
に、電圧源ノイズに基づく出力電圧に与える影響はソー
スホロワ回路（本質的に電圧源ノイズ拒否能力が劣って
いる）を使用する場合には無視出来ない場合もあるが、
本発明に於いてはこの影響も除去されている。
以下、添付のｗｌｌｌｉを参考に本発明の具体的実施の
態様に付いて詳細に説明する。第２図は、本発明に基づ
いて構成された４段トランスバーサルフィルタ１０の１
実施例を示している。実際には、本発明に基づいて構成
されるプログラム可能なトランスバーサルフィルタは多
数の段を有するものであって、典型的には数十段程度の
段数を有する様に構成される。しかしながら、以下の説
明に於いては、第２図に示した４段のフィルタについて
本発明の構成及び動作の説明を行なう。
態様に付いて詳細に説明する。第２図は、本発明に基づ
いて構成された４段トランスバーサルフィルタ１０の１
実施例を示している。実際には、本発明に基づいて構成
されるプログラム可能なトランスバーサルフィルタは多
数の段を有するものであって、典型的には数十段程度の
段数を有する様に構成される。しかしながら、以下の説
明に於いては、第２図に示した４段のフィルタについて
本発明の構成及び動作の説明を行なう。
アナログ入力信号Ｘ（ｔ）をトランスバーサルフィルタ
１０の入力端子９へ供給する。スイッチ１１．１２．１
３．１４は、入力信号Ｘ（ｔ）をサンプル・ホールド回
路Ｓ１乃至Ｓ４の１個へ選択的に接続させる。スイッチ
１１乃至１４の動作は同期が取られており、従うて１１
乃至１４は順番に動作され、例えば時ＩＩ ｔ＋に於い
て、信号Ｘ（１＋ ）が閉成されているスイッチ１１を
介して゛サンプル・ホールド回路Ｓ１内ヘスドアされ、
また時間ｔ２に於いて、アナログ信号Ｘ（ｔ２）が閉成
されているスイッチ１２を介してサンプル・ホールド回
路Ｓ２内ヘスドアされ、一方時間ｔ３に於いて、信号Ｘ
（ｈ ）が閉成状態にあるスイッチ１３を介してサン
プル・ホールド回路Ｓ３内ヘスドアされ、更に時間ｔ４
に於いて、信号Ｘ（ｔ４）が閉成状態にあるスイッチ１
４を介してサンプル・ホールド−回路Ｓ４内ヘスドアさ
れる。
１０の入力端子９へ供給する。スイッチ１１．１２．１
３．１４は、入力信号Ｘ（ｔ）をサンプル・ホールド回
路Ｓ１乃至Ｓ４の１個へ選択的に接続させる。スイッチ
１１乃至１４の動作は同期が取られており、従うて１１
乃至１４は順番に動作され、例えば時ＩＩ ｔ＋に於い
て、信号Ｘ（１＋ ）が閉成されているスイッチ１１を
介して゛サンプル・ホールド回路Ｓ１内ヘスドアされ、
また時間ｔ２に於いて、アナログ信号Ｘ（ｔ２）が閉成
されているスイッチ１２を介してサンプル・ホールド回
路Ｓ２内ヘスドアされ、一方時間ｔ３に於いて、信号Ｘ
（ｈ ）が閉成状態にあるスイッチ１３を介してサン
プル・ホールド回路Ｓ３内ヘスドアされ、更に時間ｔ４
に於いて、信号Ｘ（ｔ４）が閉成状態にあるスイッチ１
４を介してサンプル・ホールド−回路Ｓ４内ヘスドアさ
れる。
この様に、任意の時間ｔに於いて、アナログ信号
１Ｘ（ｔ ）、Ｘ（ｔ−１）、Ｘ（ｔ−２）、Ｘ（
ｔ−３）がサンプル・ホールド回路ＳＩ乃至Ｓ４内ヘス
ドアされる。ここで注意すべきことは、信号Ｘ （ｔ
） 及ｔＦｌｌｌｉｌｉＥサレタ信号Ｘ （ｔ −１）
。
１Ｘ（ｔ ）、Ｘ（ｔ−１）、Ｘ（ｔ−２）、Ｘ（
ｔ−３）がサンプル・ホールド回路ＳＩ乃至Ｓ４内ヘス
ドアされる。ここで注意すべきことは、信号Ｘ （ｔ
） 及ｔＦｌｌｌｉｌｉＥサレタ信号Ｘ （ｔ −１）
。
Ｘ （ｔ−＝２）、 Ｘ （ｔ−３）Ｉｆンフル−＊−
）Ｌｔド回路Ｓ１乃至Ｓ４内ヘスドアする位置は時間と
共に変化する。この状態を表Ｉに示しである。
）Ｌｔド回路Ｓ１乃至Ｓ４内ヘスドアする位置は時間と
共に変化する。この状態を表Ｉに示しである。
次に、第２図のプログラム可能なトランスバーサルフィ
ルタの動作について説明するが、機工を参考にすると一
層容易に理解する事が可能である。
ルタの動作について説明するが、機工を参考にすると一
層容易に理解する事が可能である。
先ず、公知の方法によってタップ重み（乗算係数）を乗
算手段Ｍｌ乃至Ｍａ （夫々タップ重みａｌ乃至ａ４
を有している）ヘロードさせる。次いで、時間を目に於
いて、スイッチ１１を閉成しスイッチ１２，１３．１４
を開放し、信号Ｘ（ｔｓ）をサンプル・ホールド回路Ｓ
４内ヘスドアさせる。
算手段Ｍｌ乃至Ｍａ （夫々タップ重みａｌ乃至ａ４
を有している）ヘロードさせる。次いで、時間を目に於
いて、スイッチ１１を閉成しスイッチ１２，１３．１４
を開放し、信号Ｘ（ｔｓ）をサンプル・ホールド回路Ｓ
４内ヘスドアさせる。
時１Ｉｌｔ２に於いて、スイッチ１２を閉成し一層スイ
ッチ１１．１３．１４を開故シテ、信号Ｘ（ｈ）をサン
プル・ホールド回路Ｓ２内ヘスドアする。
ッチ１１．１３．１４を開故シテ、信号Ｘ（ｈ）をサン
プル・ホールド回路Ｓ２内ヘスドアする。
時間ｔｓに於いて、スイッチ１３を閉成し一層スイッチ
１１．１２．１４を開放して、信号・Ｘ（ｔｓをサンプ
ル・ホールド回路Ｓ４内ヘスドアさせる。
１１．１２．１４を開放して、信号・Ｘ（ｔｓをサンプ
ル・ホールド回路Ｓ４内ヘスドアさせる。
表 工
時間 ン ル・ホール゛ にスト れる
ｚＥｋん酊Ｓ＋ ８ｇ
８＄ ８４ Ａｍ Ａ２／Ｔ＋ Ｘ（
ｔ） Ｘ（ｔ −３） Ｘ（ｔ −２） Ｘ
（ｔ’ｌ） ０ ０ （Ｔｚ Ｘ（
ｊ−１） Ｘ（ｔ） Ｘ（ｔ−３） Ｘ（ｔ
−２） ＯＯ’Ｔｓ Ｘ（ｔ−２）Ｘ（
ｔ−１）Ｘ（ｔ） Ｘ（ｔ−３） ０
１ （Ｔ４ Ｘ（ｔ−３） Ｘ（ｔ −２
） Ｘ４ｔ−１） Ｘ（ｔ） １
０ （η Ｘ（ｔ） Ｘ（ｔ−３） Ｘ
（ｔ−２） Ｘ（ｔ−１） ＯＯ（時■
悪理艦を旦Ω出力罠氏Ｍ＋ Ｍｚ
Ｍａ Ｍ４η ａｔＸ（ｔ
） ａｚＸ（ｔ −１） ａｓＸ（ｔ −１＞
＆Ｘ（ｔ −３） ａｔＴｘ ａｔＸ（ｔ
） ａｚＸ（ｔ−１） ａｓＸ（ｔ −２） ａ
４Ｘ（ｔ ３） ａｔＴａ ａｔＸ（ｔ
） ａｚＸ（ｔ −１） ａｓＸ（ｔ −２）
ａ４Ｘ（ｉ−３） ａｓＴ４ ａｔＸ（ｔ）
ａｚＸ（ｔ −１） ａｔＸ（ｔ−２） ａ４
Ｘ（ｔ −３） ａ＋η ａｔＸ（ｆ） ａ
ｚＸ（ｔ−１） ａｇＸ（ｔ −２＞ ＪｋＸ（ｔ
−３） ａｌｌ サンプル・ホール゛
に れｋｌ Ａｏ Ｓ＋、 ５２ａ
ｓ ８４） Ｉ ＭＩ ＭＩ ＭＩ
Ｍｌ０ ＭＩ ＭＩ ＭＩ ＭＳｌ
０ Ｍａ Ｍｚ ＭＩ Ｍ４１
０ ＭＩ Ｍ婁 Ｍａ ＭＩ１ １
ＭＩ ＭＩ ＭＩ ＭＩかの ｔＩ Ｘ（ｔ）十ａｚＸ（ｔ−１）＋ａｓＸ（ｔ ＝２＞＋ａ
４Ｘ（ｔ −３＞Ｘ（ｔ）＋ａｚＸ（ｔｌ）＋ａｔＸ（
ｔ−＋２）＋ａ４Ｘ（ｔ−３）Ｘ（ｔ）＋ａｚＸ（ｔ−
１）＋−Ｘ（ｔ−・２）＋ｋＸ（ｔ−３）Ｘ（ｔ）＋ａ
２Ｘ（ｔ−１＞＋ａｔＸ（ｔ−２）＋ｋ Ｘ（ｔ −３
） ’Ｘ（ｔ）＋ａ２Ｘ（ｔ−１）＋ａｇＸ
（ｔ＝２）＋１ｋＸ（ｔ−３）同様に、時間ｔ４に於い
て、スイッチ１４を閉成し動力スイッチ１１．１２．１
３を輿放して、信号Ｘ （ｔｓ ）をサンプル・ホール
ド回路ｓ４内ヘスドアする。時開ｔｓに於いて、スイッ
チ１１を閏成し信号Ｘ（ｔｓ）をサンプル・ホールド回
路Ｓ＋内ヘスドアさせると、サンプル・ホールド回路Ｓ
Ｌ内にストアされている元の信号Ｘ（ｔｉ）は失われる
。このストア（貯蔵）技術を別の請点から見ると、時間
ｔｓに於いて、サンプル・ホールド闘１ＩＳ１は信号Ｘ
（ｔｓ＞をストアするが、サンプルφホールド回路ｓ４
は信号Ｘ（ｔｉ）をストアしており、サンプルφホール
ド回ＩＩ Ｓ ｇは信号Ｘ （ｔト）をストアしており
、且つサンプル参ホールド回路Ｓ２は信号Ｘ （ｂ ）
をストアしている。
ｚＥｋん酊Ｓ＋ ８ｇ
８＄ ８４ Ａｍ Ａ２／Ｔ＋ Ｘ（
ｔ） Ｘ（ｔ −３） Ｘ（ｔ −２） Ｘ
（ｔ’ｌ） ０ ０ （Ｔｚ Ｘ（
ｊ−１） Ｘ（ｔ） Ｘ（ｔ−３） Ｘ（ｔ
−２） ＯＯ’Ｔｓ Ｘ（ｔ−２）Ｘ（
ｔ−１）Ｘ（ｔ） Ｘ（ｔ−３） ０
１ （Ｔ４ Ｘ（ｔ−３） Ｘ（ｔ −２
） Ｘ４ｔ−１） Ｘ（ｔ） １
０ （η Ｘ（ｔ） Ｘ（ｔ−３） Ｘ
（ｔ−２） Ｘ（ｔ−１） ＯＯ（時■
悪理艦を旦Ω出力罠氏Ｍ＋ Ｍｚ
Ｍａ Ｍ４η ａｔＸ（ｔ
） ａｚＸ（ｔ −１） ａｓＸ（ｔ −１＞
＆Ｘ（ｔ −３） ａｔＴｘ ａｔＸ（ｔ
） ａｚＸ（ｔ−１） ａｓＸ（ｔ −２） ａ
４Ｘ（ｔ ３） ａｔＴａ ａｔＸ（ｔ
） ａｚＸ（ｔ −１） ａｓＸ（ｔ −２）
ａ４Ｘ（ｉ−３） ａｓＴ４ ａｔＸ（ｔ）
ａｚＸ（ｔ −１） ａｔＸ（ｔ−２） ａ４
Ｘ（ｔ −３） ａ＋η ａｔＸ（ｆ） ａ
ｚＸ（ｔ−１） ａｇＸ（ｔ −２＞ ＪｋＸ（ｔ
−３） ａｌｌ サンプル・ホール゛
に れｋｌ Ａｏ Ｓ＋、 ５２ａ
ｓ ８４） Ｉ ＭＩ ＭＩ ＭＩ
Ｍｌ０ ＭＩ ＭＩ ＭＩ ＭＳｌ
０ Ｍａ Ｍｚ ＭＩ Ｍ４１
０ ＭＩ Ｍ婁 Ｍａ ＭＩ１ １
ＭＩ ＭＩ ＭＩ ＭＩかの ｔＩ Ｘ（ｔ）十ａｚＸ（ｔ−１）＋ａｓＸ（ｔ ＝２＞＋ａ
４Ｘ（ｔ −３＞Ｘ（ｔ）＋ａｚＸ（ｔｌ）＋ａｔＸ（
ｔ−＋２）＋ａ４Ｘ（ｔ−３）Ｘ（ｔ）＋ａｚＸ（ｔ−
１）＋−Ｘ（ｔ−・２）＋ｋＸ（ｔ−３）Ｘ（ｔ）＋ａ
２Ｘ（ｔ−１＞＋ａｔＸ（ｔ−２）＋ｋ Ｘ（ｔ −３
） ’Ｘ（ｔ）＋ａ２Ｘ（ｔ−１）＋ａｇＸ
（ｔ＝２）＋１ｋＸ（ｔ−３）同様に、時間ｔ４に於い
て、スイッチ１４を閉成し動力スイッチ１１．１２．１
３を輿放して、信号Ｘ （ｔｓ ）をサンプル・ホール
ド回路ｓ４内ヘスドアする。時開ｔｓに於いて、スイッ
チ１１を閏成し信号Ｘ（ｔｓ）をサンプル・ホールド回
路Ｓ＋内ヘスドアさせると、サンプル・ホールド回路Ｓ
Ｌ内にストアされている元の信号Ｘ（ｔｉ）は失われる
。このストア（貯蔵）技術を別の請点から見ると、時間
ｔｓに於いて、サンプル・ホールド闘１ＩＳ１は信号Ｘ
（ｔｓ＞をストアするが、サンプルφホールド回路ｓ４
は信号Ｘ（ｔｉ）をストアしており、サンプルφホール
ド回ＩＩ Ｓ ｇは信号Ｘ （ｔト）をストアしており
、且つサンプル参ホールド回路Ｓ２は信号Ｘ （ｂ ）
をストアしている。
次に、１１２図に示したアナログ交点スイッチ５１の動
作に付いて説明する。第２図に示したアナログ交点スイ
ッチ５１はＮチャンネル金属−酸化物−シリコン（ＭＯ
Ｓ））−ランジスタで構成した場合を示しであるが、そ
の儂の任意のスイッチ手段を使用可能であることは勿論
である。Ｎチャンネルトランジスタを使用した場合には
、高電圧（論理１）がトランジスタのゲートへ印加され
ることにより導通状態とされ、一方低電圧（論理０）が
ゲートへ印加されるとオフ状態とされる。端子Ａｎ乃至
Ａ３へは１度に１個の論Ｉ１１が供給される。
作に付いて説明する。第２図に示したアナログ交点スイ
ッチ５１はＮチャンネル金属−酸化物−シリコン（ＭＯ
Ｓ））−ランジスタで構成した場合を示しであるが、そ
の儂の任意のスイッチ手段を使用可能であることは勿論
である。Ｎチャンネルトランジスタを使用した場合には
、高電圧（論理１）がトランジスタのゲートへ印加され
ることにより導通状態とされ、一方低電圧（論理０）が
ゲートへ印加されるとオフ状態とされる。端子Ａｎ乃至
Ａ３へは１度に１個の論Ｉ１１が供給される。
表１に示した如く、時間ｔ１に於いて、論Ｉ１１が端子
Ａｏに印加され、一方端子Ａ１乃至Ａｓへは論ＷＯが印
加され、サンプル・ホールド回路Ｓ。
Ａｏに印加され、一方端子Ａ１乃至Ａｓへは論ＷＯが印
加され、サンプル・ホールド回路Ｓ。
は乗算−Ｍｌへ接続され、サンプル・ホールド回路Ｓ２
は乗算■・ＭＩへ接続され、サンプル◆ホールド回路Ｓ
８は乗算５５Ｍ５へ接続され、サンプル・ホールド關Ｉ
Ｉ Ｓ ｍは乗＊ ＩＩ Ｍ ｚへ接続される。
は乗算■・ＭＩへ接続され、サンプル◆ホールド回路Ｓ
８は乗算５５Ｍ５へ接続され、サンプル・ホールド關Ｉ
Ｉ Ｓ ｍは乗＊ ＩＩ Ｍ ｚへ接続される。
時１１ｔ２に於いて、論３１１が端子Ａ＋へ印加され、
一方端子Ａｏ 、Ａ２ 、Ａｓは低状態（論１１０）に
保持される。従うで、サンプル・ホールド回路Ｓ２は乗
算−Ｍｌへ接ａされ、サンプル・ホールド回路Ｓｓは乗
算−ＭＩへ接続され、サンプル・ホールドｇＩＩ Ｓ
４は乗算＠ＩＭｓへ接続され、サンプル・ホールド回路
Ｓ−１移乗算器Ｍ２へ接続される。端子Ａｏ乃至Ａｓへ
印加されるアドレス信号及びサンプル・ホールド回路Ｓ
＋乃至Ｓ４と乗算！ＩＭ＋乃至Ｍ４との閤の接続状態を
時開ｔ１乃至ｔ４に対して表Ｉに纏めて示しである。
一方端子Ａｏ 、Ａ２ 、Ａｓは低状態（論１１０）に
保持される。従うで、サンプル・ホールド回路Ｓ２は乗
算−Ｍｌへ接ａされ、サンプル・ホールド回路Ｓｓは乗
算−ＭＩへ接続され、サンプル・ホールドｇＩＩ Ｓ
４は乗算＠ＩＭｓへ接続され、サンプル・ホールド回路
Ｓ−１移乗算器Ｍ２へ接続される。端子Ａｏ乃至Ａｓへ
印加されるアドレス信号及びサンプル・ホールド回路Ｓ
＋乃至Ｓ４と乗算！ＩＭ＋乃至Ｍ４との閤の接続状態を
時開ｔ１乃至ｔ４に対して表Ｉに纏めて示しである。
従って、機工に示した如く、時開ｔ１乃至ｔ４の各々の
期間中に於いて乗算−Ｍｌからの出力電圧はａｉＸ（ｔ
）に等しく、乗算ＩＩ Ｍ ｚからの出力電圧はａｚＸ
（ｔ−１）に等しく、乗算−Ｍ３からの出力電圧はａｓ
Ｘ（ｔ−２）に等しく、且つ乗算ＩＩ Ｍ ｓからの出
力電圧はａｉＸ（ｔ−３）に等しい。従って、機工に示
した如く、時間ｔｌ乃至ｔ４の全てに於いて、端子８上
で得られる合計手段７からの出力電圧 ｙ（ｔ）は次式
で与えられ□る。
期間中に於いて乗算−Ｍｌからの出力電圧はａｉＸ（ｔ
）に等しく、乗算ＩＩ Ｍ ｚからの出力電圧はａｚＸ
（ｔ−１）に等しく、乗算−Ｍ３からの出力電圧はａｓ
Ｘ（ｔ−２）に等しく、且つ乗算ＩＩ Ｍ ｓからの出
力電圧はａｉＸ（ｔ−３）に等しい。従って、機工に示
した如く、時間ｔｌ乃至ｔ４の全てに於いて、端子８上
で得られる合計手段７からの出力電圧 ｙ（ｔ）は次式
で与えられ□る。
Ｖ（ｔ）−ａｉＸ（ｔ）＋ ａｚＸ（ｔ−１）＋
ａａＸ（ｔ −２） ＋ ａ４ Ｘ（ｔ −３
＞ （３）上式（３）は、トランスバースフ
ィルタからの所望の出力電圧信号である。
ａａＸ（ｔ −２） ＋ ａ４ Ｘ（ｔ −３
＞ （３）上式（３）は、トランスバースフ
ィルタからの所望の出力電圧信号である。
第２図゛に示したサンプル・ホールド回路ＳＩ乃至Ｓ４
に使用可能なサンプル・ホールド回路の１例を第３図に
示しである。第３図に示した如く、サンプル・ホールド
回路２１１は、入力端子２１２を有しており、サンプル
・ホールド回路２１１がサンプル・ホールド回路Ｓ＋
（第２図）として機能する場合に、入力端子２１２が
第２図のスイッチ１１を介して入力電圧Ｘ（ｔ）へ接続
される。
に使用可能なサンプル・ホールド回路の１例を第３図に
示しである。第３図に示した如く、サンプル・ホールド
回路２１１は、入力端子２１２を有しており、サンプル
・ホールド回路２１１がサンプル・ホールド回路Ｓ＋
（第２図）として機能する場合に、入力端子２１２が
第２図のスイッチ１１を介して入力電圧Ｘ（ｔ）へ接続
される。
サンプル・ホールド回路２１１の入力端子２１２はオペ
アンプ２１３の非反転入力リードへ接続されている。オ
ペアンプ２１３の出力リード２１５はＮチャンネルＭＯ
８ＦＥＴ２１６ａとＰチャンネルＭＯ８ＦＥＴ２１６ｂ
とを有する伝達ゲート２１６へ接続されている。伝達ゲ
ート２１６の状態（導通状態又は非導通状態）は、端子
２２２へ接続されるサンプル・ホールド信号φＳによっ
て制御される。サンプル・ホールド信号φＳはＮチャン
ネルＭＯ８ＦＥＴ２１６ａのゲート及びイン？ バーク２２１へ接続される。インバータ２２１は、その
出力リード２３０上に反転サンプル・ホールド信号φＳ
を供給し、それはＰチャンネルＭＯ８ＦＥＴ２１６ｂへ
接続される。従って、端子２２２へ高状態（正）φＳが
接続されると、伝達ゲート２１６が導通状態となり、一
方φＳが低状態である場合には、伝達ゲート２１６はオ
フ状態とされる。同様に、ＮチャンネルＭＯ８ＦＥＴ２
１７ａとＰチャンネルＭＯ８ＦＥＴ２１７１）とで構成
される第２伝達ゲート２１７が設けられており、サンプ
ル・ホールド信号φ＄で制御される。
アンプ２１３の非反転入力リードへ接続されている。オ
ペアンプ２１３の出力リード２１５はＮチャンネルＭＯ
８ＦＥＴ２１６ａとＰチャンネルＭＯ８ＦＥＴ２１６ｂ
とを有する伝達ゲート２１６へ接続されている。伝達ゲ
ート２１６の状態（導通状態又は非導通状態）は、端子
２２２へ接続されるサンプル・ホールド信号φＳによっ
て制御される。サンプル・ホールド信号φＳはＮチャン
ネルＭＯ８ＦＥＴ２１６ａのゲート及びイン？ バーク２２１へ接続される。インバータ２２１は、その
出力リード２３０上に反転サンプル・ホールド信号φＳ
を供給し、それはＰチャンネルＭＯ８ＦＥＴ２１６ｂへ
接続される。従って、端子２２２へ高状態（正）φＳが
接続されると、伝達ゲート２１６が導通状態となり、一
方φＳが低状態である場合には、伝達ゲート２１６はオ
フ状態とされる。同様に、ＮチャンネルＭＯ８ＦＥＴ２
１７ａとＰチャンネルＭＯ８ＦＥＴ２１７１）とで構成
される第２伝達ゲート２１７が設けられており、サンプ
ル・ホールド信号φ＄で制御される。
サンプリングの期間中、φＳは高状態となり、伝達ゲー
ト２１６及び２１７が導通状態とされる。
ト２１６及び２１７が導通状態とされる。
オペアンプ２１３からの出力電圧は伝達ゲート２１６を
介してコンデンサ２１８へ供給され、従ってコンデンサ
２１８はオペアンプ２１３の出力電圧ｖ×へ充電される
。この出力電圧はＮチャシネ４ＭＯ８ＦＥＴ２１９ヘゲ
−＋バイアスを供給し、従ってトランジスタ２１９をオ
ン状態とさせ、出力端子２２９上に電圧Ｖｖを供給する
。この電圧Ｖｍはまた伝達ゲート２１７を介してオペア
ンプ２１３の反転入力リード２１４へ供給される。オペ
アンプの反転入力リード及び非反転入力リード上に於け
る定常状態電圧は等しいので、電圧ＶＶは入力電圧Ｖｍ
と等しい。このｊ様に、オペアンプ２１３の出力リード
２１５上も発生されコンデンサ２１８にストアさ・れる
出力電圧Ｖｘは、トランジスタ２２９のゲートをバイア
スされるのに十分大きな値を有しており、従って出力端
子２２９上に於いてサンプル入力信号ｖＩＮと全く等し
いＶ「を発生させる。
介してコンデンサ２１８へ供給され、従ってコンデンサ
２１８はオペアンプ２１３の出力電圧ｖ×へ充電される
。この出力電圧はＮチャシネ４ＭＯ８ＦＥＴ２１９ヘゲ
−＋バイアスを供給し、従ってトランジスタ２１９をオ
ン状態とさせ、出力端子２２９上に電圧Ｖｖを供給する
。この電圧Ｖｍはまた伝達ゲート２１７を介してオペア
ンプ２１３の反転入力リード２１４へ供給される。オペ
アンプの反転入力リード及び非反転入力リード上に於け
る定常状態電圧は等しいので、電圧ＶＶは入力電圧Ｖｍ
と等しい。このｊ様に、オペアンプ２１３の出力リード
２１５上も発生されコンデンサ２１８にストアさ・れる
出力電圧Ｖｘは、トランジスタ２２９のゲートをバイア
スされるのに十分大きな値を有しており、従って出力端
子２２９上に於いてサンプル入力信号ｖＩＮと全く等し
いＶ「を発生させる。
出力端子２１９上の出力電圧Ｖｖがサンプルされた入力
電圧ｖＩＮと全く等しい様にサンプル・ホールドｌ１１
１２１１内に於いて定常状態を轡る為に必要な約３マイ
クロ秒の時間が経過した後に、サンプル信号φＳが低と
なり、従うて伝達ゲート２１６及び２１７がオフ状態と
される。従つて、電圧ｖ×がコンデンサ２１８上にスト
アされ、咳コンデンサはトランジスタ２１９のゲートを
バイアスすることを護続し、従って出力端子２．２９上
に於いてサンプルされた入力電圧ＶＩＮと全く等しい出
力電圧Ｖ＠ＩＴを供給する。トランジスタ２１９は金属
−酸化一一シリコン（ＭＯ８’）デバ・イスである°の
で、コンデンサ２１８によってゲートバイアスを与える
場合にコンデンサ２１８から事実１何等電流を引出すも
のではなく、従ってコンデンサ２１８上にストアされて
いる電圧ｖ×を放電させることはない。従って、コンデ
ンサ２１８にストアされている電圧Ｖｘを使用して、サ
ンプルされた入力電圧ｖＩＮに等しい電圧ｖＩＩＴを数
ミリ秒の程度の長い時間に亘って出力端子２２９上に発
生させることが可能である。出力端子２２９上に供給さ
れる出力電圧ＶＳｔは伝達ゲート２１７をオフすること
によって影響を受けることは無い。何故ならば、オペア
ンプ２１３の反転入力リード２１４は極めて高いインピ
ーダンスを有しており、従クーて出力端子２２９から実
質的に電流を引出すことが無いからである。
電圧ｖＩＮと全く等しい様にサンプル・ホールドｌ１１
１２１１内に於いて定常状態を轡る為に必要な約３マイ
クロ秒の時間が経過した後に、サンプル信号φＳが低と
なり、従うて伝達ゲート２１６及び２１７がオフ状態と
される。従つて、電圧ｖ×がコンデンサ２１８上にスト
アされ、咳コンデンサはトランジスタ２１９のゲートを
バイアスすることを護続し、従って出力端子２．２９上
に於いてサンプルされた入力電圧ＶＩＮと全く等しい出
力電圧Ｖ＠ＩＴを供給する。トランジスタ２１９は金属
−酸化一一シリコン（ＭＯ８’）デバ・イスである°の
で、コンデンサ２１８によってゲートバイアスを与える
場合にコンデンサ２１８から事実１何等電流を引出すも
のではなく、従ってコンデンサ２１８上にストアされて
いる電圧ｖ×を放電させることはない。従って、コンデ
ンサ２１８にストアされている電圧Ｖｘを使用して、サ
ンプルされた入力電圧ｖＩＮに等しい電圧ｖＩＩＴを数
ミリ秒の程度の長い時間に亘って出力端子２２９上に発
生させることが可能である。出力端子２２９上に供給さ
れる出力電圧ＶＳｔは伝達ゲート２１７をオフすること
によって影響を受けることは無い。何故ならば、オペア
ンプ２１３の反転入力リード２１４は極めて高いインピ
ーダンスを有しており、従クーて出力端子２２９から実
質的に電流を引出すことが無いからである。
２番目の入力信号ｖＩＮ′をサンプルし且つストアする
事が必要な場合、サンプル・ホールド信号φＳは高とな
り、伝達ゲート２１６及び２１７をオン状態とさせる。
事が必要な場合、サンプル・ホールド信号φＳは高とな
り、伝達ゲート２１６及び２１７をオン状態とさせる。
従って、新たな電圧Ｖｘ−がコンデンサ２１８上にスト
アされ、出力端子２２９上に於いて電圧Ｖｓ＋′に等し
い新たな電圧ｖｖが発生される。
アされ、出力端子２２９上に於いて電圧Ｖｓ＋′に等し
い新たな電圧ｖｖが発生される。
乗算１１Ｍ＋乃！！Ｍ４（第２．Ｉｌ）の各々に対して
使用することが可能な乗算手段の１例を第４図に示しで
ある。乗算器９６は、出力端子７４と接地接続された非
反転入カリードア６と反転入カリードア′５とを具備し
たオペアンプ７３を有している。
使用することが可能な乗算手段の１例を第４図に示しで
ある。乗算器９６は、出力端子７４と接地接続された非
反転入カリードア６と反転入カリードア′５とを具備し
たオペアンプ７３を有している。
積分用コンデンサ７２は容量Ｃｙｉを有しており、反転
リード７５と出力端子７４との藺に接続されている。コ
ンデンサ７２に並列箸続してスイッチ７１が設けられて
おり、スイッチ７１はコンデンサ７２を放電させる機能
を有する。コンデンサアレイ８１はＮ複数個のコンデン
サＣ１乃至ＯＮを有しており、乗算器９６内に於いて使
用されている。コンデンサＣＩ乃至ＣＮの各々の一方の
プレートはオペアンプ７３の反転入カリードア５へ接続
されている。コンデンサＣ１乃至ＯＮの各々の他方のプ
レートはスイッチ１−ａ乃至Ｎ−ａ及びスイッチ１−ｂ
乃至Ｎ−ｂの多対へ接続されている。スイッチ１−ａ乃
至Ｎ−ａの他端側は接地接続されており、従ってコンデ
ンサＣＩ乃至ＯＮの第２番目のプレートを選択的に接地
接続することを可能としている。同様に、スイッチミー
ｂ乃至Ｎ−ｂの他端側の端子は入力端子７７へ接続され
ており、従ってコンデンサＣＩ乃至ＯＮの各々の２醤目
のプレートを乗算器９６によりて乗算さｈるべきアナロ
グ人力電圧ＶＩＮへ選択的に接続可能としている。コン
デンサＣ１乃至ＯＮは同等の値とすることが可能であり
、コンデンサアレイ８１の実効容量なＯ乃至ＮＯの閤の
範囲に設定することが可能である。尚、Ｎはコンデンサ
アレイ８１内に於けるコンデンサの数を表わし、一方Ｃ
はＮ個のコンデンサの各々の容量値である。一方、コン
デンサアレイ８１の容量Ｃ１乃至ＣＮに２進重みを付け
ることも可能であり、その場合には各コンデンサの容量
値は次式で決定される。
リード７５と出力端子７４との藺に接続されている。コ
ンデンサ７２に並列箸続してスイッチ７１が設けられて
おり、スイッチ７１はコンデンサ７２を放電させる機能
を有する。コンデンサアレイ８１はＮ複数個のコンデン
サＣ１乃至ＯＮを有しており、乗算器９６内に於いて使
用されている。コンデンサＣＩ乃至ＣＮの各々の一方の
プレートはオペアンプ７３の反転入カリードア５へ接続
されている。コンデンサＣ１乃至ＯＮの各々の他方のプ
レートはスイッチ１−ａ乃至Ｎ−ａ及びスイッチ１−ｂ
乃至Ｎ−ｂの多対へ接続されている。スイッチ１−ａ乃
至Ｎ−ａの他端側は接地接続されており、従ってコンデ
ンサＣＩ乃至ＯＮの第２番目のプレートを選択的に接地
接続することを可能としている。同様に、スイッチミー
ｂ乃至Ｎ−ｂの他端側の端子は入力端子７７へ接続され
ており、従ってコンデンサＣＩ乃至ＯＮの各々の２醤目
のプレートを乗算器９６によりて乗算さｈるべきアナロ
グ人力電圧ＶＩＮへ選択的に接続可能としている。コン
デンサＣ１乃至ＯＮは同等の値とすることが可能であり
、コンデンサアレイ８１の実効容量なＯ乃至ＮＯの閤の
範囲に設定することが可能である。尚、Ｎはコンデンサ
アレイ８１内に於けるコンデンサの数を表わし、一方Ｃ
はＮ個のコンデンサの各々の容量値である。一方、コン
デンサアレイ８１の容量Ｃ１乃至ＣＮに２進重みを付け
ることも可能であり、その場合には各コンデンサの容量
値は次式で決定される。
（ｊ−１）
Ｃｊ−２０（４）
尚、Ｃｊ はＪｌ目のコンデンサの容量値であり、」は
正の整数であって０≦」≦Ｎの範囲の値であり、ＣＩは
コンデンサＣ１の容量値である。
正の整数であって０≦」≦Ｎの範囲の値であり、ＣＩは
コンデンサＣ１の容量値である。
この様に、スイッチ１−ａ乃至Ｎ−ａ及び１−す乃至Ｎ
−ｂを選択的に動作することによ１つで、コンデンサア
レイ８１の実効容量は次式の如くなる。
−ｂを選択的に動作することによ１つで、コンデンサア
レイ８１の実効容量は次式の如くなる。
Ｃａｒ −ＦＣ（５）
尚、Ｃｌ１１はコンデンサアレイ８１の実効容量であり
、Ｆは整数であって０≦Ｆ≦（２−１）の範囲内の値で
あり、Ｎはコンデンサアレイ８１内のコンデンサの数で
ある。
、Ｆは整数であって０≦Ｆ≦（２−１）の範囲内の値で
あり、Ｎはコンデンサアレイ８１内のコンデンサの数で
ある。
□ 第４図に示した乗算器９６の動作に付いて以下説
明する。デジタルタップの重み乗算係数の符号ビットが
タップ重みが正であることを表わす場合には、スイッチ
７１が閉じ、コンデンサ７２を放電させる。スイッチ１
−８乃至Ｎ−ａもまた閉じ、従ってコンデンサＣ１乃至
ＣＮを放電させる。次いで、スイッチ７１が開成する。
明する。デジタルタップの重み乗算係数の符号ビットが
タップ重みが正であることを表わす場合には、スイッチ
７１が閉じ、コンデンサ７２を放電させる。スイッチ１
−８乃至Ｎ−ａもまた閉じ、従ってコンデンサＣ１乃至
ＣＮを放電させる。次いで、スイッチ７１が開成する。
次いで、スイ“ブチ１−ｂ乃至Ｎ−ｂの遍゛択されたも
のが閉成し、それと対応するスイッチ１−ａ乃至Ｎ−ａ
ｆｌｌｌ成する。従って、スイッチ３−ｂ及び７−ｂが
陥じると、スイッチ３−ａ及び７−ａが開く。スイッチ
１−ｂ乃至Ｎ−ｂのどれを選択して閉成するかというこ
とは、フンデンサアレイ８１の実効容量とコンデンサ７
２の容量との比が所望の乗算係数即ちタップ重みと等し
くなる様に行なわれる。従って、次式が得られる。
のが閉成し、それと対応するスイッチ１−ａ乃至Ｎ−ａ
ｆｌｌｌ成する。従って、スイッチ３−ｂ及び７−ｂが
陥じると、スイッチ３−ａ及び７−ａが開く。スイッチ
１−ｂ乃至Ｎ−ｂのどれを選択して閉成するかというこ
とは、フンデンサアレイ８１の実効容量とコンデンサ７
２の容量との比が所望の乗算係数即ちタップ重みと等し
くなる様に行なわれる。従って、次式が得られる。
１１１
Ｇ−−−（６）
６
７２
尚、Ｃ７６はオペアンプ７６の閉ループ利得であり、従
って乗算器９６のタップ重みに等しい。
って乗算器９６のタップ重みに等しい。
スイッチ１−ｂ ′ＰＪ！！Ｎ−ｂを選択的にｍ處する
事によりコンデンサＣ１乃至ＯＮを選択的にｖＩＮに等
しい電圧へ充電させ、従って積分用フンデンサ７２上に
於いてＣ８、Ｖ綱にａ−Ｌ ｖｖ’ｅａｒヘビ積分する
。この結果端子７４上に於ける出力電圧Ｖｖは次式の如
くなる。
事によりコンデンサＣ１乃至ＯＮを選択的にｖＩＮに等
しい電圧へ充電させ、従って積分用フンデンサ７２上に
於いてＣ８、Ｖ綱にａ−Ｌ ｖｖ’ｅａｒヘビ積分する
。この結果端子７４上に於ける出力電圧Ｖｖは次式の如
くなる。
ＶＩＩＴ −−Ｃ７６ｖＩＮ （７）一方、
デジタルタップ重み乗算係数の符号ビットがタップ重み
が負であることを表わす場合には、スイッチ７１が閉じ
、コンデンサ７２を放電させる。次いで、スイッチ１−
ｂ乃至Ｎ−ｂが閉じ、従ってコンデンサＣ１乃至ＯＮを
ＶＩＮの電圧へ充電させる。次いで、スイッチ７１が開
く。スイッチ１−ａ乃至Ｎ−ａの選択されたものが閉じ
、それと対応するスイッチ２−８乃至２−ｂが開く。
デジタルタップ重み乗算係数の符号ビットがタップ重み
が負であることを表わす場合には、スイッチ７１が閉じ
、コンデンサ７２を放電させる。次いで、スイッチ１−
ｂ乃至Ｎ−ｂが閉じ、従ってコンデンサＣ１乃至ＯＮを
ＶＩＮの電圧へ充電させる。次いで、スイッチ７１が開
く。スイッチ１−ａ乃至Ｎ−ａの選択されたものが閉じ
、それと対応するスイッチ２−８乃至２−ｂが開く。
従って、スイッチ３−ａ及び７−８が閉じると、スイッ
チ３−ｂ及び７−ｂが開く。
チ３−ｂ及び７−ｂが開く。
選択したスイッチ１−ａ乃至Ｎ−ａを閉じることによっ
て、選択されたコンデンサＣ１乃至ＯＮ ’
が放電され、従って積分用コンデンサ７２上に於いて電
荷を一０８□ＶＩＮへ積分させる。この結果端子７４上
に於ける出力電圧Ｖｗは次式の如くなる。
て、選択されたコンデンサＣ１乃至ＯＮ ’
が放電され、従って積分用コンデンサ７２上に於いて電
荷を一０８□ＶＩＮへ積分させる。この結果端子７４上
に於ける出力電圧Ｖｗは次式の如くなる。
Ｖｓｎ −Ｇ ＶＩＮ （８）６
従うて、乗算−９６はアナログ入力信号をデジタルタッ
プ重みで乗算することが可能である。アナログ入力信号
デジタルタップ重みは正であっても負であっても良い。
プ重みで乗算することが可能である。アナログ入力信号
デジタルタップ重みは正であっても負であっても良い。
本発明の別の実施例を第５図に示しである。第５１Ｉｌ
の実施例は第２図の実施例と類似しており、゛従うてこ
れら両者間に於いては同一の構成要素には同一の参照番
号を付しである。第５図の実施例は第２図の実施例に於
ける様な信号用サンプル・ホールド回路Ｓ＋ 、８ｚ
、Ｓ婁、８４を有しており、また基準用サンプル・ホー
ルド回路８＋ −１゜８２−１．５ｓ−１，８４−１を
有している。信号用サンプル・ホールド回路Ｓ１乃至Ｓ
４は、それらの入力リードをスイッチ１１．１２．１３
゜１４の夫々を介して端子９へ接続している。端子９は
、入力信号Ｘ （ｔ ）を受取り、従ってサンプル・ホ
ールド回路Ｓ１乃至Ｓ４は信号用サンプル・ホールドＷ
！ＡＩＩと呼称される。一方、サンプル・ホールド回路
Ｓ＋ −１乃！！８４−１は、それらの入力リードを基
準電圧（本実施例に於いては基準電圧は接地電圧である
）へ接続されているバス９−１へ接続している。従って
、サンプル・ホールド回１ｉｓｔ −１乃！！８４−１
は基準用サンプル・ホールド回路と呼称される。信号用
サンプル・ホールド回路Ｓ１は物理的に且つ構造的に基
準用サ−ンプル・ホールド回路５１−１に関連しており
、従ってサンプル・ホールド回路Ｓ１及び５１−１は第
５図に餉いて同一の点線で示した四角内に設けである。
の実施例は第２図の実施例と類似しており、゛従うてこ
れら両者間に於いては同一の構成要素には同一の参照番
号を付しである。第５図の実施例は第２図の実施例に於
ける様な信号用サンプル・ホールド回路Ｓ＋ 、８ｚ
、Ｓ婁、８４を有しており、また基準用サンプル・ホー
ルド回路８＋ −１゜８２−１．５ｓ−１，８４−１を
有している。信号用サンプル・ホールド回路Ｓ１乃至Ｓ
４は、それらの入力リードをスイッチ１１．１２．１３
゜１４の夫々を介して端子９へ接続している。端子９は
、入力信号Ｘ （ｔ ）を受取り、従ってサンプル・ホ
ールド回路Ｓ１乃至Ｓ４は信号用サンプル・ホールドＷ
！ＡＩＩと呼称される。一方、サンプル・ホールド回路
Ｓ＋ −１乃！！８４−１は、それらの入力リードを基
準電圧（本実施例に於いては基準電圧は接地電圧である
）へ接続されているバス９−１へ接続している。従って
、サンプル・ホールド回１ｉｓｔ −１乃！！８４−１
は基準用サンプル・ホールド回路と呼称される。信号用
サンプル・ホールド回路Ｓ１は物理的に且つ構造的に基
準用サ−ンプル・ホールド回路５１−１に関連しており
、従ってサンプル・ホールド回路Ｓ１及び５１−１は第
５図に餉いて同一の点線で示した四角内に設けである。
同様に、サンプル・ホールド回路Ｓ−２及び５２−１．
サンプル・ホールド回路Ｓ８及び８＄−１，サンプル・
ホールド回路Ｓ４及び５４−１は物理的に且つ構造的に
互いに関連しているので第５１１に於いて示した夫々の
点線四角内に設けである。
サンプル・ホールド回路Ｓ８及び８＄−１，サンプル・
ホールド回路Ｓ４及び５４−１は物理的に且つ構造的に
互いに関連しているので第５１１に於いて示した夫々の
点線四角内に設けである。
第５図の実施例はまた交虜（クロスポイント）スイッチ
アレイ５１を有しており、それは信号用サンプル・ホー
ルド回路ＳＩ乃至Ｓ４からの出力信号を、第２図の実施
例に関し上述した如く、順番に乗算手段Ｍｌ乃至Ｍ４へ
接続させる。第５図の実施例はまたアナログ交点スイッ
チ５１と同一の構造を有するアナログ交点スイッチ５１
−１を有している。しかしながら、アナログ交点スイッ
チ５１が信号用サンプル・ホールド回路Ｓ１乃至Ｓ４の
出°カリードを乗算手段Ｍｌ乃至Ｍ４へ接続するのと同
一の方法で、アナログ交点スイッチ５１−１は基準用サ
ンプル・ホールド回路５１−１乃！５ｔ−１の出力リー
ドを選択的に乗算手段Ｍ８乃至Ｍ４へ接続させる。従う
て、関連するサンプル・ホールド回路は同一の乗算手段
へ接続される。
アレイ５１を有しており、それは信号用サンプル・ホー
ルド回路ＳＩ乃至Ｓ４からの出力信号を、第２図の実施
例に関し上述した如く、順番に乗算手段Ｍｌ乃至Ｍ４へ
接続させる。第５図の実施例はまたアナログ交点スイッ
チ５１と同一の構造を有するアナログ交点スイッチ５１
−１を有している。しかしながら、アナログ交点スイッ
チ５１が信号用サンプル・ホールド回路Ｓ１乃至Ｓ４の
出°カリードを乗算手段Ｍｌ乃至Ｍ４へ接続するのと同
一の方法で、アナログ交点スイッチ５１−１は基準用サ
ンプル・ホールド回路５１−１乃！５ｔ−１の出力リー
ドを選択的に乗算手段Ｍ８乃至Ｍ４へ接続させる。従う
て、関連するサンプル・ホールド回路は同一の乗算手段
へ接続される。
例えば、信号用サンプル・ホールド回路Ｓ１がアナログ
交点スイッチ５１の動作によって乗算手段Ｍ１へ接続さ
れる場合には、基準用サンプル・ホールド回路Ｓ＋ −
１もまたアナログ交点スイッチ５１−１の動作によりて
乗算手段Ｍ１へ接続される。第２図の実施例に於いて、
信号用サン３プル・ホールドＩＩ Ｎ Ｓ ＋乃至Ｓ４
は連部＃に１子９上に於ける入力電圧ｘ（ｔ’＞をサン
プルする。第５図に示した本発明の実施例に於いては、
信号用サンプル・ホールド回ＩＩ Ｓ ＋乃至Ｓ４が端
子９へ印加される入力電圧Ｘ（ｔ）をサンプルする直Ｉ
Ｉ（又は直前）に於いて、関連する基準用ランプル・ホ
ールド回路Ｓ＋−１乃至５４−１の末々がバス９−１上
で得られる基準電圧をサンプルし且つホールドする。信
号用サンプル・ホールド回路の各々とそれと関連する基
準用サンプル・ホールド回路は密接に整合されており、
且つ実際１幾つかの同一のコンポーネントを共用してい
るので、集積回路輪重の形態に構成される場合には−そ
の様な集積回路＠胃内に於いて物理的に互いに近接して
配設され、従って関連する信号用サンプル・ホールド回
路と基準用サンプル・ホールド回路は実質的に同じ大き
さの電圧誤差を共に受ける可能性がある。従って、信号
用サンプル・ホールド回路Ｓ＋が入力信号Ｘ（ｔ）に応
答して出力電圧ｘ（ｔ） １′−ＶＥ （
尚、ＶＥは電圧誤差）を与える場合には、基準用サンプ
ル・ホールド（ロ）路５１−１は、ゼロ（接地）の入力
信号に応答して出力電圧−ＶＥを与える。従うて、１個
の乗算手段Ｍ＋乃至Ｍ４へ各信号用サンプル・ホールド
回路から出力電圧を印加すると共にそれと関連する基準
用サンプル・ホールド回路からの出力電圧を印加させる
ことによって、誤差電圧ＶＥを除去することが可能とな
り、従って合計手段７からの出力電圧ｙ（ｔ）はサンプ
ル・ホールド回路Ｓ１乃至Ｓ４によって発生される電圧
誤差の影響を受けることが無い。
交点スイッチ５１の動作によって乗算手段Ｍ１へ接続さ
れる場合には、基準用サンプル・ホールド回路Ｓ＋ −
１もまたアナログ交点スイッチ５１−１の動作によりて
乗算手段Ｍ１へ接続される。第２図の実施例に於いて、
信号用サン３プル・ホールドＩＩ Ｎ Ｓ ＋乃至Ｓ４
は連部＃に１子９上に於ける入力電圧ｘ（ｔ’＞をサン
プルする。第５図に示した本発明の実施例に於いては、
信号用サンプル・ホールド回ＩＩ Ｓ ＋乃至Ｓ４が端
子９へ印加される入力電圧Ｘ（ｔ）をサンプルする直Ｉ
Ｉ（又は直前）に於いて、関連する基準用ランプル・ホ
ールド回路Ｓ＋−１乃至５４−１の末々がバス９−１上
で得られる基準電圧をサンプルし且つホールドする。信
号用サンプル・ホールド回路の各々とそれと関連する基
準用サンプル・ホールド回路は密接に整合されており、
且つ実際１幾つかの同一のコンポーネントを共用してい
るので、集積回路輪重の形態に構成される場合には−そ
の様な集積回路＠胃内に於いて物理的に互いに近接して
配設され、従って関連する信号用サンプル・ホールド回
路と基準用サンプル・ホールド回路は実質的に同じ大き
さの電圧誤差を共に受ける可能性がある。従って、信号
用サンプル・ホールド回路Ｓ＋が入力信号Ｘ（ｔ）に応
答して出力電圧ｘ（ｔ） １′−ＶＥ （
尚、ＶＥは電圧誤差）を与える場合には、基準用サンプ
ル・ホールド（ロ）路５１−１は、ゼロ（接地）の入力
信号に応答して出力電圧−ＶＥを与える。従うて、１個
の乗算手段Ｍ＋乃至Ｍ４へ各信号用サンプル・ホールド
回路から出力電圧を印加すると共にそれと関連する基準
用サンプル・ホールド回路からの出力電圧を印加させる
ことによって、誤差電圧ＶＥを除去することが可能とな
り、従って合計手段７からの出力電圧ｙ（ｔ）はサンプ
ル・ホールド回路Ｓ１乃至Ｓ４によって発生される電圧
誤差の影響を受けることが無い。
第６ｗは、信号用サンプル・ホールド回路Ｓ１とそれと
関連する基準用サンプル・ホールド回路Ｓ＋−１の１実
施例を示している。尚、第６図に示したサンプル舎ホー
ルドａ路と同一のサンプル・ホールド回路を使用してサ
ンプル・ホールド目１ｉｓｔ 、５ｔ−１及びＳｚ、５
ｚ−１，及びＳｓ。
関連する基準用サンプル・ホールド回路Ｓ＋−１の１実
施例を示している。尚、第６図に示したサンプル舎ホー
ルドａ路と同一のサンプル・ホールド回路を使用してサ
ンプル・ホールド目１ｉｓｔ 、５ｔ−１及びＳｚ、５
ｚ−１，及びＳｓ。
９ ＠ −１１及び８４．８４−１の多対を形成してい
る。
る。
信号用サンプル・ホールド回路名によって入力電圧Ｘ（
ｔ）をサンプルする場合には、信号φ８が高となり、従
ってスイッチ１１，３０３．３０５を閉じ、Ｍ、０８Ｆ
ＥＴ伝達ゲート２１′６及び２１７をオン状態とさせる
。この時慮に於いて、信号φｓ−１は低であり、従うて
スイッチ１１−１゜３０３−１．３０５−１は開状態に
維持され、且つＭＯ８ＦＥＴ伝達ゲート２１６−１及び
２１７−１はオフ状態である。この様に、ノード２１２
へ印加される入力電圧Ｘ（ｔ）はオペアンプ２１３の非
反転入力リードへ接続される。オペアンプ２１３の出力
リードはスイッチ３０５を介してサンプル・ホールドロ
路Ｓ１の入力リード２１５へ接続されている。オペアン
プ２１３の反転入力リードはスイッチ３０３を介してサ
ンプル・ホールド回路Ｓ１のリード２１４へ接続されて
０る。このように、第３図に示したサンプル・ホールド
ロ路に関連して説明した如く、コンデンサ２１８上に電
圧が貯蔵され、従ってトランジスタ２１９及び２２０は
サンプルされた入力電圧Ｘ（ｔ）に等しい電圧を端子２
２９上へ与える。次を１で、信号φＳが低となり、スイ
ッチ１１，３０３．３０５を開状態とし、且つＭＯ８Ｆ
ＥＴ伝運ゲート２］６及び２１７をオン状態とし、従っ
て該電圧をコンデンサ２１８上ヘスドアし、入力電圧Ｘ
（ｔ）に等しい電圧を端子２２９上に与える。この入力
電圧のサンプルの直後に於いて、基準用サンプル・ホー
ルド回路Ｓ＋ −１が基準電圧をサンプルする。この期
間中、信号φｓ−１は高となり、スイッチ１１−１．３
＝０３−１．３０５−１を閉じ、ＭＯ８ＦＥＴ伝運ゲー
ト２］６−１及び２１７−１をオン状態とさせ、オペア
ンプ２１３の非反転入力リードを接地接続させ、オペア
ンプ２１３の出力リードをサンプル・ホールド回路５１
−１の入力リード２１５−１へ接続させ、オペアンプ２
１３の反転入力リードをサンプル・ホールド回路２１４
−１のリード２１４−１へ接続させる。この様に、第３
！ＩＩのサンプル・ホールド−回路に関し説明した如く
、コンデンサ２１８−１上に電圧がストアされ、従って
端子２２９−１上にサンプルされた入力電圧（この場合
は接地電圧）と等しい電圧を発生させる。
ｔ）をサンプルする場合には、信号φ８が高となり、従
ってスイッチ１１，３０３．３０５を閉じ、Ｍ、０８Ｆ
ＥＴ伝達ゲート２１′６及び２１７をオン状態とさせる
。この時慮に於いて、信号φｓ−１は低であり、従うて
スイッチ１１−１゜３０３−１．３０５−１は開状態に
維持され、且つＭＯ８ＦＥＴ伝達ゲート２１６−１及び
２１７−１はオフ状態である。この様に、ノード２１２
へ印加される入力電圧Ｘ（ｔ）はオペアンプ２１３の非
反転入力リードへ接続される。オペアンプ２１３の出力
リードはスイッチ３０５を介してサンプル・ホールドロ
路Ｓ１の入力リード２１５へ接続されている。オペアン
プ２１３の反転入力リードはスイッチ３０３を介してサ
ンプル・ホールド回路Ｓ１のリード２１４へ接続されて
０る。このように、第３図に示したサンプル・ホールド
ロ路に関連して説明した如く、コンデンサ２１８上に電
圧が貯蔵され、従ってトランジスタ２１９及び２２０は
サンプルされた入力電圧Ｘ（ｔ）に等しい電圧を端子２
２９上へ与える。次を１で、信号φＳが低となり、スイ
ッチ１１，３０３．３０５を開状態とし、且つＭＯ８Ｆ
ＥＴ伝運ゲート２］６及び２１７をオン状態とし、従っ
て該電圧をコンデンサ２１８上ヘスドアし、入力電圧Ｘ
（ｔ）に等しい電圧を端子２２９上に与える。この入力
電圧のサンプルの直後に於いて、基準用サンプル・ホー
ルド回路Ｓ＋ −１が基準電圧をサンプルする。この期
間中、信号φｓ−１は高となり、スイッチ１１−１．３
＝０３−１．３０５−１を閉じ、ＭＯ８ＦＥＴ伝運ゲー
ト２］６−１及び２１７−１をオン状態とさせ、オペア
ンプ２１３の非反転入力リードを接地接続させ、オペア
ンプ２１３の出力リードをサンプル・ホールド回路５１
−１の入力リード２１５−１へ接続させ、オペアンプ２
１３の反転入力リードをサンプル・ホールド回路２１４
−１のリード２１４−１へ接続させる。この様に、第３
！ＩＩのサンプル・ホールド−回路に関し説明した如く
、コンデンサ２１８−１上に電圧がストアされ、従って
端子２２９−１上にサンプルされた入力電圧（この場合
は接地電圧）と等しい電圧を発生させる。
しかしながら、寄生容−結合、リーク、電圧源ノイズ等
の不正確性原因により、端子２２９上に得られる電圧は
Ｘ（ｔ）に等しいものではなく、むしろＸ（ｔ）−ＶＥ
に等しい。尚、ＶＥは端子２２９上で得られる電圧の誤
差成分である。寄生容ｉｉｍ合及びリークに基づくこの
誤差電圧Ｖεの成分は出力信号ｙ（ｔ ）に於ける一定
のパターンノイズを発生させる。非反復的な電圧源ノイ
ズに基づく誤差電圧Ｖｅの成分は出力信９４ ｙ（ｔ
）内にランダムノイズを発生する。コンデンサ２１８及
び２１Ｂ−１が約５ｐｆであり、且つ入力電圧Ｘ（１）
が±３．５ボルトの範囲内の値である場合には、誤差電
圧Ｖεはミリボルトのオーダーである。
の不正確性原因により、端子２２９上に得られる電圧は
Ｘ（ｔ）に等しいものではなく、むしろＸ（ｔ）−ＶＥ
に等しい。尚、ＶＥは端子２２９上で得られる電圧の誤
差成分である。寄生容ｉｉｍ合及びリークに基づくこの
誤差電圧Ｖεの成分は出力信号ｙ（ｔ ）に於ける一定
のパターンノイズを発生させる。非反復的な電圧源ノイ
ズに基づく誤差電圧Ｖｅの成分は出力信９４ ｙ（ｔ
）内にランダムノイズを発生する。コンデンサ２１８及
び２１Ｂ−１が約５ｐｆであり、且つ入力電圧Ｘ（１）
が±３．５ボルトの範囲内の値である場合には、誤差電
圧Ｖεはミリボルトのオーダーである。
同様に、端子２２９−１上で得られる出力電圧番よ０で
はなく、−Ｖｅに等しい。前述した如く、サンプル・ホ
ールド回路５１−１内の各デバイスはサンプル・ホー、
ルド回路ＳＩ内の対応するコンポーネ′ト２密接ゝ整合
ｇ ｔ’Ｌ ｒ ８・更トす＞７ 。
はなく、−Ｖｅに等しい。前述した如く、サンプル・ホ
ールド回路５１−１内の各デバイスはサンプル・ホー、
ルド回路ＳＩ内の対応するコンポーネ′ト２密接ゝ整合
ｇ ｔ’Ｌ ｒ ８・更トす＞７ 。
ル・ホールド１路をモノリシック集積回路輪重として構
成する場合には、サンプル参ホールドロ路Ｓ＋及び５１
−１は物理的に近接して設けられるので、！接した整合
を得ることが可能である。従って、端子２２９及び２２
９−１上で得られる誤差電圧は実質的に等しい値である
。第５図に示した如く、サンプル・ホールド回路Ｓ１の
出力端子２２９はアナログ交点スイッチ５１０１人カリ
ードへ接続されており、同様に基準用サンプル・ホール
ド回路５１−１の出力端子２２９−１はアナログ交点ス
イッチ５１−１の１入力リードへ接続されている。
成する場合には、サンプル参ホールドロ路Ｓ＋及び５１
−１は物理的に近接して設けられるので、！接した整合
を得ることが可能である。従って、端子２２９及び２２
９−１上で得られる誤差電圧は実質的に等しい値である
。第５図に示した如く、サンプル・ホールド回路Ｓ１の
出力端子２２９はアナログ交点スイッチ５１０１人カリ
ードへ接続されており、同様に基準用サンプル・ホール
ド回路５１−１の出力端子２２９−１はアナログ交点ス
イッチ５１−１の１入力リードへ接続されている。
本発明に於いて使用することの可能な乗算手段の１例を
第７図に示しである。乗算手段１９６は、第４ＷＪの乗
算手段９６と類似しており、従って乗算手段９６及び１
９６内の同一の要素には同一の参照番号を付しである。
第７図に示しである。乗算手段１９６は、第４ＷＪの乗
算手段９６と類似しており、従って乗算手段９６及び１
９６内の同一の要素には同一の参照番号を付しである。
しかしながら、第４図の実施例に於いてはスイッチ１−
８ 、２−ａ 、乃至Ｎ−ａの共通側を接地接続させて
いるが、第７図の乗算手段に於いては、端子７７−１を
スイッチ１−ａ、２−ａ乃至Ｎ−８の一端側に共通接続
させている。この端子７７−１は交点スイッチ５１−１
の１出力リ一ドヘ＊ｉｍｂている。第４図の実施例に於
ける様に、端子７７はアナログ交点スイッチ５１の１出
力リードへ接続している。重要なことは、アナログ交点
スイッチ５１及び５１−１の動作は同期が取られており
、従って任意の信号用サンプル・ホールド回路及びそれ
と開運する・基準用サンプル・ホールド回路の両者が同
一の乗算手段へ接続されているということである。従っ
て、信号用サンプル・ホールド回路Ｓ１がアナログ交点
スイッチ５１を介して乗算手段Ｍ１の端子７７へ接続さ
れる場合には、それと関連する基準用サンプル・ホール
ド回路Ｓｓ −，１はアナログ交点スイッチ５１−１を
介して乗算手段Ｍ１の端子７７−１へ接続さ社る。乗算
器１９６の利得は第４図の乗算１１９６に関し上述した
のと同一の方法に於いて選択されるので、その説明は割
愛する。利得が選択されると、選択されたスイッチ１−
ｂ乃至Ｎ−ｂは選択されたコンデンサＣ１乃至ＯＮをＸ
（ｔ）−Ｖｅの電圧と等しい電圧へ充電する。尚、Ｘ（
ｔ）は出力端が乗算器１９６の端子７７へ接続されてい
る信号用サンプル・ホールドロ路によってサンプルされ
る電圧である。この様な動作により端子７４上に一〇、
、 （Ｘ （ｔ ） −ＶＥ ）に等しい値の出力電圧
ｙ（ｔ ）が与えられる。尚、Ｇｙｅは乗算１１９６の
利得である。次いで、閉じられているスイッチミーｂ乃
至Ｎ−ｂが開き、それらの対応するスイッチ１−ａ乃至
Ｎ−ａが閉じ、従って乗算手段１９６の端子７７−１に
接続されている基準用サンプルΦホールド回路から得ら
れる誤差電圧−ＶＥを選択されたコンデンサＣ１乃至Ｏ
Ｎへ接続させる。この動作により、積分用コンデンサ７
８上の誤差電圧−ＶＥが積分され、その結果出力電圧ｙ
（ｔ ） ＝ −Ｇ７＠ （−ＶＥ ）−（−Ｇ？
、 （Ｘ （ｔ ） −ＶＥ ） ）又はｙ（ｔ ）−
Ｇ、、Ｘ（ｔ）が得られる。従って、誤差電圧ＶＥに起
因する出力電圧Ｖ（ｔ）に与える影響は除去され、従う
て一定のパターンノイズ及び電圧源ノイズに起因するラ
ンダムノイズが取除かれ、その結果本発明に基づいて構
成されるトランスバーサルフィルタのダイナミックレン
ジ（動的範囲）を従来のトランスバーサルフィルタのも
のと比べて増大することを可能としている。換言すると
、本発明に基づいて構成されるトランスバーサルフィル
タは、従来のトランスバーサルフィルタと比較して、小
さな入力信号Ｘ（ｔ）に正確に応答することが可能なも
のである。電圧源ノイズが出力電圧１ｔ）に与える影響
を取除いているということは、ソースホロワを使用する
回路に於いて称。
８ 、２−ａ 、乃至Ｎ−ａの共通側を接地接続させて
いるが、第７図の乗算手段に於いては、端子７７−１を
スイッチ１−ａ、２−ａ乃至Ｎ−８の一端側に共通接続
させている。この端子７７−１は交点スイッチ５１−１
の１出力リ一ドヘ＊ｉｍｂている。第４図の実施例に於
ける様に、端子７７はアナログ交点スイッチ５１の１出
力リードへ接続している。重要なことは、アナログ交点
スイッチ５１及び５１−１の動作は同期が取られており
、従って任意の信号用サンプル・ホールド回路及びそれ
と開運する・基準用サンプル・ホールド回路の両者が同
一の乗算手段へ接続されているということである。従っ
て、信号用サンプル・ホールド回路Ｓ１がアナログ交点
スイッチ５１を介して乗算手段Ｍ１の端子７７へ接続さ
れる場合には、それと関連する基準用サンプル・ホール
ド回路Ｓｓ −，１はアナログ交点スイッチ５１−１を
介して乗算手段Ｍ１の端子７７−１へ接続さ社る。乗算
器１９６の利得は第４図の乗算１１９６に関し上述した
のと同一の方法に於いて選択されるので、その説明は割
愛する。利得が選択されると、選択されたスイッチ１−
ｂ乃至Ｎ−ｂは選択されたコンデンサＣ１乃至ＯＮをＸ
（ｔ）−Ｖｅの電圧と等しい電圧へ充電する。尚、Ｘ（
ｔ）は出力端が乗算器１９６の端子７７へ接続されてい
る信号用サンプル・ホールドロ路によってサンプルされ
る電圧である。この様な動作により端子７４上に一〇、
、 （Ｘ （ｔ ） −ＶＥ ）に等しい値の出力電圧
ｙ（ｔ ）が与えられる。尚、Ｇｙｅは乗算１１９６の
利得である。次いで、閉じられているスイッチミーｂ乃
至Ｎ−ｂが開き、それらの対応するスイッチ１−ａ乃至
Ｎ−ａが閉じ、従って乗算手段１９６の端子７７−１に
接続されている基準用サンプルΦホールド回路から得ら
れる誤差電圧−ＶＥを選択されたコンデンサＣ１乃至Ｏ
Ｎへ接続させる。この動作により、積分用コンデンサ７
８上の誤差電圧−ＶＥが積分され、その結果出力電圧ｙ
（ｔ ） ＝ −Ｇ７＠ （−ＶＥ ）−（−Ｇ？
、 （Ｘ （ｔ ） −ＶＥ ） ）又はｙ（ｔ ）−
Ｇ、、Ｘ（ｔ）が得られる。従って、誤差電圧ＶＥに起
因する出力電圧Ｖ（ｔ）に与える影響は除去され、従う
て一定のパターンノイズ及び電圧源ノイズに起因するラ
ンダムノイズが取除かれ、その結果本発明に基づいて構
成されるトランスバーサルフィルタのダイナミックレン
ジ（動的範囲）を従来のトランスバーサルフィルタのも
のと比べて増大することを可能としている。換言すると
、本発明に基づいて構成されるトランスバーサルフィル
タは、従来のトランスバーサルフィルタと比較して、小
さな入力信号Ｘ（ｔ）に正確に応答することが可能なも
のである。電圧源ノイズが出力電圧１ｔ）に与える影響
を取除いているということは、ソースホロワを使用する
回路に於いて称。
に重要なことである。何故ならば、ソースホロワは本質
的に劣った電圧源ノイズ拒否能力を有するものだからで
ある。
的に劣った電圧源ノイズ拒否能力を有するものだからで
ある。
以上、本発明の具体的構成に付いて詳細に説明したが、
本発明はこれら具体例に限定されるべきものでは無く、
本発明の技術的範囲を逸脱することなしに種々の変形が
可能であることは勿論である。
本発明はこれら具体例に限定されるべきものでは無く、
本発明の技術的範囲を逸脱することなしに種々の変形が
可能であることは勿論である。
第１図は典型的なトランスバーサルフィルタを示したブ
ロック線図、第２図゛は本発明に基づいて構成されたト
ランスバーサルフィルタの１例を示したｉｕｉ図、第３
図は第２図に示した回路内に於いて使用されるサンプル
・ホールド回路の１例を示した回路図、第４図は第２図
に示したトランスバーサルフィルタ内に於いて使用され
る乗算手段の構成を示した回路図、第５図は本発明に基
づいて構成されるトランスバーサルフィルタの別の実施
例を示したｌ１り第６図は第５図に示した回路内に於い
て使用される１組のサンプル・ホールドａｉｍを示した
回路図、第７図は第５図に示したトランスバーサルフィ
ルタに於いて使用される乗算手段の１構成例を示した回
路図、である。 （符号の説明） ７： 合計手段 ８： 出力端子 ９： 入力端子 １０： トランスバーサルフィルタ １１．１２，１３．１４ ： スイッチ５１： アナ
ログ交点スイッチ Ｓ： サンプル・ホールド回路 Ｍ： 乗＊Ｓ 特許出願人 アメリカン マイクロシステムズ。 インコーポレイテッド 昭和５７年１２月 ６日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５７年 特 許 馴 第 １
９０６９０ 号２、発明の名称 書込み可能なト
ランスバーサルフィルタ３、補正をする者 事件との関係 特許出願人 名称 アメリカン マイクロシステムズ、インコーポ
レイテッド４、代理人 ５、補正命令の日付 自 発 ６、補正により増加する発明の数 な し７、補正
の対象 図 面 ８、補正の内容 別紙の通り
ロック線図、第２図゛は本発明に基づいて構成されたト
ランスバーサルフィルタの１例を示したｉｕｉ図、第３
図は第２図に示した回路内に於いて使用されるサンプル
・ホールド回路の１例を示した回路図、第４図は第２図
に示したトランスバーサルフィルタ内に於いて使用され
る乗算手段の構成を示した回路図、第５図は本発明に基
づいて構成されるトランスバーサルフィルタの別の実施
例を示したｌ１り第６図は第５図に示した回路内に於い
て使用される１組のサンプル・ホールドａｉｍを示した
回路図、第７図は第５図に示したトランスバーサルフィ
ルタに於いて使用される乗算手段の１構成例を示した回
路図、である。 （符号の説明） ７： 合計手段 ８： 出力端子 ９： 入力端子 １０： トランスバーサルフィルタ １１．１２，１３．１４ ： スイッチ５１： アナ
ログ交点スイッチ Ｓ： サンプル・ホールド回路 Ｍ： 乗＊Ｓ 特許出願人 アメリカン マイクロシステムズ。 インコーポレイテッド 昭和５７年１２月 ６日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５７年 特 許 馴 第 １
９０６９０ 号２、発明の名称 書込み可能なト
ランスバーサルフィルタ３、補正をする者 事件との関係 特許出願人 名称 アメリカン マイクロシステムズ、インコーポ
レイテッド４、代理人 ５、補正命令の日付 自 発 ６、補正により増加する発明の数 な し７、補正
の対象 図 面 ８、補正の内容 別紙の通り
Claims (1)
- 【特許請求の範囲】 １、入力信号をフィルタする方法に於いて、選定時間開
隔でもって前記入力信号をサンプルすると共にＮ個のサ
ンプルした入力信号を順次第１複数個であるＮ個のサン
プル台ホールド手段の１つにストアし、選定時間間層で
もって基準電圧をサンプルすると共にＮ個のサンプルし
た基準電圧を順次第２複数個であるＮ個のサンプル・ホ
ールド手段の１つにストアし、Ｎ複数個の乗算手段の各
々にＮ複数個の乗算係数の１つをストアし、前記Ｎ個の
サンプルした基準電圧の各々を前記Ｎ個の乗算手段の固
有の１つへ接続させ、前記Ｎ個のサンプルした入力信号
の各々を前記Ｎ個の乗算手段の固有の１つへ接続させて
Ｎ複数−の乗算した信号を供給し、前記Ｎ個の乗算した
信号を加算する、上記各工程を有することを特徴とする
方法。 ２、上記第１項に於いて、前記−出力信号が次式で表わ
されるこ′とを特徴とする方法。 −１ Ｖ（ｔ ） −時間ｔに於ける出力信号ａｊ −Ｊ
番目の乗算手段の乗算係数Ｘ （ｔ −Ｊ ） −時
間（ｔ −Ｊ ）に於ける入力信号。 ３、フィルタされるべき入力信号を受取る為の第１入力
端子と、Ｎを選択された正整数とし各々が入力リード及
び出力リードを具備したＮ複数個の信号用サンプル・ホ
ールド手段と、各々が第１人力リードと第２人力リード
と出力リードとを興−したＮ複数個の乗算手段と、前記
各乗算手段の出力リードを出力端子を具備した合計手段
へ接続させる手段とを有するプログラム可能なトランス
バーサルフィルタに於いて、前記フィルタが、基準電圧
を受取る為の第２入力端子を有しており、各々が入力リ
ードと出力リードとを具備したＮ複数個の基準用サンプ
ル・ホールド手段を有しており、前記複数個の信号用サ
ンプル会ホールド手段の選択した１つのものの入力リー
ドを前記第１入力端子へ接続させる為の第１複数個のＮ
個のスイッチ手段を有しており、前記複数個の基準用サ
ンプル・ホールド手段の選択した１つのものの入力リー
ドを前記第２入力端子へ接続させる為の第２複数個のＮ
−のスイッチ手段を有しており、前記第１複数個のＮ個
の信号用サンプル・ホールド手段の任意の１つのものの
出力リードを前記Ｎ個の乗算手段の任意の１つのものの
前記第１人力リードへ接続させる第１交点スイッチを形
成する複数個のＮＸＮ−のスイッチ手段を有しており、
前記第２複数個のＮ個の基準用サンプル・ホールド回路
の任意の１つのものの出力り・−ドを前記Ｎ個の乗算手
段の任意の１つのものの前記第２人力リードへ接続させ
る第２交虜スイツチを形成する複数個のＮＸＮ個のスイ
ッチ手段を有しており、前記第１複数個のＮ個のスイッ
チ手段の１個を順次閉成させて前記複数個のＮ個の信号
用サンプル・ホールド手段内へＮ個の従前の時間に於い
てサンプルした入力信号をストアさせる信号用サンプル
・ホールド制御手段を有しており、前記第２複数個のＮ
個のスイッチ手段の１個を順次閉成して前記第２複数個
のＮ個のサンプル・ホールド手段内へＮ個の従前の時−
に於いてサンプルした基準信号をストアさせる基準用サ
ンプル・ホールド制御手段を有しており、前記第１交点
スイッチを動作して前記第１複数個のＮ個のサンプル・
ホールド手段の各々を選択した乗算手段の前記第１人カ
リードヘ接続させる第１交点スイッチ制御手段を有しで
おり、前記第２交点スイッチを動作して前記第２複数個
のＮ個のサンプル・ホールド手段の各々を遍、択した乗
算手段の第２人力リードへ接続させる第２交点スイッチ
制御手段を有しており、前記入力信号がフィルタされる
と共に前記第１複数個のサンプル・ホールド手段によっ
て発生される信号誤差が相戦され前記出力端子上にフィ
ルタされ １゜た出力信号を提供することを特徴
とするフィルタ。 ４、上記第３項に於いて、ｋ番目の従前の信号サンプル
を有するサンプル・ホールド手段の出力リード及びに番
目の従前の基準信号サンプルを有するサンプシリホール
ド１路の出力リードかに番目の乗算手段の第１人力リー
ド及び第２人力リードへ夫々接続されており、１≦に≦
Ｎであることを特徴とするフィルタ。 ５、上記第３項＆：於シ１て、前記出力信号が次式で表
わされることを特徴とするフィルタ。 −１ 尚、Ｖａｔ ） −時間ｔに於ける出力信号ａｊ
−Ｊ番目の乗算手段の乗算係数Ｘ （ｔ −Ｊ ）
−時−（ｔ −Ｊ ’）に於ける入力信号。 ・ ６、上記第３項乃至第５項の内の何れか１項に於いて、
前記スイッチ手段が金属−酸化ｍ−シリコン（ＭＯＳ）
デバイスであることを特徴とするフィルタ。 ７、上記第３項乃至第５項の内の何れか１項に於いて、
前記１醤目の信号用サンプル・ホールド手段と前記１番
目の基準用サンプル・ホールド手段（１≦１≦Ｎ）が、
非反転入力リードと反転入力リードと出力リードとを具
備したオペアンプを有しており、基準電圧に接続された
第１プレートを具備すると共に第２プレートを具備した
第１コンデンサを有しており、前記第１コンデンサの前
記第２プレートに接続された入力リードを具備すると共
に出力リードを具備した第１アンプ手段を有しており、
前記入力信号をサンプルする期間中前記オペアンプの前
記出力リードを前記第１コンデンサの前記第２プレート
へ接続させる第１人力スイッチ手段を有しており、前記
入力信号をサンプルする期間中前記アンプ手段の前記出
力り一ドを前記オペアンプの前記反転入力リードへ接続
させる第１出力スイッチ手段を有しており、基準電圧へ
接続された第１プレートな具−すると共に第２プレート
を具備した第２コンデンサを有しており、前記１１２コ
ンデンサの前記第２プレートへ接続された入力リードを
具備すると共に出力リードを具備した第２アンプ手段を
有しており、前記基準信号をサンプルする期間中前記オ
ペアンプの前記出力リードを前記第２コンデンサの前記
第２プレートへ接続させる第２人力スイッチ手段を有し
ており、前記基準電圧をサンプルする期間中前記第２ア
ンプ手段の前記出力リードを前記オペアンプの前記反転
入力リードへ接続させる第２出力スイッチ手段を有して
おり、前記入力信・号のサンプリング期間中前記第１コ
ンデンサが十分な値に充電されてサンプリング期間中前
記入力信号と誤差電圧とを加えた電圧を前記第１アンプ
手段の前記出力リード上に発生させて前記第１コンデン
サ上の電荷従って前記第１アンプ手段の前記出力リード
上の電圧を前記入力手段が前記１番目の信号用サンプル
・ホールド手段によってサンプルされる期間中実質的に
一定に維持され、且つ前記基準電圧のサンプリング期間
中前記第２コンデンサが十分な値に充電されて一すンプ
リング期閤中前記基準信号と誤差電圧とを加えた電圧を
前記第２アンプ手段の前記出力リード上に発生させて前
記第２コンデンサ上の電荷従って前記第２アンプ手段の
前記出力リード上の電圧を前記基準電圧が前記１番目の
基準用サンプル・ホールド手段によってサンプルされな
い期間中実質的に一定に維持することを特徴とするフィ
ルタ。 ８、上記第３項乃至第５項の内の何れか１項に於いて、
前記各乗算手段が、誤差電圧を含む入力信号を受取る為
の第１入力端子を有しており、誤差電圧を含む基準信号
を受取る為の第２入力端子を有しており、各々が第１プ
レートと第２プレートとを具備した複数個のＰ個のコン
デンサを有しており、前記Ｐ複数個のコンデンサの各々
の前記第１プレートに接続されている反転入力リードと
基準電圧に接続されている非反転入力リードと出力リー
ドとを具備したオペアンプを有しており、前記反転入力
リードと前記出力リードとの間に接続されている積分用
コン゛デンサを有しており、前記Ｐ個のコンデンサの各
々の前記第２プレートを ｒ前記基準信号又は前記
入力端子の何れかへ接続させる複数個のＰ個のスイッチ
手段を有しており、乗算係数に応答し前記−分用コンデ
ンサ上の電荷を積分する為に前記Ｐ複数個のスイッチ手
段を操作する手段を有しており、前記オペアンプの前記
出力リード上に前記アナログ入力信号、かう前記誤差電
圧を差引いたものと前記乗算係数との積に等しい出力信
号を供給することを特徴とするフィルタ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/316,183 US4470126A (en) | 1981-10-29 | 1981-10-29 | Programmable transversal filter |
| US316183 | 1994-09-30 | ||
| US346470 | 1999-07-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5884520A true JPS5884520A (ja) | 1983-05-20 |
| JPH0380365B2 JPH0380365B2 (ja) | 1991-12-24 |
Family
ID=23227886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57190690A Granted JPS5884520A (ja) | 1981-10-29 | 1982-10-29 | トランスバーサルフィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4470126A (ja) |
| JP (1) | JPS5884520A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196909A (ja) * | 1988-02-01 | 1989-08-08 | Sony Corp | ディジタルフィルタ |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4633425A (en) * | 1981-10-13 | 1986-12-30 | Intel Corporation | Switched capacitor filter utilizing a differential input and output circuit |
| US4555668A (en) * | 1983-10-14 | 1985-11-26 | American Microsystems, Inc. | Gain amplifier |
| JPH0775302B2 (ja) * | 1985-04-08 | 1995-08-09 | ソニー株式会社 | ｎ次フイルタの構成方法 |
| US4811259A (en) * | 1985-09-27 | 1989-03-07 | Cogent Systems, Inc. | Limited shift signal processing system and method |
| JPS6468130A (en) * | 1987-09-09 | 1989-03-14 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
| JPH04251389A (ja) * | 1991-01-08 | 1992-09-07 | Canon Inc | 演算装置 |
| JP2985996B2 (ja) * | 1992-11-27 | 1999-12-06 | 株式会社高取育英会 | 乗算回路 |
| JP3219880B2 (ja) * | 1992-12-22 | 2001-10-15 | 株式会社鷹山 | 乗算回路 |
| JP3055739B2 (ja) * | 1993-01-13 | 2000-06-26 | シャープ株式会社 | 乗算回路 |
| US5325322A (en) * | 1993-06-14 | 1994-06-28 | International Business Machines Corporation | High-speed programmable analog transversal filter having a large dynamic range |
| US5396442A (en) * | 1993-10-19 | 1995-03-07 | Yozan Inc. | Multiplication circuit for multiplying analog inputs by digital inputs |
| US5485416A (en) * | 1994-05-05 | 1996-01-16 | Ward; Calvin B. | Computational circuit based on capacitor arrays |
| US7173551B2 (en) | 2000-12-21 | 2007-02-06 | Quellan, Inc. | Increasing data throughput in optical fiber transmission systems |
| US7307569B2 (en) | 2001-03-29 | 2007-12-11 | Quellan, Inc. | Increasing data throughput in optical fiber transmission systems |
| US7149256B2 (en) | 2001-03-29 | 2006-12-12 | Quellan, Inc. | Multilevel pulse position modulation for efficient fiber optic communication |
| DE60238602D1 (de) | 2001-04-04 | 2011-01-27 | Quellan Inc | Verfahren und system zum decodieren von mehrpegelsignalen |
| US7212580B2 (en) | 2002-02-15 | 2007-05-01 | Quellan, Inc. | Multi-level signal clock recovery technique |
| AU2003217947A1 (en) | 2002-03-08 | 2003-09-22 | Quellan, Inc. | High speed analog-to-digital converter using a unique gray code having minimal bit transitions |
| WO2004008782A2 (en) | 2002-07-15 | 2004-01-22 | Quellan, Inc. | Adaptive noise filtering and equalization |
| WO2004045078A2 (en) * | 2002-11-12 | 2004-05-27 | Quellan, Inc. | High-speed analog-to-digital conversion with improved robustness to timing uncertainty |
| US7804760B2 (en) | 2003-08-07 | 2010-09-28 | Quellan, Inc. | Method and system for signal emulation |
| GB2421674B (en) | 2003-08-07 | 2006-11-15 | Quellan Inc | Method and system for crosstalk cancellation |
| JP4510832B2 (ja) | 2003-11-17 | 2010-07-28 | ケラン インコーポレイテッド | アンテナ干渉消去のための方法およびシステム |
| US7616700B2 (en) | 2003-12-22 | 2009-11-10 | Quellan, Inc. | Method and system for slicing a communication signal |
| US7522883B2 (en) | 2004-12-14 | 2009-04-21 | Quellan, Inc. | Method and system for reducing signal interference |
| US7725079B2 (en) | 2004-12-14 | 2010-05-25 | Quellan, Inc. | Method and system for automatic control in an interference cancellation device |
| WO2007127369A2 (en) | 2006-04-26 | 2007-11-08 | Quellan, Inc. | Method and system for reducing radiated emissions from a communications channel |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5156156A (ja) * | 1974-09-17 | 1976-05-17 | Westinghouse Electric Corp | |
| US3987293A (en) * | 1975-08-04 | 1976-10-19 | Sperry Rand Corporation | Programmable general purpose analog filter |
| US4012627A (en) * | 1975-09-29 | 1977-03-15 | The United States Of America As Represented By The Secretary Of The Navy | Distribution-free filter |
| US4063200A (en) * | 1976-02-10 | 1977-12-13 | Westinghouse Electric Corporation | Hybrid multiplexed filter |
| US4120035A (en) * | 1977-08-16 | 1978-10-10 | International Business Machines Corporation | Electrically reprogrammable transversal filter using charge coupled devices |
| US4218752A (en) * | 1978-04-11 | 1980-08-19 | Texas Instruments Incorporated | Charge-transfer programmable filter |
| FR2441961A1 (fr) * | 1978-11-17 | 1980-06-13 | Thomson Csf | Filtre a transfert de charges electriques, programmable numeriquement |
| US4264983A (en) * | 1979-03-19 | 1981-04-28 | Tektronix, Inc. | Time-multiplexed CCD transversal filter |
| EP0024011B1 (de) * | 1979-08-09 | 1983-08-31 | Siemens Aktiengesellschaft | Elektrische Filterschaltung unter Verwendung von wenigstens einer simulierten Induktivität, die gesteuerte Schalter, Kondensatoren und Verstärker enthält |
-
1981
- 1981-10-29 US US06/316,183 patent/US4470126A/en not_active Expired - Lifetime
-
1982
- 1982-10-29 JP JP57190690A patent/JPS5884520A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196909A (ja) * | 1988-02-01 | 1989-08-08 | Sony Corp | ディジタルフィルタ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0380365B2 (ja) | 1991-12-24 |
| US4470126A (en) | 1984-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5884520A (ja) | トランスバーサルフィルタ | |
| EP0078674B1 (en) | Programmable transversal filter and method of filtering a signal | |
| EP0322063B1 (en) | Circuit arrangement for processing sampled analogue electrical signals | |
| KR960005365B1 (ko) | 샘플된 아날로그 전기 신호 처리용 회로 장치 | |
| JPS5835670A (ja) | スイッチト・キヤパシタ積分器 | |
| JP2835347B2 (ja) | サンプリンングされたアナログ電流蓄積用回路 | |
| US4873661A (en) | Switched neural networks | |
| US5325322A (en) | High-speed programmable analog transversal filter having a large dynamic range | |
| US5012133A (en) | Circuit arrangement for processing sampled analog electrical signals | |
| US5736909A (en) | Monolithic continuous-time analog filters | |
| US4218752A (en) | Charge-transfer programmable filter | |
| White et al. | Charge-coupled device (CCD) adaptive discrete analog signal processing | |
| Vallancourt et al. | Sampled-current circuits | |
| US3852619A (en) | Signal shaping circuit | |
| EP0621550B1 (en) | Method and apparatus for processing signals | |
| US4451820A (en) | Charge redistribution integratable D/A convertor | |
| US6727749B1 (en) | Switched capacitor summing system and method | |
| US4110835A (en) | Bucket brigade circuit for signal scaling | |
| GB2111780A (en) | Improvements in or relating to amplifier systems | |
| US6404262B1 (en) | Switched capacitor integrator using unity gain buffers | |
| US4151429A (en) | Differential charge sensing circuit for MOS devices | |
| Haken et al. | A general purpose 1024-stage electronically programmable transversal filter | |
| CN115087990A (zh) | 神经放大器、神经网络和传感器设备 | |
| JPS5982699A (ja) | 信号をサンプルホ−ルドする回路と方法 | |
| Eversole et al. | A completely integrated thirty-two-point chirp Z transform [CCD IC realisation] |