JPS5884354A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS5884354A JPS5884354A JP56183303A JP18330381A JPS5884354A JP S5884354 A JPS5884354 A JP S5884354A JP 56183303 A JP56183303 A JP 56183303A JP 18330381 A JP18330381 A JP 18330381A JP S5884354 A JPS5884354 A JP S5884354A
- Authority
- JP
- Japan
- Prior art keywords
- information
- code
- data
- storage means
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ処理装置に関し、特に大容量高速バッフ
ァ記憶手段を有するデータ処理装置に関する。
ァ記憶手段を有するデータ処理装置に関する。
一般に主記憶装置（以下ＭＭＵと称する）と磁気ディス
ク等の磁気記憶手段（以下ＭＤＵと称する）との間でデ
ータの授受を行なうデータ処理装置においては冗長性を
持ｆｃ表い情報のみをアクセスしたのでは成る程度のエ
ラーの発生は避けることができないので一定のビット数
又は一定のノくイト数を一単位とする単位情報毎にチェ
ック符号を付加して書込みを行ない、読み出したチェッ
ク符号を含むデータについてエラーチェックを行ない、
エラーが検出されたときには何らかの方法でエラーの訂
正を行なう必要がある。
ク等の磁気記憶手段（以下ＭＤＵと称する）との間でデ
ータの授受を行なうデータ処理装置においては冗長性を
持ｆｃ表い情報のみをアクセスしたのでは成る程度のエ
ラーの発生は避けることができないので一定のビット数
又は一定のノくイト数を一単位とする単位情報毎にチェ
ック符号を付加して書込みを行ない、読み出したチェッ
ク符号を含むデータについてエラーチェックを行ない、
エラーが検出されたときには何らかの方法でエラーの訂
正を行なう必要がある。
従来のデータ処理装置で用いらｎているエラーの訂正方
法にはソフトウェアが介入する方法とノ・−ドウエアの
みで行なう方法とがある。
法にはソフトウェアが介入する方法とノ・−ドウエアの
みで行なう方法とがある。
従来の２種類の方法について基本的な手順を述べると先
ずソフトウェアが介入する方法はＭＭＵから中央処理装
置１１（以下ＣＰＵと称する）のノ（ラフ１記憶手段を
介して送らｎる一連の情報は一定のデータ幅（数十ビッ
ト程度）の並列信号を一単位として逐次磁気記憶手段制
御装置（以下ＭＤＣＵと称する）に送）込まｆる。この
並列信号はＭＤＣＵ内に設置らｎた符号器によりて前記
の一単位毎に直列信号に変換されると共にチェック符号
を付加さｎ７’を直列信号の形の符号語となり逐次ＭＤ
ＵＫ誉き込まｆＬる。Ｌ出しの場合にはＭＤＵから読み
出さｎた直列信号の形の前記の符号語はＭＤＣＵ内に設
けられた復号器によって前記の一単位の情報とチェック
符号とからなる茗列信号に逐次復元さｔＬＣＰ Ｕを介
して一単位の情報のみが逐次ＭＭＵに転送−５ｎる。こ
の転送動作とは別にＭ Ｄ ＣＵ内に設けられたエラー
チェック回路が各符号語毎にエラーの有無をチェックし
エラーが検出さｔ′した相合にはＭＤＣＵはＣＰＵに対
して一単位の情報についての転送終了の通知と共に訂正
すべきエラーがＭＭＵ内のどのアドレスに発生している
かということを示すコメントを送出する。この情報を受
けたＣＰＵはシステムプログラムに転送終了を通知する
と共にＭＭＵ内のどのアドレスにエラーが発生している
かということを通知する。
ずソフトウェアが介入する方法はＭＭＵから中央処理装
置１１（以下ＣＰＵと称する）のノ（ラフ１記憶手段を
介して送らｎる一連の情報は一定のデータ幅（数十ビッ
ト程度）の並列信号を一単位として逐次磁気記憶手段制
御装置（以下ＭＤＣＵと称する）に送）込まｆる。この
並列信号はＭＤＣＵ内に設置らｎた符号器によりて前記
の一単位毎に直列信号に変換されると共にチェック符号
を付加さｎ７’を直列信号の形の符号語となり逐次ＭＤ
ＵＫ誉き込まｆＬる。Ｌ出しの場合にはＭＤＵから読み
出さｎた直列信号の形の前記の符号語はＭＤＣＵ内に設
けられた復号器によって前記の一単位の情報とチェック
符号とからなる茗列信号に逐次復元さｔＬＣＰ Ｕを介
して一単位の情報のみが逐次ＭＭＵに転送−５ｎる。こ
の転送動作とは別にＭ Ｄ ＣＵ内に設けられたエラー
チェック回路が各符号語毎にエラーの有無をチェックし
エラーが検出さｔ′した相合にはＭＤＣＵはＣＰＵに対
して一単位の情報についての転送終了の通知と共に訂正
すべきエラーがＭＭＵ内のどのアドレスに発生している
かということを示すコメントを送出する。この情報を受
けたＣＰＵはシステムプログラムに転送終了を通知する
と共にＭＭＵ内のどのアドレスにエラーが発生している
かということを通知する。
システムプログラム絋これらの通知を受けてノアトウエ
ア命令によってＭＭＵ内に転送さｎた情報の訂正を行な
い、この訂正が終了したときに始めてＭＤＵから送らｎ
＊一単位の情報が有効になる。
ア命令によってＭＭＵ内に転送さｎた情報の訂正を行な
い、この訂正が終了したときに始めてＭＤＵから送らｎ
＊一単位の情報が有効になる。
次にハードウェアのみでエラーの訂正を行なう方法にお
いてｉＩ、ＭＤＣＵ内に設けるバッファ記憶手段の容量
が一回の転送で授受さｎる一連の情報のビット数の最大
値（数十メガビット程度）以上に設定され、上記のソフ
トウェアが介入する方法と同様な手順でＭＤＵに書き込
まれた符号語を読み出したとき、−回の転送で授受さす
るチェック符号を含む一連のデータが全てバッファ記憶
手段に一時的に格納され、ＭＤＣＵ内に設けたエラーチ
ェック回路によってバッファ記憶手段に一時的に格納さ
ｎた一連のデータが前記の各符号語毎に逐次チェックさ
ｆＬ、エラーが発生しているときにはＭＤＣＬＩ内圧設
けたエラー訂正回路によって単位情報毎罠逐次エラーの
訂正が行なわｎ１訂正ずみの有効な情報が前記の単位情
報毎に述次ＣＰＵ＝ｉ介してＭ Ｍ Ｕに転送さｎてい
る。
いてｉＩ、ＭＤＣＵ内に設けるバッファ記憶手段の容量
が一回の転送で授受さｎる一連の情報のビット数の最大
値（数十メガビット程度）以上に設定され、上記のソフ
トウェアが介入する方法と同様な手順でＭＤＵに書き込
まれた符号語を読み出したとき、−回の転送で授受さす
るチェック符号を含む一連のデータが全てバッファ記憶
手段に一時的に格納され、ＭＤＣＵ内に設けたエラーチ
ェック回路によってバッファ記憶手段に一時的に格納さ
ｎた一連のデータが前記の各符号語毎に逐次チェックさ
ｆＬ、エラーが発生しているときにはＭＤＣＬＩ内圧設
けたエラー訂正回路によって単位情報毎罠逐次エラーの
訂正が行なわｎ１訂正ずみの有効な情報が前記の単位情
報毎に述次ＣＰＵ＝ｉ介してＭ Ｍ Ｕに転送さｎてい
る。
以上に述べたように従来のソフトウェアが介入する方法
では前記の単位情報毎にソフトウェアが介入してデータ
の訂正を行なうので訂正に９する時間がかかり前記の一
連の清掃を転送するには合計時間が非常に長くなるとい
う欠点があシ、又、ハードウェアのみで訂正を行なう方
法ではＭＤＣＵ内のバッファ記憶手段の容量が非常に大
きく次ってハードウェアのコストが増大するという問題
があるにもかかわらず、バッファ記憶手段に前記の一連
のす−タをすべて一時的に格納してｔ・らエラーチェッ
ク、エラー訂正、転送の動作を開始するので合計の転送
時間はプログラムが介入する方法に比して儲かじ４−短
細さｎ攻いという欠点がある。
では前記の単位情報毎にソフトウェアが介入してデータ
の訂正を行なうので訂正に９する時間がかかり前記の一
連の清掃を転送するには合計時間が非常に長くなるとい
う欠点があシ、又、ハードウェアのみで訂正を行なう方
法ではＭＤＣＵ内のバッファ記憶手段の容量が非常に大
きく次ってハードウェアのコストが増大するという問題
があるにもかかわらず、バッファ記憶手段に前記の一連
のす−タをすべて一時的に格納してｔ・らエラーチェッ
ク、エラー訂正、転送の動作を開始するので合計の転送
時間はプログラムが介入する方法に比して儲かじ４−短
細さｎ攻いという欠点がある。
このような従来の方法による欠点はＭＤＵＫ：記憶させ
た情報のうち参照頻度の高い情報の一部を大容量高速バ
ッファ記憶手段（キャッシュメモリ、月下Ｃｉシυと称
する）に記憶させることによって処理能カイ向上せり、
めたデータ処理装置においても共通に存在する。
た情報のうち参照頻度の高い情報の一部を大容量高速バ
ッファ記憶手段（キャッシュメモリ、月下Ｃｉシυと称
する）に記憶させることによって処理能カイ向上せり、
めたデータ処理装置においても共通に存在する。
本発明の目的は従来の欠点を除きＭＤＵから読み出さｎ
た情報に含まれる工２−を訂正し有効な情報に修正し文
転送する時間を短縮せしめたデータ処理装置を提供する
ことにある。
た情報に含まれる工２−を訂正し有効な情報に修正し文
転送する時間を短縮せしめたデータ処理装置を提供する
ことにある。
木兄ば猛ｔ＠ｔａＭＭＵとＭＤＵと該ＭＤＵに記憶され
たデータの一部を一時的に記憶するＣＭＵとを有し、前
記ＭＭＵと前記ＭＤＵとの間で互にデータの転送を行な
うデータ処理装置において、−回の転送で授受される情
報を一足のビット数からなる単位情報に分けこの単位情
報毎にチェック符号を付加して一連の符号語を作る符号
化手段と、 前記磁気記憶手段に対して前記一連の符号語の書込み読
出しを行なう第１のアクセス手段と、この第１のアクセ
ス手段により読み出さｎ喪前記一連の符号語を各符号語
毎に前記単位情報と前記チェック符号とに逐次復元する
復号化手段と、この復号化手段によって復元された各符
号語毎にエラーのチェックを逐次行なう工２−テ、ツク
手段と、 このエラーチェック手段によりエラーを検出したときに
前記−達の符号語の各符号語毎に前記単位情報の誤りを
訂正するための訂正用符号を逐次発生する訂正符号発生
手段と、 前記訂正用符号と前記復号化手段とにより復号さｆ′し
た前記単位情報とを一部のデータとして前記ＣＭＵに運
次膏き込み、第１の群のデータの書込みが終了したとき
から各群毎のデータの逐次読出しを開始する第２のアク
セス手段と、 この第２のアクセス手段により読み出さｔ′また各群の
データ毎に各群のデータに含まｎる前記訂正用符号によ
り各群のデータに含まｎる前記単位情報の誤りの訂正を
逐次行なう娯り訂正手段とを含んでいる。
たデータの一部を一時的に記憶するＣＭＵとを有し、前
記ＭＭＵと前記ＭＤＵとの間で互にデータの転送を行な
うデータ処理装置において、−回の転送で授受される情
報を一足のビット数からなる単位情報に分けこの単位情
報毎にチェック符号を付加して一連の符号語を作る符号
化手段と、 前記磁気記憶手段に対して前記一連の符号語の書込み読
出しを行なう第１のアクセス手段と、この第１のアクセ
ス手段により読み出さｎ喪前記一連の符号語を各符号語
毎に前記単位情報と前記チェック符号とに逐次復元する
復号化手段と、この復号化手段によって復元された各符
号語毎にエラーのチェックを逐次行なう工２−テ、ツク
手段と、 このエラーチェック手段によりエラーを検出したときに
前記−達の符号語の各符号語毎に前記単位情報の誤りを
訂正するための訂正用符号を逐次発生する訂正符号発生
手段と、 前記訂正用符号と前記復号化手段とにより復号さｆ′し
た前記単位情報とを一部のデータとして前記ＣＭＵに運
次膏き込み、第１の群のデータの書込みが終了したとき
から各群毎のデータの逐次読出しを開始する第２のアク
セス手段と、 この第２のアクセス手段により読み出さｔ′また各群の
データ毎に各群のデータに含まｎる前記訂正用符号によ
り各群のデータに含まｎる前記単位情報の誤りの訂正を
逐次行なう娯り訂正手段とを含んでいる。
次に本発明を図面を参照して詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。
本実施例は、データ処理装置全体の制御ケ司どり装置全
体の中心となって動作するＣＰＵＩ Ｏと、ＣＰＵＩ
Ｏによって直接アクセスされるＭＭＵ２０と、並列直列
変換器３１とチェック符号発生器３２と直列並列変換器
３３とバッフ１紀憶手段３４と エラーチェック回路３
５と訂正用符号発生器３６と誤り訂正回路３７とバッフ
ァ配憶手段３８とを有しＣＰＵＩ Ｏの指示によりバッ
クアップ用の記憶手段に対する制御を行なうＭＤＣＵ３
ｏと、ＭＤＣＵ３０によって制御さｎバックアップ用の
記憶手段として動作するＭＤＵ４０と、ＭＤＣＵ３０に
よって制御さｆｔＭＤＵ４０に格納さまたデータの一部
を一時的に記憶するＣＭＵ５０とから構成さｎている。
体の中心となって動作するＣＰＵＩ Ｏと、ＣＰＵＩ
Ｏによって直接アクセスされるＭＭＵ２０と、並列直列
変換器３１とチェック符号発生器３２と直列並列変換器
３３とバッフ１紀憶手段３４と エラーチェック回路３
５と訂正用符号発生器３６と誤り訂正回路３７とバッフ
ァ配憶手段３８とを有しＣＰＵＩ Ｏの指示によりバッ
クアップ用の記憶手段に対する制御を行なうＭＤＣＵ３
ｏと、ＭＤＣＵ３０によって制御さｎバックアップ用の
記憶手段として動作するＭＤＵ４０と、ＭＤＣＵ３０に
よって制御さｆｔＭＤＵ４０に格納さまたデータの一部
を一時的に記憶するＣＭＵ５０とから構成さｎている。
第１図において矢印はデータの流ｎのみを示し、制御信
号については省略しである。
号については省略しである。
第２図および第３図はそれぞれ第１図の実施例に用いた
ＭＤＵ４０およびＣＭＵ５０に格納されるデータの形式
を示す図である。
ＭＤＵ４０およびＣＭＵ５０に格納されるデータの形式
を示す図である。
次に図面を参照して本実施例におけるＭＭＵ２０とＭＤ
Ｕ４０との間のデータの転送について詳細に説明する。
Ｕ４０との間のデータの転送について詳細に説明する。
先づＣＰＵｌ０がＭＭＵ２０内のアドレス［ａａａａＪ
から始まる一定の領域に格納されているｐバイト（８×
ｐビツト）の情報から成る一連の情報をＭＤＵ４０のア
ドレス「ｂｂｂｂ」から始まる一定の領域に転送する指
令を発すると、ＭＭＵ内のアドレス「ａａａａＪから始
まるアドレスに格納さｎている１バイトの情報が並列信
号の形で読み出されこの情報はＣＰＵｌ０を介してＭＤ
ＣＵ３０の並列直列変換器３１に送られる。
から始まる一定の領域に格納されているｐバイト（８×
ｐビツト）の情報から成る一連の情報をＭＤＵ４０のア
ドレス「ｂｂｂｂ」から始まる一定の領域に転送する指
令を発すると、ＭＭＵ内のアドレス「ａａａａＪから始
まるアドレスに格納さｎている１バイトの情報が並列信
号の形で読み出されこの情報はＣＰＵｌ０を介してＭＤ
ＣＵ３０の並列直列変換器３１に送られる。
この信号を受は友並列直列変換器３１は１バイトの並列
信号を単位情報として直列信号に変換しＭＤＵ４０のア
ドレス「ｂ ｂ ｂ ｂＪからアドレスｒｂｂｂｂ＋７
Ｊの間に格納する、チェック符号発生器３２は並列直列
変換器３１と共ＫＭ記の１バイトの並列信号を単位情報
として受けｍビット（ｍは従来間知の理論によりｖ４り
釘止符号の種類によって決まる誤り検出能力およびｌａ
ｌり訂正能力と冗長度の増加に上るアクセスタイムおよ
び所要記憶容量の増加とを考慮して装置毎に定めらｎる
。）の訂正用符号（第２図の右側）を発生し前記の単位
情報（第２図の左側）が直列信号の形でＭＤＵ４０に格
納さｎた後に直列信号の形でＭＤＵ４０のアドレス「ｂ
ｂ ｂ ｂ＋８４からアドレスｒｂｂｂｂ＋７十ｍ」
の間に格納する。このような手順によってＭＤＣ０３Ｇ
内で作成されＭＤ０４０に格納さｎる第２図に示す形式
のデータは単位情報毎に訂正用符号を付加したもので一
般に符号語と呼ばれている。
信号を単位情報として直列信号に変換しＭＤＵ４０のア
ドレス「ｂ ｂ ｂ ｂＪからアドレスｒｂｂｂｂ＋７
Ｊの間に格納する、チェック符号発生器３２は並列直列
変換器３１と共ＫＭ記の１バイトの並列信号を単位情報
として受けｍビット（ｍは従来間知の理論によりｖ４り
釘止符号の種類によって決まる誤り検出能力およびｌａ
ｌり訂正能力と冗長度の増加に上るアクセスタイムおよ
び所要記憶容量の増加とを考慮して装置毎に定めらｎる
。）の訂正用符号（第２図の右側）を発生し前記の単位
情報（第２図の左側）が直列信号の形でＭＤＵ４０に格
納さｎた後に直列信号の形でＭＤＵ４０のアドレス「ｂ
ｂ ｂ ｂ＋８４からアドレスｒｂｂｂｂ＋７十ｍ」
の間に格納する。このような手順によってＭＤＣ０３Ｇ
内で作成されＭＤ０４０に格納さｎる第２図に示す形式
のデータは単位情報毎に訂正用符号を付加したもので一
般に符号語と呼ばれている。
以下同様にしてＭＭＵ２０から読み出さｎる紡゛配のｐ
バイトの情報からなる一連の情報について情報の各単位
毎ＭＤＣＵ３０で符号語が作成され前記のｐバイトの情
報を含む９個の符号語がＭＤＵ４０に格納される。
バイトの情報からなる一連の情報について情報の各単位
毎ＭＤＣＵ３０で符号語が作成され前記のｐバイトの情
報を含む９個の符号語がＭＤＵ４０に格納される。
次にＣＰＵｌ０がＭＤＵ４０のアドレス［ｂｂｂｂＪか
ら始まる一定の領域に格納さｎた前記のｐバイトの情報
をＭＭＵ２０のアドレス「ｃｃｃｃＪから始まる一定の
領域に転送する指令を発するとＭＤ０４０のアドレス「
ｂ ｂ ｂ ｂＪから始まる一定の領域に格納されてい
る前記のｐ債の符号語は通常の手順によりて直列信号の
形で各符号語について逐次読出しが行なわれ、読み出さ
れた信号はＭＤＣＵ３０内の直列並列変換器３３に入力
される。直列並列変換器３３は入力された直列信号を前
記の各符号語毎に並列信号に変換してその信号をバッフ
ァ記憶手段３４で一時的に記憶せしめる。
ら始まる一定の領域に格納さｎた前記のｐバイトの情報
をＭＭＵ２０のアドレス「ｃｃｃｃＪから始まる一定の
領域に転送する指令を発するとＭＤ０４０のアドレス「
ｂ ｂ ｂ ｂＪから始まる一定の領域に格納されてい
る前記のｐ債の符号語は通常の手順によりて直列信号の
形で各符号語について逐次読出しが行なわれ、読み出さ
れた信号はＭＤＣＵ３０内の直列並列変換器３３に入力
される。直列並列変換器３３は入力された直列信号を前
記の各符号語毎に並列信号に変換してその信号をバッフ
ァ記憶手段３４で一時的に記憶せしめる。
エラーチェック回路３５はバッフ１記憶手段３４が一時
的に記憶している符号語をチェックし訂正可能なエラー
を検出した場合には訂正用符号発生器３６に対し訂正用
符号を発生するために必要なコメントを送出する。（情
報のビット数とチェック符号のビット数の関係から如何
なる穫類のエラーが訂正可能でアリ、何ビットの訂正用
符号で訂正できるかというとと轄従来周知の理論によっ
て明確化さｔている。）訂正用符号発生器３６はエラー
チェック回路３５からのコメントを受は単位情報毎にそ
の誤９を訂正するために必要なｎビットの訂正用符合を
発生する。ＭＤＣＵ３０はＭＤＵ４０からＭＭＵ２０に
対する前記のｐバイトの情報の転送を行なう場合にＣＭ
Ｕ５０に対しＣＭＵ５０のアドレス「ｄ ｄ ｄ ｄＪ
から始まる一定の領域を仲介とするように指示するので
、訂正用符号発生器３６およびバッファ記憶手段３４は
それぞｎ前記の各単位情報に対するｎビットの訂正用符
号と一時的に記憶した各符号語に含まれる１バイトの各
単位情報とを第３図に示すデータの形式で０Ｍ５０のア
ドレス「ｄ ｄ ｄ ｄＪから始まる一定の領域Ｋｐ群
のデータとして各群毎に逐次格納する。
的に記憶している符号語をチェックし訂正可能なエラー
を検出した場合には訂正用符号発生器３６に対し訂正用
符号を発生するために必要なコメントを送出する。（情
報のビット数とチェック符号のビット数の関係から如何
なる穫類のエラーが訂正可能でアリ、何ビットの訂正用
符号で訂正できるかというとと轄従来周知の理論によっ
て明確化さｔている。）訂正用符号発生器３６はエラー
チェック回路３５からのコメントを受は単位情報毎にそ
の誤９を訂正するために必要なｎビットの訂正用符合を
発生する。ＭＤＣＵ３０はＭＤＵ４０からＭＭＵ２０に
対する前記のｐバイトの情報の転送を行なう場合にＣＭ
Ｕ５０に対しＣＭＵ５０のアドレス「ｄ ｄ ｄ ｄＪ
から始まる一定の領域を仲介とするように指示するので
、訂正用符号発生器３６およびバッファ記憶手段３４は
それぞｎ前記の各単位情報に対するｎビットの訂正用符
号と一時的に記憶した各符号語に含まれる１バイトの各
単位情報とを第３図に示すデータの形式で０Ｍ５０のア
ドレス「ｄ ｄ ｄ ｄＪから始まる一定の領域Ｋｐ群
のデータとして各群毎に逐次格納する。
以上の手順によってＣＭＵ５０に格納される前記のｐバ
イトの情報を含む９群のデータはｐ部会部の格納終了を
待つことなく格納が終了し友第１の群から逐次読出しが
開始される。先ずＣＭＵ５０のアドレス「ｄ ｄ ｄ
ｄＪからアドレスｒｄｄａａ＋７＋ｎＪ迄の間に格納さ
れた第１の群のデータが読み出さｎるとこのデータは誤
り訂正回路３７に入力さハこのデータに含１ｔするｌバ
イトの情報に誤シがある場合には同時に入力さｎるｎビ
ットのｗＡｂ訂正用符号を用いて誤）０訂正を行ない誤
りが訂正さｎ＋訂正ずみのｌバイトの情報をバッファ記
憶手段３８およびＣＰＵｌ０を介してＭＭＵ２０に転送
する。このような手順によって第１の群に含まれる情報
についての誤シ訂正と転送が終了すると第２の群のデー
タについての読み出しが行なわれることになるが磁気デ
ィスク等の機械的な動作を伴なう磁気記憶手段において
はアクセスに要する時間が一定ではなく最少のアクセス
時間と最大のアクセス時間との間には非常に大きな差が
あるので、上記の第１の群のデータに対する処理が、終
了したとき第２の群についてのＣＭＵ５０に対する格納
が終了していない可能性があるが、この場合には第２の
群についての格納が終了するのを待って第１の群に対し
て行ったと同様な操作を行ない、逆にＣＭＵ５０に対し
て各 群のデータが逐次格納される時間がＣＭＵ５０か
ら各群のデータが逐次読み出さｆて処理さｆる時間より
も短かい場合には未処理の何部かのデータがＣＭＵ５０
に格納さｎることになるが、この場合ＶＣは成る群につ
いての読出し、ｉｔｇｂ訂正、転送が終了したとき直ち
に次の群についての処理を開始・することができる。以
上の手順によってＣＭＵ５０に格納さｎる２群のデータ
について逐次読出し、誤シ訂正、転送を行なうことによ
ｆｉ、ＭＤＵ４０から読み出さｎたｖＡシを含むｐバイ
トの一連の情報は訂正可能な娯りがすべてハードウェア
によって訂正さｆｔた状態でＭＭＵ２０に対して転送さ
ｎることになる。
イトの情報を含む９群のデータはｐ部会部の格納終了を
待つことなく格納が終了し友第１の群から逐次読出しが
開始される。先ずＣＭＵ５０のアドレス「ｄ ｄ ｄ
ｄＪからアドレスｒｄｄａａ＋７＋ｎＪ迄の間に格納さ
れた第１の群のデータが読み出さｎるとこのデータは誤
り訂正回路３７に入力さハこのデータに含１ｔするｌバ
イトの情報に誤シがある場合には同時に入力さｎるｎビ
ットのｗＡｂ訂正用符号を用いて誤）０訂正を行ない誤
りが訂正さｎ＋訂正ずみのｌバイトの情報をバッファ記
憶手段３８およびＣＰＵｌ０を介してＭＭＵ２０に転送
する。このような手順によって第１の群に含まれる情報
についての誤シ訂正と転送が終了すると第２の群のデー
タについての読み出しが行なわれることになるが磁気デ
ィスク等の機械的な動作を伴なう磁気記憶手段において
はアクセスに要する時間が一定ではなく最少のアクセス
時間と最大のアクセス時間との間には非常に大きな差が
あるので、上記の第１の群のデータに対する処理が、終
了したとき第２の群についてのＣＭＵ５０に対する格納
が終了していない可能性があるが、この場合には第２の
群についての格納が終了するのを待って第１の群に対し
て行ったと同様な操作を行ない、逆にＣＭＵ５０に対し
て各 群のデータが逐次格納される時間がＣＭＵ５０か
ら各群のデータが逐次読み出さｆて処理さｆる時間より
も短かい場合には未処理の何部かのデータがＣＭＵ５０
に格納さｎることになるが、この場合ＶＣは成る群につ
いての読出し、ｉｔｇｂ訂正、転送が終了したとき直ち
に次の群についての処理を開始・することができる。以
上の手順によってＣＭＵ５０に格納さｎる２群のデータ
について逐次読出し、誤シ訂正、転送を行なうことによ
ｆｉ、ＭＤＵ４０から読み出さｎたｖＡシを含むｐバイ
トの一連の情報は訂正可能な娯りがすべてハードウェア
によって訂正さｆｔた状態でＭＭＵ２０に対して転送さ
ｎることになる。
以上に説明し７た実施例では、データ処理装置を構成す
る各ブロック間で授受さｎる情報の幅（並列信号のビッ
ト数）または一単位の情報の長さく直列信号のビット数
）をすべて１バイト（８ビツト）とした場合について述
べたが情報の幅、一単位の情報の長さ等については１バ
イトに限定さｎるも（２）−ｔ”はすく、またＭＭＵ２
０とＣＰＵＩ Ｏとの間およびＣＰＵｌ０とＭＤＣＵ３
０との間で授受さｎる情報の幅は同じである必要はな（
ＭＭＵ２０とＣＰＵｌ０との間のデータ幅をＣＰＵｌ０
とＭＤＣＵ３０との間のデータ幅よりも大きく選ぶこと
により情報の授受Ｋｔ６賛な時間を更に短縮せしめるこ
とも可能である。
る各ブロック間で授受さｎる情報の幅（並列信号のビッ
ト数）または一単位の情報の長さく直列信号のビット数
）をすべて１バイト（８ビツト）とした場合について述
べたが情報の幅、一単位の情報の長さ等については１バ
イトに限定さｎるも（２）−ｔ”はすく、またＭＭＵ２
０とＣＰＵＩ Ｏとの間およびＣＰＵｌ０とＭＤＣＵ３
０との間で授受さｎる情報の幅は同じである必要はな（
ＭＭＵ２０とＣＰＵｌ０との間のデータ幅をＣＰＵｌ０
とＭＤＣＵ３０との間のデータ幅よりも大きく選ぶこと
により情報の授受Ｋｔ６賛な時間を更に短縮せしめるこ
とも可能である。
以上のように本発明においては、ＣＭＵを積極的に利用
し、機械的動作を伴なう磁気ディスク等のバックアップ
用記憶手段からＭＭＵに情報を転送するとき、装置を構
成する各ハードウェアのアクセス時間および必要な処理
時間の差による待ち時間を短縮させると共に・ハードウ
ェアのみによってＭＤＵから読み出した情報のエラーチ
ェックならびにエラーの訂正を行なうのでＭＤＵから読
み出された情報に含ｉｎるエラーを訂正し、有効な情報
に修正して転送する時間を短縮できるという効果がある
。
し、機械的動作を伴なう磁気ディスク等のバックアップ
用記憶手段からＭＭＵに情報を転送するとき、装置を構
成する各ハードウェアのアクセス時間および必要な処理
時間の差による待ち時間を短縮させると共に・ハードウ
ェアのみによってＭＤＵから読み出した情報のエラーチ
ェックならびにエラーの訂正を行なうのでＭＤＵから読
み出された情報に含ｉｎるエラーを訂正し、有効な情報
に修正して転送する時間を短縮できるという効果がある
。
第１図は本発明の一実施例を示すブロック図および第２
図と第３図はそれぞれ第１図の実施例を説明するための
データ形式を示す図である。 ３２・・・・・・チェック符号発生器、３３・・・・・
・直列並列変換器、３４・・・・・・バッファ記憶手段
、３５・・・・・・エラーチェック回路、３６・・・・
・・訂正用符号発生器、３７・・・・・・誤り訂正回路
、３８・・・・・・バッフ１記憶手段、４０・・・・・
・ＭＤＵ、５０・・・・・・ＣＭＵ。
図と第３図はそれぞれ第１図の実施例を説明するための
データ形式を示す図である。 ３２・・・・・・チェック符号発生器、３３・・・・・
・直列並列変換器、３４・・・・・・バッファ記憶手段
、３５・・・・・・エラーチェック回路、３６・・・・
・・訂正用符号発生器、３７・・・・・・誤り訂正回路
、３８・・・・・・バッフ１記憶手段、４０・・・・・
・ＭＤＵ、５０・・・・・・ＣＭＵ。
Claims (1)
- 【特許請求の範囲】 主記憶装置と磁気記憶手段と該磁気記憶手段に記憶され
たデータの一部を一時的に記憶する大容量高速バッファ
記憶手段とを有し、前記主記憶装置と前記磁気記憶手段
との間で互にデータの転送を行なうデータ処理装置にお
いて、 −回の転送で授受される情報を一定のビット数からなる
単位情報に分けこの単位情報毎にチェック符号を付加し
て一連の符号語を作る符号化手段と、 前記磁気記憶手段に対して前記一連の符号語の誉込み読
出しを行なう第１のアクセス手段と、この第１のアクセ
ス手ＲＫよシ読み出さｎた前記一連の符号語を各符号語
毎に前記単位情報と前記チェック符号とに逐次復元する
復号化手段と、この復号化手段によって復元さｆ’した
各符号語毎にエラーのチェックを癲次行なうエラーチェ
ック手段と、 このエラーチェック手段によりエラーを検出したときに
前記一連の符号語の各符号語毎に前記単位情報の誤りを
訂正するための訂正用符号を逐次発生する訂正符号発生
手段と、 前記訂正用符号と前記復号化手段とＫより復号された前
記単位情報とを一部のデータとして前記大容量高速バッ
ファ記憶手段に逐次書き込み、第１の群のデータの畜込
みが終了したときから各群毎のデータの逐次読出しを開
始する第２のアクセス手段と、 この第２のアクセス手段により読み出さｔた各群のデー
タ毎に各群のデータに含まれる前記訂正用符号によ）各
群のデータに含まれる前記単位情報の娯りの訂正を逐次
性なう誤り訂正手段とを含むことを特徴とするデータ処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183303A JPS5884354A (ja) | 1981-11-16 | 1981-11-16 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183303A JPS5884354A (ja) | 1981-11-16 | 1981-11-16 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5884354A true JPS5884354A (ja) | 1983-05-20 |
Family
ID=16133309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56183303A Pending JPS5884354A (ja) | 1981-11-16 | 1981-11-16 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884354A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH029063A (ja) * | 1988-06-28 | 1990-01-12 | Nec Corp | ディスク制御装置 |
| WO1998033112A1 (fr) * | 1997-01-23 | 1998-07-30 | Oki Electric Industry Co., Ltd. | Dispositif de disque a semiconducteur |
| JP2007102460A (ja) * | 2005-10-04 | 2007-04-19 | Nec Electronics Corp | 半導体記憶装置およびメモリコントローラ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53116050A (en) * | 1977-03-18 | 1978-10-11 | Matsushita Electric Ind Co Ltd | Error correction unit |
| JPS55157051A (en) * | 1979-05-25 | 1980-12-06 | Nec Corp | Disc cash system |
-
1981
- 1981-11-16 JP JP56183303A patent/JPS5884354A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53116050A (en) * | 1977-03-18 | 1978-10-11 | Matsushita Electric Ind Co Ltd | Error correction unit |
| JPS55157051A (en) * | 1979-05-25 | 1980-12-06 | Nec Corp | Disc cash system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH029063A (ja) * | 1988-06-28 | 1990-01-12 | Nec Corp | ディスク制御装置 |
| WO1998033112A1 (fr) * | 1997-01-23 | 1998-07-30 | Oki Electric Industry Co., Ltd. | Dispositif de disque a semiconducteur |
| JP2007102460A (ja) * | 2005-10-04 | 2007-04-19 | Nec Electronics Corp | 半導体記憶装置およびメモリコントローラ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6041430A (en) | Error detection and correction code for data and check code fields | |
| JP3272903B2 (ja) | 誤り訂正検出回路と半導体記憶装置 | |
| KR20090028507A (ko) | 비휘발성 메모리 에러 보정 시스템 및 방법 | |
| JPH10207726A (ja) | 半導体ディスク装置 | |
| JPS59134937A (ja) | 情報処理システム | |
| JP3407276B2 (ja) | データ圧縮システム | |
| JPH0628260A (ja) | 記憶装置 | |
| US20220180961A1 (en) | Memory device and read method thereof | |
| US6108812A (en) | Target device XOR engine | |
| US5953265A (en) | Memory having error detection and correction | |
| JP6997235B2 (ja) | データ転送システム | |
| EP0383899B1 (en) | Failure detection for partial write operations for memories | |
| US5617432A (en) | Common error protection code for data stored as a composite of different data formats | |
| JP4956230B2 (ja) | メモリコントローラ | |
| US5838892A (en) | Method and apparatus for calculating an error detecting code block in a disk drive controller | |
| US6223321B1 (en) | Recording/reproduction system | |
| JPS5884354A (ja) | デ−タ処理装置 | |
| US9400715B1 (en) | System and method for interconnecting storage elements | |
| JP2006323434A (ja) | データ処理装置及びそのメモリ訂正方法 | |
| JPH0816488A (ja) | 電子ディスク装置 | |
| US20210232341A1 (en) | Method for Updating Stored Information and Apparatus | |
| JPH06230990A (ja) | 符号誤りの識別、補正方法及び装置 | |
| JPS58200351A (ja) | 誤り訂正回路 | |
| KR100216045B1 (ko) | 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 | |
| JPS6223902B2 (ja) |