JPS5884336A - キ−入力回路 - Google Patents
キ−入力回路Info
- Publication number
- JPS5884336A JPS5884336A JP56183247A JP18324781A JPS5884336A JP S5884336 A JPS5884336 A JP S5884336A JP 56183247 A JP56183247 A JP 56183247A JP 18324781 A JP18324781 A JP 18324781A JP S5884336 A JPS5884336 A JP S5884336A
- Authority
- JP
- Japan
- Prior art keywords
- key
- pins
- switches
- bin
- timing pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Input From Keyboards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
この発明は％に電子操作式テープレコーダ等（二好遇す
るキー人力（ロ）路の改良−二関する◎（発明の技術的
背景とその問題点） 近時、デープレコータ区：あっては在米の機械的な操作
部に代えて電子操作式（ロジカルコンドロールド）４＝
なすよう（ニジたものが開発されている。すなわち、こ
れは通常５ＴＯＰ 、 ＦＦ 。
るキー人力（ロ）路の改良−二関する◎（発明の技術的
背景とその問題点） 近時、デープレコータ区：あっては在米の機械的な操作
部に代えて電子操作式（ロジカルコンドロールド）４＝
なすよう（ニジたものが開発されている。すなわち、こ
れは通常５ＴＯＰ 、 ＦＦ 。
ＰＬＡＹ 、Ｒｈ１Ｃ、ＲＭＷＩＮＩ）、ＰＡＵ８Ｅ
ＪＬｈＳＶＩｇＷ ％ ノ操作キースイッチからの選択
的なキー人力に応じ、予め所定の論急回路が組まれたロ
ジックコントロール用果横湘路を介してソレノイドプラ
ンジャー等を駆動せしめること≦：より、デープレコー
タをして所定の状ＩＩ（：設定し得る上うにシたもので
あり、在来の機械的な操作部のよう（＝多大な操作力を
資することなくいわゆるフェザータッチ式（二操作し得
ると共（：チーブレコーダ機構部を可及的に簡＃（：Ｌ
、得るという利点がある・第１−はこのようなロジカル
コントロールドチーブレコーダのキー人力回路として従
来より知られているものであって、（ａ）がスタティッ
ク動作式、（ｂ）かダイナミック動作式である。
ＪＬｈＳＶＩｇＷ ％ ノ操作キースイッチからの選択
的なキー人力に応じ、予め所定の論急回路が組まれたロ
ジックコントロール用果横湘路を介してソレノイドプラ
ンジャー等を駆動せしめること≦：より、デープレコー
タをして所定の状ＩＩ（：設定し得る上うにシたもので
あり、在来の機械的な操作部のよう（＝多大な操作力を
資することなくいわゆるフェザータッチ式（二操作し得
ると共（：チーブレコーダ機構部を可及的に簡＃（：Ｌ
、得るという利点がある・第１−はこのようなロジカル
コントロールドチーブレコーダのキー人力回路として従
来より知られているものであって、（ａ）がスタティッ
ク動作式、（ｂ）かダイナミック動作式である。
この場合、前者は上述した如き各操作キースイッチＳ、
〜８．ならび６二−消去防止用スイッチＳ８．Ｓ、をロ
ジックコントロール用集積−絡（ＩＣ）の対応するビン
Ｐ、−Ｐ・ｔ：１１に絖してなるもので、囲絡的−二は
簡便であるものの集積細路（ＩＣ）のビン数が多くなっ
てしまうという欠点を有している・ また、後者はロジックコントロール用集積−路（ＩＣ）
のタイミングパルス出力ビンＴ、Ｔ。
〜８．ならび６二−消去防止用スイッチＳ８．Ｓ、をロ
ジックコントロール用集積−絡（ＩＣ）の対応するビン
Ｐ、−Ｐ・ｔ：１１に絖してなるもので、囲絡的−二は
簡便であるものの集積細路（ＩＣ）のビン数が多くなっ
てしまうという欠点を有している・ また、後者はロジックコントロール用集積−路（ＩＣ）
のタイミングパルス出力ビンＴ、Ｔ。
ならびにキー人力ビンに、〜Ｋｓ（：９１ｃＪＬ、各操
作キースイッチ８１〜８・をマトリタス吠堪＝接続して
なるもので、前者よりは集−囲路（ＩＣ）のビン数を削
減し得るもののそれ程ではない。しかも、この場合は哄
消去防止検出を常（二行っているため（：、集積囲路（
ＩＣ）がタイミングパルス出力ビンＴ１〜Ｔ、から常Ｃ
：パルス出力を生じる如くシてＮ時動作状１１１ａｔニ
なっているので、電力消費が大きいと共（：、％醒ニラ
ジオ付デープレコータでのＡＭ？ジオ出力脅音時等籠；
人ＭＩｙｉ／オ回路への妨害を生じがちであるという欠
点を有している。
作キースイッチ８１〜８・をマトリタス吠堪＝接続して
なるもので、前者よりは集−囲路（ＩＣ）のビン数を削
減し得るもののそれ程ではない。しかも、この場合は哄
消去防止検出を常（二行っているため（：、集積囲路（
ＩＣ）がタイミングパルス出力ビンＴ１〜Ｔ、から常Ｃ
：パルス出力を生じる如くシてＮ時動作状１１１ａｔニ
なっているので、電力消費が大きいと共（：、％醒ニラ
ジオ付デープレコータでのＡＭ？ジオ出力脅音時等籠；
人ＭＩｙｉ／オ回路への妨害を生じがちであるという欠
点を有している。
一方、＆２１Ｗ１：示すようＣ＝ダイナミック動作式Ｃ
二おいて、集積回路（ｒｅ）のタイミングパルス出力ビ
ンＴ、〜Ｔ４ならび１：キー人力とンＫ。
二おいて、集積回路（ｒｅ）のタイミングパルス出力ビ
ンＴ、〜Ｔ４ならび１：キー人力とンＫ。
−、−に４のうち大部分の各ビンＴ雪／に＊ −Ｔｓ／
Ｋｍ −Ｔａ／Ｋｓ を共用する構成とすることＣ：
より、集積−路（Ｉｃ）のビン数を可及的（ｌｉｔ滅し
得るよう一二シたものが知られている。
Ｋｍ −Ｔａ／Ｋｓ を共用する構成とすることＣ：
より、集積−路（Ｉｃ）のビン数を可及的（ｌｉｔ滅し
得るよう一二シたものが知られている。
しかしながら、このような囲路にあってはダイナミック
動作という点で前述したｊＩ１１図（ｂ） （：。
動作という点で前述したｊＩ１１図（ｂ） （：。
ボしたものと同様Ｃ：電力消費が大きいことならび（＝
電波妨害を与えがちであるという欠点を有していた。
電波妨害を与えがちであるという欠点を有していた。
（発明の目的）
そこで、この発明は以上のような点錫；鑑みてなされた
もので、電力消費を大きくすることがないと共−二電波
妨害を与えることがないよう１：して、集積回路のビン
数を可及的６二削減し得るおう（；改良した極めて良好
な、るキー人力−路を提供することを目的としている。
もので、電力消費を大きくすることがないと共−二電波
妨害を与えることがないよう１：して、集積回路のビン
数を可及的６二削減し得るおう（；改良した極めて良好
な、るキー人力−路を提供することを目的としている。
（発明の概費）
すなわち、この尭明−二よるキー人力−路は複数の操作
キースイッチと、これら複数の操作キースイッチが所定
の関係を有してマトリタス状Ｃ：接続されるタイミング
パルス出力ビンおよびキー人力ビンならび砿：タイミン
グパルス出力とキー人力との共用ビンを有し、＊紀タイ
ミングパルス出力ビンならびＳ：共用ビンより前記複数
の操作キースイッチからのキー人力がある迄の間および
鎖キー人力があって所定動作終了後嘔二所足レベル（二
保持される所定のタイミングパルスを導出するダイナミ
ック動作式のキー人力部を備えたロジックコントロール
用の集積囲路と、この集積１ｇ１ｗＩのキー人力部−二
おけ金前記共用ビンとタイミングパルス出カビ／との間
≦二前記所建レベル状態で阻止状態をとる一方向性素子
をｊｒ Ｌ １ 接続されるもので、前記複数の操作キ
ースイッチのいずれかと選択的（二組合わされて同＃ｌ
徴作される複合動作用の操作キースイッチとを具−し℃
なることを％黴としている。
キースイッチと、これら複数の操作キースイッチが所定
の関係を有してマトリタス状Ｃ：接続されるタイミング
パルス出力ビンおよびキー人力ビンならび砿：タイミン
グパルス出力とキー人力との共用ビンを有し、＊紀タイ
ミングパルス出力ビンならびＳ：共用ビンより前記複数
の操作キースイッチからのキー人力がある迄の間および
鎖キー人力があって所定動作終了後嘔二所足レベル（二
保持される所定のタイミングパルスを導出するダイナミ
ック動作式のキー人力部を備えたロジックコントロール
用の集積囲路と、この集積１ｇ１ｗＩのキー人力部−二
おけ金前記共用ビンとタイミングパルス出カビ／との間
≦二前記所建レベル状態で阻止状態をとる一方向性素子
をｊｒ Ｌ １ 接続されるもので、前記複数の操作キ
ースイッチのいずれかと選択的（二組合わされて同＃ｌ
徴作される複合動作用の操作キースイッチとを具−し℃
なることを％黴としている。
（発明の実施例）
以下図面を参照してこの発明の一実施例（二つき詳細に
説明する。
説明する。
すなわち、第３図（：おいて（ＩＣ）は伺えばロジカル
コントロールドチーブレコーダにおけるロジックコント
ロール用の集積囲路であって、タイミングパルス出力ビ
ンＴ１〜Ｔ、ならびＣニキー人力とン、Ｋ ｓ −Ｋ
ａ （但しＴｍ／Ｋｔは共用）を有し、これらの各ビン
間１；テープレコーダを所定の状態とするための８ＴＯ
Ｐ、１″、ＲｋｉＷＩＮＤ。
コントロールドチーブレコーダにおけるロジックコント
ロール用の集積囲路であって、タイミングパルス出力ビ
ンＴ１〜Ｔ、ならびＣニキー人力とン、Ｋ ｓ −Ｋ
ａ （但しＴｍ／Ｋｔは共用）を有し、これらの各ビン
間１；テープレコーダを所定の状態とするための８ＴＯ
Ｐ、１″、ＲｋｉＷＩＮＤ。
ｐｔ、Ａｙ、ｋＬｇｖＩｇｗ＊よびｐＡＵｓｇ 用の各
操作キースイッチ８ＢｔＪ＠が図示の如くマトリクス状
区二接続されている。つまり、 Ｔ、−Ｋａ関Ｃ二Ｓ１
□。
操作キースイッチ８ＢｔＪ＠が図示の如くマトリクス状
区二接続されている。つまり、 Ｔ、−Ｋａ関Ｃ二Ｓ１
□。
’ｌ”、−Ｋｓ間Ｃ二８１１−ＴＩ／ＫＩ Ｋｇ８ｇ
−８ｓａｅＴｔ Ｋｇ間＜： ８１． 、Ｔ！−に、
関ｔ＝８１．および’Ｉ’、７／Ｋ Ｋ、関６二８１・
が接続される。ものである。
−８ｓａｅＴｔ Ｋｇ間＜： ８１． 、Ｔ！−に、
関ｔ＝８１．および’Ｉ’、７／Ｋ Ｋ、関６二８１・
が接続される。ものである。
また、上記集積囲路（ＩＣ）の共用ビンσ、／に、 ）
（ニー熾が接続されたＢＩＡＣ用の操作キースイッチｓ
ｔｙはその他端が一方向性素子となる図示極性のダイオ
ードＤ、またはり、および−消去防止用スイッチＳ、・
または８．・をそれぞれ直＾（＝介して集積回路（ＩＣ
）のビンＴ、またはＴ、（＝対応的−二接続されている
。
（ニー熾が接続されたＢＩＡＣ用の操作キースイッチｓ
ｔｙはその他端が一方向性素子となる図示極性のダイオ
ードＤ、またはり、および−消去防止用スイッチＳ、・
または８．・をそれぞれ直＾（＝介して集積回路（ＩＣ
）のビンＴ、またはＴ、（＝対応的−二接続されている
。
籐４図（１）−（Ｃ）は以上−二おい曵集積−路（ＩＣ
）のタイミングパルス出力ビンＴｓ −Ｔ雪−Ｔｓ／Ｋ
ｔから与えられるタイミングパルスのタイミング関係を
示している・ 而して、これらの出力ビンＴＩ、Ｔ、、Ｔ、、”Ｋｌは
ＲｇＣ用の操作キースイッチ８．！以外の対応する操作
キースイッチ８１１〜Ｓ、・からのキー人力がある迄は
１ レベルを保持しく静止している。
）のタイミングパルス出力ビンＴｓ −Ｔ雪−Ｔｓ／Ｋ
ｔから与えられるタイミングパルスのタイミング関係を
示している・ 而して、これらの出力ビンＴＩ、Ｔ、、Ｔ、、”Ｋｌは
ＲｇＣ用の操作キースイッチ８．！以外の対応する操作
キースイッチ８１１〜Ｓ、・からのキー人力がある迄は
１ レベルを保持しく静止している。
またＲＰｆＣ用の操作キースイッチ８１？はその操作時
（：ビンＴｌ ｅ Ｔ−’らの出力パルスを受けてビン
Ｔ、／に１ｔ＝それらのいずれかを入力せしめるもので
ある。但し、この場合上述したよう（＝ＲＷＣ用以外の
操作キースイッチＳｔｔ〜ｓｒｓからのキー人力かある
迄は、ビン（Ｔｓ／に＊ ＞か ｌ レベルであるので
一方向性素子となるダイオードＤ１またはり、か阻止状
態をとること（二よりビンＴｓ／に＊としてはビンＴ、
、Ｔ、 からの入力を受けつけることができない。し
かるに、デープレコーダではＲｇＣ用の操作キーが単独
で操作されることなく 、ＰＬＡＹ＋ＲＩＶＩＭＷまた
はＰＡＵＢｉｍ用の操作キーとの同時操作がなされて初
めて所期の＠能を実し得るよう１：複合動作用となされ
ているので１例んら問題となることがない。
（：ビンＴｌ ｅ Ｔ−’らの出力パルスを受けてビン
Ｔ、／に１ｔ＝それらのいずれかを入力せしめるもので
ある。但し、この場合上述したよう（＝ＲＷＣ用以外の
操作キースイッチＳｔｔ〜ｓｒｓからのキー人力かある
迄は、ビン（Ｔｓ／に＊ ＞か ｌ レベルであるので
一方向性素子となるダイオードＤ１またはり、か阻止状
態をとること（二よりビンＴｓ／に＊としてはビンＴ、
、Ｔ、 からの入力を受けつけることができない。し
かるに、デープレコーダではＲｇＣ用の操作キーが単独
で操作されることなく 、ＰＬＡＹ＋ＲＩＶＩＭＷまた
はＰＡＵＢｉｍ用の操作キーとの同時操作がなされて初
めて所期の＠能を実し得るよう１：複合動作用となされ
ているので１例んら問題となることがない。
そして、ＲｋｉＣ用以外の操作キースイッチ８ｍ。
〜８．・からのキー人力で所期の動作をなした後。
例えは数百ｍの処埴時間後署＝もとの静止状態Ｃ：復帰
し得るよう（＝シておけば、ダイナミック動作式で＆積
回路（ＩＣ）のビン数を可及的（＝削減してもム駄な電
力消費を生じることかないと共４二他關路砿：対する電
波訪書をもたらすことがないものである。
し得るよう（＝シておけば、ダイナミック動作式で＆積
回路（ＩＣ）のビン数を可及的（＝削減してもム駄な電
力消費を生じることかないと共４二他關路砿：対する電
波訪書をもたらすことがないものである。
第５図は以上（＝おける集積ｗＡ路（ＩＣ）のキー人力
部ならび（：タイミングパルス出力部の異体例を示して
いる。すなわち、タイミングパルス発生部１１は前述の
籐４ａｌｌ（：示したと同様のタイミング関係を有する
タイミングパルス−１゜φ３．φ、を発生するもので、
時間−路１２からの地層終了検出出力、自動停止検ａｉ
＃ｆｉ力（ム８０）、イニＶヤライズ検出出力（ＩＮＩ
）、ならびにビンに、、Ｋｓへの入力がノアゲー）（
ＮＯＲ，）または（Ｎ０Ｒ１）を介して加えられるフリ
ップフロップ（ＦＦ） ４：よって制御される・そして
、このタイミングパルス発生部１１からのタイミングパ
ルス−８，φｈφ畠は各入力端が共砿：接地され且つ各
出力端がビンＴ、 、 Ｔ、 、 Ｔｓ／に１：対応し
て接続されたインバータ１ｍ、Ｉ冨、■畠の各出力−に
刺応的Ｃ：供給されると共（＝、各一端がビンＴｓ／Ｋ
ｔ −に、 、 Ｋ、 （二所定の関係を有して接続さ
れた８ＴＯＰ 。
部ならび（：タイミングパルス出力部の異体例を示して
いる。すなわち、タイミングパルス発生部１１は前述の
籐４ａｌｌ（：示したと同様のタイミング関係を有する
タイミングパルス−１゜φ３．φ、を発生するもので、
時間−路１２からの地層終了検出出力、自動停止検ａｉ
＃ｆｉ力（ム８０）、イニＶヤライズ検出出力（ＩＮＩ
）、ならびにビンに、、Ｋｓへの入力がノアゲー）（
ＮＯＲ，）または（Ｎ０Ｒ１）を介して加えられるフリ
ップフロップ（ＦＦ） ４：よって制御される・そして
、このタイミングパルス発生部１１からのタイミングパ
ルス−８，φｈφ畠は各入力端が共砿：接地され且つ各
出力端がビンＴ、 、 Ｔ、 、 Ｔｓ／に１：対応し
て接続されたインバータ１ｍ、Ｉ冨、■畠の各出力−に
刺応的Ｃ：供給されると共（＝、各一端がビンＴｓ／Ｋ
ｔ −に、 、 Ｋ、 （二所定の関係を有して接続さ
れた８ＴＯＰ 。
ＦＦ 、 Ｒｉ；ＷＩＮＤ、 ＰＬＡＹ 、 ＲＭＶＩ
ＩＷ 、 ＰＡＵ８Ｂ 、 ＆ＮＣ−ＰＬＡＹ 、 Ｒ
ｇＣ−Ｒ１６ＶＩＢＷ Ｆ） ％出力用ナンドゲー）
ＮＡＮＤ、〜ＮＡＮＤ、の各他端６：所定の関係を有し
て供給される如くなされている。
ＩＷ 、 ＰＡＵ８Ｂ 、 ＆ＮＣ−ＰＬＡＹ 、 Ｒ
ｇＣ−Ｒ１６ＶＩＢＷ Ｆ） ％出力用ナンドゲー）
ＮＡＮＤ、〜ＮＡＮＤ、の各他端６：所定の関係を有し
て供給される如くなされている。
なお、この発明は上記し且つ図示した笑施例のみＣ；限
定されることなく、この発明の要旨を逸脱しない範四で
種々の変形や適用が可能であること・は言う迄もない。
定されることなく、この発明の要旨を逸脱しない範四で
種々の変形や適用が可能であること・は言う迄もない。
（発明の効果）
従って、以上峰述したようＣ二この発ｌ１１１１４：よ
れは、電力洒彊を大きくすることがないと共に、電歇妨
害を与えることがないようにして、集積回路のビン数を
−滅し得るよう（：改良した極めて鼠好なるキー入力回
路を提供することが可能となる。
れは、電力洒彊を大きくすることがないと共に、電歇妨
害を与えることがないようにして、集積回路のビン数を
−滅し得るよう（：改良した極めて鼠好なるキー入力回
路を提供することが可能となる。
第１１、絽２図は従来のキー人力回路を示す構成−１鶴
３図はこの発明（；係るキー入力回路の一実施例を示す
構成図、第４−は第３図のタイミングパルスを示すタイ
ミングチャート、第５図は第３−の集積ＭＭ内の要部の
具体例をボす構成説明図である。 Ｉｃ・・・集積回路％ ８１１−８１１・・・操作キー
スイクチ・８□、８８．・・・鯖消去防止スイッチ、’
ｒ、、’ｒ、・・・タイミングパルス出力ビン％ＫｈＫ
＠・・・キー人力ビン−Ｔｓ ／Ｋｓ・・・共用ビン。 １１！１ 図 第２し １ｍ ３ ｍＳ＋ａ 尤 第４図 ′￥ （Ｃ）□ＮＫＩ−１」」シ 第５図 ）
３図はこの発明（；係るキー入力回路の一実施例を示す
構成図、第４−は第３図のタイミングパルスを示すタイ
ミングチャート、第５図は第３−の集積ＭＭ内の要部の
具体例をボす構成説明図である。 Ｉｃ・・・集積回路％ ８１１−８１１・・・操作キー
スイクチ・８□、８８．・・・鯖消去防止スイッチ、’
ｒ、、’ｒ、・・・タイミングパルス出力ビン％ＫｈＫ
＠・・・キー人力ビン−Ｔｓ ／Ｋｓ・・・共用ビン。 １１！１ 図 第２し １ｍ ３ ｍＳ＋ａ 尤 第４図 ′￥ （Ｃ）□ＮＫＩ−１」」シ 第５図 ）
Claims (1)
- 【特許請求の範囲】 複数の操作キースイッチと、これら複数の操作キースイ
ッチが所定の間係な有してマトリクス状Ｃ＝接続される
タイミングパルス出力ビンおよびキーλカビンならび（
：タイミングパルス出力とキー人力との共用ビンを有し
、前記タイミングパルス出力ビンならびに共用ビンより
前記複数の操作キースイッチからのキー人力がある迄の
間および該キー人力があつ【所定動作終了後１二所定し
ベル状態喧：保持される所定のタイミングパルスを導出
するダイナミック動作式のキー人力部を備えたロジック
コン）ロール用の集積（ロ）路と、この集積回路のキー
人力部における前記共用ビシとタイミングパルス出力ビ
ンとの間−二繭配所定しペル′状態で阻止状態をとる一
方向性菓子を介して接続されるもので、前記複数の操作
キースイッチのいずれかと選択的に組合わされて同時操
作される複合動作用の操作キースイッチとを具備してな
ることを％愼とするキー人力−路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183247A JPS5884336A (ja) | 1981-11-16 | 1981-11-16 | キ−入力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56183247A JPS5884336A (ja) | 1981-11-16 | 1981-11-16 | キ−入力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5884336A true JPS5884336A (ja) | 1983-05-20 |
Family
ID=16132345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56183247A Pending JPS5884336A (ja) | 1981-11-16 | 1981-11-16 | キ−入力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5884336A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263914A (ja) * | 1987-04-22 | 1988-10-31 | Nec Corp | キ−ボ−ド回路 |
-
1981
- 1981-11-16 JP JP56183247A patent/JPS5884336A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63263914A (ja) * | 1987-04-22 | 1988-10-31 | Nec Corp | キ−ボ−ド回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4831285A (en) | Self precharging static programmable logic array | |
| GB1085585A (en) | Logic circuits | |
| JPH08262115A (ja) | フリップフロップ制御器 | |
| KR900005282B1 (ko) | 직접 회로 구조 | |
| US4390987A (en) | Multiple input master/slave flip flop apparatus | |
| US4965472A (en) | Programmable high speed state machine with sequencing capabilities | |
| US6507230B1 (en) | Clock generator having a deskewer | |
| JP2947750B2 (ja) | パルス発生回路 | |
| US3992635A (en) | N scale counter | |
| JPS5884336A (ja) | キ−入力回路 | |
| JPH07231246A (ja) | ラッチ回路 | |
| GB1056550A (en) | Electronics pulse generating systems | |
| JPH10512084A (ja) | インターリーブド及び順次カウンタ | |
| US3339145A (en) | Latching stage for register with automatic resetting | |
| US4193539A (en) | Signal generator | |
| US5561674A (en) | Synchronous counter and method for propagation carry of the same | |
| US5280596A (en) | Write-acknowledge circuit including a write detector and a bistable element for four-phase handshake signalling | |
| KR0139661B1 (ko) | 비중첩 신호 발생 회로 | |
| KR930024127A (ko) | 프로그램가능한 집적회로를 진단하는 방법 및 장치 | |
| JPS578858A (en) | Integrated circuit package | |
| JPH0567949A (ja) | フリツプフロツプ回路 | |
| EP1619797B1 (en) | Dynamic multi-input priority multiplexer | |
| KR100288554B1 (ko) | 전력소모를 줄이기 위한 클럭제어를 통한 다이나믹 논리회로 | |
| JPH01183211A (ja) | 信号保持回路 | |
| JPH04220575A (ja) | 集積回路装置 |