JPS588367A - 外部記憶装置における共用メモリの使用制御装置 - Google Patents

外部記憶装置における共用メモリの使用制御装置

Info

Publication number
JPS588367A
JPS588367A JP56104764A JP10476481A JPS588367A JP S588367 A JPS588367 A JP S588367A JP 56104764 A JP56104764 A JP 56104764A JP 10476481 A JP10476481 A JP 10476481A JP S588367 A JPS588367 A JP S588367A
Authority
JP
Japan
Prior art keywords
storage area
shared memory
terminal
information
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56104764A
Other languages
English (en)
Inventor
Satoru Saito
悟 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Tateisi Electronics Co
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tateisi Electronics Co, Omron Tateisi Electronics Co filed Critical Tateisi Electronics Co
Priority to JP56104764A priority Critical patent/JPS588367A/ja
Publication of JPS588367A publication Critical patent/JPS588367A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)
  • Cash Registers Or Receiving Machines (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は外部記憶装置における共用メモリの使用制御
装置に関し、特に′複数の端末機が共通的に設けられた
共用メモリを使用するシステムにおける共用メモリの使
用制御の改良に関する。
一般に、メモリを含む端末機としては、たとえば電子式
キャッシュレジスタ<以下ECk)が知られている。従
来のECILは、登録処理データを一時記憶するために
、登−録用メモリを個々各こ設けていた。このように、
EClL個々に登録用メモリを設けるものは、高価とな
る欠点があった。
そこで、最近では、複□数台の、E CRに対し゛て1
つの共用メ゛モリを設け、共用メ七りを複数のECIL
で共通的にかつ時分割的に利用する技術が提案されてい
る。〜ところが、このようなシステムは、1台のEC1
Lから共用メモリの使用要求があると、そのECRに□
よって共用メモリが占有されてしまうので、1台のEC
Rが共用メモリの使用を終了する才で、他のECRが待
機しなければならす、能率が悪いという欠点があった。
そこで、共用メモリの記憶鎮城毎に使用中フラグを設け
、2台以上のECRによって同時に同じ記憶領域を使用
しないように、使用中7ラグに対応する記憶領域が使用
中−であることを表わす識別情報を記憶させ、その識別
情報を記憶している使用中フラグに対応する記憶領域め
使用を禁止することが考えられる。ところが、共用メモ
リは、ECR個々にメモリを設け、る場合に比べて、記
憶容量1が膨大となるので、使用中フラグのための記憶
容量が増大し、極めて高価となる。
上述のような間紬点は、EC1tに限らす、メモリを含
むその他各棟の端末機を複数台設けたシステムにおいて
も同様に生じる。
それゆえに、この発明の目的は、共用メモリの多くの記
憶領域のうち使用中の記憶領域を識別する情報を記憶す
る禁止テーブルを設けることによって、共用メモリを複
数の端末機で効率的に使用でき、しかも必要最小限の記
憶容量で実現でき。
安価となる°ような、外部i憶装櫨における共用メモリ
の使用制御装置を提供することである。
この発明−は、要約すれば、使用中の共用メモリの記憶
領域を識別する情報(たとえば番地情報)を記憶する禁
止テーブルを設ける。そして、ある端末機から使用要求
またはコマンドがあったとき。
鷺の端末機によって使用要求された共用メモリの記憶領
域が使用中であるか否かを禁止テーブルの記憶内容に基
づいて判別し、使用中であればあとから使用要求する端
末機が同じ共用メモリの記憶領域を使用するのを禁止す
る。一方、禁止テーブルの内容に基づいて使用中でない
ことを判断した場合は、ある端末機から使用要求された
記憶領域の使用を計容する。
以下に、回向i参照してこの発明の具体的な実施例につ
いて説明する。
゛ 第1図はこの発明の一実施例のブロック図である。
構成においてご外部記憶装置10には、伝送ディンを介
して複数の端末機1〜Nが接続されるこの外部記憶装置
lOは、演算処理手段の一例のcpullを含む。CP
U11−こは、パスライン1.3′を介してプログラム
記憶用メモリ(たとえばリードオンリメモリ蓼以下RO
M)12およびランダムアクセスメモリ(以下1tAM
)13が接続される。このKOM12は、伝送制御プロ
グラム用紀惜鎮域121およびコマンド処理プログラム
用記憶領域122を含む。記憶領域121は複数の端末
機とのデータ伝送のための伝送制御プログラムを予め設
定記憶している。記憶領域122は複数の端末機から伝
送される指令(コマンド)に基づいてコマンド処理する
ためのプログ、ラムを記憶する。RAM20の記憶領域
については、後述の第2図で詳細に説明する。
゛まだ、前記CPUIIには、パスライン13を介して
各端本機1〜Nに対応する送受信/(ツファ141〜1
4Nが接続される。各送受信バッファ141〜14Nに
は、対応する伝送制御回路151〜15Nを介して端末
@i〜Nが接続される。なお、図示では端末機l〜Nに
対応する送受信バッファおよび伝送制御回路の参焦番号
の末尾に端末機の参m11号と同じものを付けて示す。
第2図はRAM20の記憶領域を図解的に示した図であ
る。lLAM20は、wiL数の端末機に共通的に使用
される共用メモリ21および禁止テーブル22を含む。
共用メモリ21は、きわめて大容髄の記憶領域を含む。
との共用メモリ21は、端末機1〜NがたとえばECR
であれば、部門別またはプライスルックアップコード(
商品別の単価情報を識別するためのコード;以下PLU
コード)別の単価情報や合計額や売上点数や総合針類や
オペレータ別の登録合計額などの各種情報□を記憶する
領域を含む。
なお、以下の説明では、ある端末機によって共用メモリ
21の使用番地が指定される場合において、1台の端末
機で使用される先頭番地から最終番地までの記憶領域を
チャンネルと呼ぶ。そして、共用メモリ21の記憶領域
が同時に複数台の端末機で使用される場合は、チャンネ
ルの後に付けられる番号端末機の番号に対応させて示す
禁止テーブル22は、端末識別に禁止フラグ顧域(以下
禁−止フラグ)22 F、、先願番地記憶領域(以下記
憶領域)22S詔よび最終番地記憶領域(以下記憶領域
)22Eを含む。そして、禁止テーブル22は、ある端
末機が共用メモリ21のある複数の記憶領域を使用する
ことを表わす指令を出力すると、当該端末機に対応する
禁止フラグをセットしくまたはオンさせ)、当該端末機
に対応する記憶領域22Sに当該端末機が使用する共用
メモリの複数の記憶領域の先頭番地を記憶し、当該端末
機に対応する記憶領域22Eに当該端末機が使用する共
用メモリの複数の記憶領域の最終番地を記憶する。
たとえば、図示の例に従えば、端末機1が共用メモリ2
10)l−0100J査地か、ら「0149J番地まで
を使用したいことを表わす指令(コマンド)を導出した
場合は、共用メモリ21のI 0100J番地から[0
149J番地までがチャンネル1となる。そして、禁止
テーブル22の端末機1に対応する記憶領域(チャンネ
ル1)のうち、禁止フラグ22Fがセットされ、記憶領
域228が先順番地情報としてrolooJを記憶し、
記憶領域22Eが最終番地情報として[0149Jを記
憶する。
また、端末機四が共用メモリ21のr 100OJ査地
からr1099Ji地を使用したいことを表わすコマン
ドを“導出した場合は、共用メモリ21のr1000J
査地からr1099J番地までがチャンネルNとなる。
このとき、禁止テーブル22の端末機Nに対応する記憶
領域のうち、禁止フラグ22Fがセットされ、記憶領域
が先順番地情報としてrloooJを記憶し、記憶領域
が最終番地情報として「1099」を記憶する。
〜 その供、その他の端末機X(ただし、X=端端本2〜N
−1)が共用メモリ21のr925J番地から1−10
24 J番地までの記憶領域を使用することを表わすコ
マンドを導出した場合は、r1000J番地から110
24J番地までが端本機NとXとで同時に共通的に使用
されることになり、不都合が生じる。すなわち、共用メ
モリ21の共通する記憶領域を2以上の端末機が同時に
番地指定すると、共通する記憶領域がどちらの端末機に
よって番地指定されたのか識別できなくなる。
そこで、この場合は%禁止テーブル22に記憶されてい
る各端末識別の記憶領域2,2Sおよび記憶領域22に
の記憶内容に基づいて、先にある端本機によって使用さ
れている共用メモリの記憶領域を使用しようとする他の
端本機の使用か禁止されること番こなる。その場合の具
体的な動作は以下に詳細に説明する。
j83図は端本機と外部記憶装置との概略動作を説明す
るた・めのフローチャートである。
第4図は外部記憶装置の具体的な動作を説明するための
フローチャートであり、特に第3図の外部記憶メモリの
概略フローの呼細を示す。
動作説明に先立ち、まず第3図および84図に示すフロ
ーチャートと端末機および外部記憶装置10との関係を
説明する。共用メモリ21の使用を希望する端末機は、
ステップ31〜36の動作を行なう。外部記憶装ff1
lOのCPUI 1は、ある端末機からのコマンドの伝
送に基づいて、ステップ41に示す禁止テーブル22の
チェックルーチン、ステップ421ζ示す禁止テーブル
22の設定ルーチン、ステップ43にボす共用メモリ2
1の続出処理ルーチン、ステップ44番こ示す軒込み処
理ルーチン、およびステップ45に示す送信ルーチンの
処理を行なう。これらの処理ルーチンの一ト細が、第4
図にボされる。
次に、第1図ないし第4図を奈照して、第2図で述べた
具体例に沿ってこの実施例の具体的な動作を説明する。
ます、最初に端末機1が共用メモリ21の使用を希望す
る場合は、端末機lがステップ31において続出コマン
ドを伝送ラインを介して外部記憶装置10の対応する伝
送制御回路151へ伝送する。この続出コマンドには、
!止コマンド、端末機1が使用を布殖する共用メモリ2
1の先頭番地情報(すなわちcpvl 1側から見て処
理しようとする記憶領域の先順番地情報)At)RIS
および最終番地情報(すなわちCPU11側から見て処
理しようとする記憶領域の最終番地情報)ADRlEを
含む。端末機1から伝送された続出コマンドは、端末機
IIこ対応する伝送制御回路151から対応する送受信
バッファ141に与えられ、パスライン13を介してc
Pullに与えられる。
応じて、cPul 1は端末機1から伝送された続出コ
マンドに禁止コマンドが含まれていることに基づいて、
ステラf41に不す禁止テーブルチェックルーチンの動
作を行なう。この動作は、ステップ41mに禁止テーブ
ルのチェックを行なった後、ステップ41bにおいて使
用中か否かの判禁止テーブルチェックルーチンの具体的
な動作を説明する。ステップ411において、CPU1
1は禁止テーブル22の端末m1に対応する禁止フラグ
22Fがセットされているか否が(換言すればオンかオ
フか)を判断する。このとき、端末機1が共用メモリ2
1を使用中でなければ禁止フラグ22Fがセットされて
いないのでステップ416(図示せず)へ進む。そして
、CPU111t、同様にして端末機2〜Nに対応する
禁止フラグ22Fがセットされていないことを判断して
・、ステラ・プ42へ進む。
ステップ42において、CPU11は続出コマンドのあ
った端末機lに対応する禁止フラグ22Fをセットさせ
、先頭番地情報A l) RX 5(=0100)。
を当該端末機1に対応する記憶領域225に記憶させ、
最終査地情ll4iADRXE < =0149 )ヲ
当該端末機に対応する記憶領域22Eに記憶させる。
続いて、ステップ43に示す続出処理ルーチンの動作が
行なわれる。すなわち、ステップ431において、CP
UIIは端末機1から伝送されたコマンドが続出命令か
否かを判断する。続出命令であることi判断すると、C
PU11はステップ43bにおいて共用メモリ21に記
憶されている情報のうち端末機1によって指定された番
地の情報を続出して、送受信バッファ141に与える。
送受信バッファ141で記憶された続出情報が伝送制御
(ロ)路151によって端末機1に伝送される。
一方、端末機1は、ステップ32において外部記憶装置
10から伝送されたレスポンスを受信し、ステップ33
へ進む。ステップ33において、端末機1は外部記憶装
ail(10から使用中フラグが送信されたか否かを判
断するか、使用中フラグでないことを判別するとステッ
プ34へ進む。ステップ34において、端末Thlは外
部記憶装置10から伝送された続出情報をアップデート
する。換言すれば、端末機1は続出情報を記憶保持し、
続出情報に基づいて適宜の処理を行なう。ステップ35
において、端末機1はアップデート後の情゛報を書込コ
マンドとともに外部記憶装!i10へ送信する。
この書込コマンドには、禁止コマンドが含まれず、先I
jA査地情報A D RX S、m終am情nADRX
Eおよび書込情報が含まれる。
応じて、cpu′11は禁止コマンドでな゛いことに基
づいて、ステップ431へ進む。ステップ43において
、CPU11は書込コマンドであることに基ついて、ス
テップ44の書込処理ルーチンの動作を行なう。より具
体的には、ステップ44mにおいて、CPU、11は書
込処理を行なう。続いて、ステップ44bにおいて、C
PUIIは禁止テーブル22に含まれる端末機1に対応
する記憶領域の自答、すなわち端末機IIこ蛤応する禁
止フラグ22F、記憶領域225および22に、をクリ
アさせる。続いて、ステップ44Cにおいて、ci”u
llは★込完了フラ〆を端末機1へ伝送する。これに応
じて、端末機1はステップ36においてレスポンスを受
信し、一連のデータ伝送動作を終了する。
次に、端末機へか共用メモ’J21のr1000J番地
からr 1.099 J番地を使用したい場合においノ
′で続出コマンドを送信した場合の動作を説明する。こ
の場合において、端末機Nは、先順番地情報ADRNS
をr1000J兼地としかつ最終番地情報At)RNE
をr1099J番地とする続出コマンドを外部記憶装置
10へ伝送する6応じて、c p u−11は端末機N
から伝送された続出コマンドに禁止コマンドが含まれて
いることに基づいて、ステップ41の動作を行なう。よ
り具体的に4ヨ。
ステップ411において、CPU11は端末mlに対応
する禁止フラグ22Fがセラ1されていることを判断す
る。続いて、ステップ412において、CPUI 1は
端末機Nから伝送された先順番地情報ADRNS (=
1000 )と端末機′1に対応する記憶領域228に
記憶されている先順番地・情報AD・RIS(=010
0)と先比較し1両者の大小を判断する。このとき、先
順番地情報ADRNSがADRl、S以上であるので、
ステップ413へ進む。ステップ413において、CP
U11は先頭番地情報ADRNSと最終番地情報Ai)
RIK(=0149)とを比較する。この場合は、先頭
番地情報AL)RNSがADIL’IE以−りであるた
め、ステップ414へ進む。ステップ414において、
CPU11は、ある端末機Nから伝送された処理しよう
とする記憶領域の最終番地44iADRNE (=10
99 >と端末miに対応する記憶領域228に記憶さ
れている先顧番地情[ADR4Sとの大小を比較する。
そして、ci’u11はA旧し’lS≦At)RNEで
あることを判断してステップ415へ゛進む。ステップ
415において、CPUIIは最終番地情報ADRNE
と端末mlに対応すφ記憶領域22Kに記憶されている
最終#地情報ADRIEとを比較する。そして、CPU
IIは最終番地情報ADRXEがADRIE以上である
ことを判断したのち、ステップ416(図示せず)以下
の動作を行なう。・なお、ステップ416〜410の動
作は、ステップ411〜415に示す端末機1の動作と
同様の処理を各端本4112〜N別に植次行なうもので
ある。
この場合に部いで、各端末al12〜Nに対応する禁止
フラグがそれぞれリセット状態であるため、ステップ4
2へ進む。ステップ42の禁止テーブル設定ルーチンで
は、禁止テーブル22の端末liNに対応する禁止フラ
グ22Fがセットされ、記憶領域22Sが先順番地とし
てrloooJを記憶し、記憶領域22Eが岐路番地と
してr1099Jを記憶する。その後、端末機N#こよ
って番地指定された共用メモリ21の記憶領域の情報が
端末機Nに伝送される。また、端末機Nは外部記憶装置
10から伝送された続出情報に基づいてステップ32以
後の動作を行ない、CPUI 1は書込処理ルーチン4
4の動作を行なう。
次に、前述のごとくして、端末1111およびNが共用
メモリ21を使用しているときに、その他の端末ax 
< タタシx = 2〜N’−1> カm末mNノ使用
している番地と重なる番地を使用要求した場合の動作を
説明する。この場合において、端末機xは、先頭番地情
報ADRXSをr 925 J番地としかつ最終番地情
報ADRXEをr1024J番地とする続出コマンドを
外部記憶装置10へ伝送する。応じて、ci”ullは
端末機Xから伝送された読出コマンドに禁止コマンドが
含まれていることに基づいて、ステップ41の動作を行
なう。
より具体的には、ステップ411において、CPU11
は端末機1に対応する禁止フラグ22Fがセットされて
いることを判断する。続いて、ステップ412において
、CPU11は端末機Xから伝・送された先順番地情報
ADRXS(=925)と端末機1に対応する記憶領域
225に記憶されている先顛釜地↑fI報ADRIS(
=0100)とを比較し、両者の大小を判断する。この
とき、先順番地情報ALIRXSがADILI S以上
であるので、ステップ413へ進む。ステップ413番
こおいて、CPU11は先順番地情報At)RXSとA
DRIE(=0149)とを比較する。この場合は、先
順番地情報At)RXSがADRI E以上であるため
、ステップ414へ進む。ステップ414において、c
i’u11は、ある端末機xから伝送された処理゛しよ
うとする記憶順域の最終番地情報ADRXE(=102
4)と端末機1に対応する記憶領域228に記憶されて
いる先頭門地情報ADR’l Sとの大小を比較する。
そして、cpul 1はADR(S≦ADRXEである
ことを判断、してステップ415へ進む。ステップ41
5において、ci’u11は最終番地情報ADRXEと
端末機1に対応する記憶領域22E1こ記憶されている
最終番地情報ADR’l Eとを比較する。そして、C
PU11は最終番地情報ADRXEがADRIE以上で
あることを判断したのち、ステップ412ないし415
の動作とほぼ同様の動作を繰返して端末機2に対応する
記憶領域228および22Eにそれデれ記憶されている
番地情報と端末機Xから伝、送された先順番地情報AD
RXSEよび最終番地情報ADRXEとの比較を行なう
。以後同様にして、ci’u11は禁止テーブル22に
記憶されている各端末機料の先頭番地情報および最終番
地情報に基づいて、ある端末機Xから続出コマンドのあ
った共用メモリ21の番地情報が使用中のものか否かを
判断する。そして、ci’u11は、ステップ41n−
+および41 n GCおいて、ADRNS≦ADRX
E≦ADkNEセあることに基づいて、今続出コマンド
を伝送した端末機xによって使用を希望される共用メモ
リ21の記憶領域が使用中であることを判別してステッ
プ45へ進む。ステップ45において、CPUIIは使
用中フラグを送信する。
これに応じて、端末機xはステップ32において外部記
憶装置110.から伝送された情報をレスポンス受信し
、ステップ33へ進む。ステップ33において、端末′
機Xは外部記憶装置1110から伝送された情報が使用
中フラグであることを判断してステップ31へ戻る。そ
して、端末機Xはステップ31〜33の動作を繰返し行
ない、端末機Nが共用メモリ21の使用を終了するまで
待機する。
このようにして、この実施例の外部記憶装置11110
は、禁止テーブルに設定されている各端末機料の禁止フ
ラグ、先頭番地情報および最終番地情報に基づいて端末
機から要求のあった共用メモリの記憶領域が使用中であ
るか否かを判断し、使用中であれば当該端末機からの要
求に基づく共用メモリの使用を禁止しているので、共用
メモリの同じ記憶領域を同時に複数の端末機で使用する
のを防止できる利点がある。また、禁止テーブルは各端
末機料の記憶領域を設けるのみでよいので、共用メモリ
の各記憶領域毎に使用中フラグを設ける場合に比べて、
共用メモリの谷型を大幅に低減でき、安価となる利点が
ある。
以上のように、この発明によれば、複数の端末機が同時
に共用メモリの同じ記憶領域を使用するのを防止でき、
共用メモリの記憶容量を大幅に低減でき、しかも簡単な
構成かつ安価となるなどの特有の効果か奏される。
【図面の簡単な説明】
第1図はこの発明の一実施例のブロック図である。第2
図はlLAM20の記憶領域を図解的に示した図である
。第3図はこの発明の一実施例の概略を表わすフローチ
ャートである。第4図は外部記憶装置10の詳細な動作
を説明するためのフローチャートである。 図において、1〜Nは端末機、10は外部記憶装置、1
1はCPU、12はROM、141〜14へは送受信バ
ッファ、151〜15Nは伝送側・御回路、20はit
AM、21は共用メモリ、22は禁止テーブルをボす。

Claims (1)

  1. 【特許請求の範囲】 <lF  複数の端末機が共通的に接続されかつ複数の
    端末機で共通的に使用される共用メモリを含む外部記憶
    装置において、 前記共用メモリの典通する記憶領域を2以上の端末機が
    使用しないように、該共用メモリの使用状態に関連する
    記憶領域を識別する情報を記憶する禁止″テーブル、お
    よび 演算処理手段を備え、 nil記演算演算処理手段 、  前記ある端末機から前記共用メモリのある記憶領
    域の使用要求があったことに応じて、FliJ記禁止テ
    ーブルに当該記憶領域を識別する情報が記憶されている
    か否かを判別し、 前記便用状態に関連する記憶領域の#1111刈情報が
    記憶されていることを判別したとき、当該記憶領域の使
    用番禁止し、 前記使用状態に関連する記憶領域の識別情報が記憶され
    ていないことを判断したとき、当該記憶領域の使用を許
    容しかつ当該記憶領域を識別する情報を前記禁止テーブ
    ルに記憶させる、外部記憶装置における共用メモリの使
    用制御装置。 (2)前記演算処理手段は、ある端末機が前記共用メモ
    リのある記憶領域の使用を終了しなとき、前記禁止テー
    ブルに記憶されている共用メモリの使用中記憶領域を識
    別する情報の記憶を解除させる、特許請求の範囲第(1
    )項記載の外2部記憶装置における共用メモリの使用制
    御装置。
JP56104764A 1981-07-04 1981-07-04 外部記憶装置における共用メモリの使用制御装置 Pending JPS588367A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56104764A JPS588367A (ja) 1981-07-04 1981-07-04 外部記憶装置における共用メモリの使用制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56104764A JPS588367A (ja) 1981-07-04 1981-07-04 外部記憶装置における共用メモリの使用制御装置

Publications (1)

Publication Number Publication Date
JPS588367A true JPS588367A (ja) 1983-01-18

Family

ID=14389540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56104764A Pending JPS588367A (ja) 1981-07-04 1981-07-04 外部記憶装置における共用メモリの使用制御装置

Country Status (1)

Country Link
JP (1) JPS588367A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2567293A1 (fr) * 1984-07-07 1986-01-10 Nec Corp Systeme multiprocesseur a couplage lache comprenant un dispositif independant du verrouillage d'acces

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2567293A1 (fr) * 1984-07-07 1986-01-10 Nec Corp Systeme multiprocesseur a couplage lache comprenant un dispositif independant du verrouillage d'acces

Similar Documents

Publication Publication Date Title
EP0464615B1 (en) Microcomputer equipped with DMA controller
US4435755A (en) Balanced channel finding method
US5325489A (en) Data transfer control device using direct memory access
US6581119B1 (en) Interrupt controller and a microcomputer incorporating this controller
EP0232882B1 (en) Interrupt control arrangement for a virtual machine with a plurality of execution processing units
JP2003515805A (ja) プロセッサシステム
US4800490A (en) Buffer storage control system having a priority circuit
US5481756A (en) DMA controller mailing auto-initialize halting unit
EP0285634B1 (en) Method to execute two instruction sequences in an order determined in advance
JP3965784B2 (ja) 共有メモリ排他アクセス制御方法
JPS588367A (ja) 外部記憶装置における共用メモリの使用制御装置
US6629160B1 (en) Direct memory access controller
JPS62115567A (ja) 多重プロセサシステム
JPS6240736B2 (ja)
JPS6148741B2 (ja)
JP3127737B2 (ja) ディジタル信号処理装置
JP2808558B2 (ja) 情報処理装置
JPS6148747B2 (ja)
JPH0417454B2 (ja)
JP3029445B2 (ja) 起動受付装置及び方法
JPH0934726A (ja) 割り込み制御方法
JPH02183342A (ja) 割込み制御装置
JP2501393B2 (ja) 直接メモリアクセス装置
JPH052523A (ja) アクセス制御装置
JPH05197652A (ja) マルチプロセッサシステム