JPS588356A - Microprogram controller - Google Patents

Microprogram controller

Info

Publication number
JPS588356A
JPS588356A JP56105606A JP10560681A JPS588356A JP S588356 A JPS588356 A JP S588356A JP 56105606 A JP56105606 A JP 56105606A JP 10560681 A JP10560681 A JP 10560681A JP S588356 A JPS588356 A JP S588356A
Authority
JP
Japan
Prior art keywords
microinstruction
key word
microprogram
decoder
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56105606A
Other languages
Japanese (ja)
Inventor
Hiroyuki Wakita
脇田 弘幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP56105606A priority Critical patent/JPS588356A/en
Publication of JPS588356A publication Critical patent/JPS588356A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

PURPOSE:To prevent incorrect renewal of an important resource due to malfunction of a microprogram, by constituting that a specific decoder is not operated until a key word is designated in the microinstruction in advance. CONSTITUTION:In revising a resource, a key word corresponding to the resource is decided in advance, and the key word is set to a specified location of the microinstruction of the 1st stage step. The detection of the key word is made with an effectiveness discrimination circuit 4 and when the key word is detected, the operation of a specific decoder 3 is permitted at the next step. If no key word is detected, the specific decoder 3 is inoperative. Thus, the destruction of the important resource due to unprepared microinstruction can be prevented.

Description

【発明の詳細な説明】 本発明は、データ処理装置におけるマイクロプログラム
制御装置に関し、特にマイクロプログラムの誤シにより
システムの重要資源が破壊されることを防止する制御装
置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a microprogram control device for a data processing device, and more particularly to a control device that prevents important system resources from being destroyed due to microprogram errors.

従来のマイクロプログラム制御装置は、マイクロ命令が
誤って使用されたとしそも、特に何等保護機能を持たな
いため、装置、システムの重5eリソースが誤って破壊
されることがあるという欠点がある。特に、近年におい
ては、オペレーティングシステム(以下O8という)等
のマイクロプログラム化に伴ない、マイクロプログラム
が一般ユーザに開放されるようになっているため、マイ
クロ命令の誤りが入り込む危険が増加している。
Conventional microprogram control devices have the disadvantage that heavy 5e resources of devices and systems may be accidentally destroyed because they do not have any special protection function even if microinstructions are used incorrectly. In particular, in recent years, with the development of microprograms in operating systems (hereinafter referred to as O8), microprograms have become open to general users, and the risk of errors in microinstructions has increased. .

マイクロ命令の誤りによっては、システムの重要資源が
破壊され、システムダウンを惹起する危険がある。
Depending on the error in the microinstruction, there is a risk that important system resources will be destroyed and the system will go down.

本発明の目的は、マイクロ命令の誤シによる装置、シス
テムの誤動作、システムダウンを防止することがで−′
きるマイクロプログラム制御装置を提供することにある
An object of the present invention is to prevent device and system malfunctions and system downs caused by microinstruction errors.
The object of the present invention is to provide a microprogram control device that can perform the following tasks.

本発明の制御装置は、マイクロプログラムを記憶する制
御メモリと、該制御メモリからマイクロ命令を逐次読出
し格納するマイクロ命令レジスタと、峡マイクロ裾令レ
ジスタの内容を解釈し所要の制御信号を出力するデコー
ダとを備えたマイクロプログラムi御装置にお−で、前
記マイクロ命令レジスタの内容とキーワードとを比較し
て命令−の有効判定を行々い有効表ときにのみ特定の前
記デコーダめ動作を可能にする有効判定回路を備えて、
特定の装置の制御はあらかじめマイクロ命令によって前
記キーワードを出力し死後に行なうようにし九ことを特
徴とする。
The control device of the present invention includes a control memory that stores a microprogram, a microinstruction register that sequentially reads and stores microinstructions from the control memory, and a decoder that interprets the contents of the microinstruction register and outputs a required control signal. A microprogram control device equipped with a micro-instruction register compares the contents of the micro-instruction register with the keyword to determine the validity of the instruction, and enables a specific decoder operation only when the instruction is valid. Equipped with a validity judgment circuit to
The control of a specific device is characterized in that the keyword is outputted in advance using a microinstruction, and the control is performed after death.

次に、本発明にりいて、図面を参照して詳細に説明する
Next, the present invention will be explained in detail with reference to the drawings.

図は、本発明の一実施例を示すブロック図で為シ、参照
数字1は、マイクロ命令をあらかじめ格納する制御メモ
リ、参照数字2ij、制御メモリ1に格納された。マイ
クロ7命令を逐次読出してデコーダ3に与えるマイクロ
命令レジスタ、参照数字3けマイクロ命令を解読し所要
の制御信号を出力して各種装置に必要な動作をさせるデ
コーダである。
The figure is a block diagram showing an embodiment of the present invention, reference numeral 1 indicates a control memory in which microinstructions are stored in advance, and reference numeral 2ij indicates a control memory 1 stored therein. This is a micro-instruction register that sequentially reads out 7 micro-instructions and supplies them to the decoder 3, and a decoder that decodes the 3-digit reference micro-instructions and outputs necessary control signals to cause various devices to perform necessary operations.

デコーダ3は、一般に複数個あ1す、1個のデコーダは
、マイクロ命令の1部のピッ1組合せをデコードして対
応する制御信号を出力する。特定のデコーダの出力する
制御信号はシステムの重4!なりソース、例えばシステ
ムの状態管理を行かつているテーブルの更新制御等を行
なっている。従来、 −誤ったマイクロプログラムによ
り、デコーダが誤った制御を行うと上述の重要資源が不
当に破壊され、システムにとって取返しのりかな一状態
となる危険があったのである。本実施例では、このよう
力特定のデコーダを動作させる場合、換言すればシステ
ムにとって重要なリソースの更新を行なう場合は、更新
を行々うリソースに対応するキーワードを定めておいて
、先ず前段ステップのマイクロ命令の所定位置に上記キ
ー゛ワードを設定しておく。そして、有効判定回路4に
よって、キーワードの検出を行ない、キーリードを検出
すると次のステップで特定のデコーーダ3の動作を可能
にする。すなわち、該キーワードが検出され&、いとき
は特定のデコーダ3は動作しない、従って、不用意なマ
イク、口命令によって、デコーダ3が重畳リソースを破
壊させることを防止できる。デコーダ3を動作させて*
要すソースの更新を行なう九め′にけ、前段のマイクロ
命令中に前記キーワード會設定しておけばよい。キーワ
ードの設定を行なわない場合でも、特定のリソース以外
の装置の制御は、図示されない他のデコーダによって行
なうことができるから、一般のマイクロプログラム制御
には支障4がない。
Generally, there are a plurality of decoders 3, and one decoder decodes a combination of a part of a microinstruction and outputs a corresponding control signal. The control signal output by a specific decoder is the main component of the system! For example, it performs update control of tables that manage the state of the system. Conventionally, if the decoder performed incorrect control due to an incorrect microprogram, the above-mentioned important resources would be unduly destroyed, and there was a risk that the system would be in an irreversible state. In this embodiment, when operating a specific decoder, in other words, when updating a resource important to the system, a keyword corresponding to the resource to be updated is determined, and the first step is to The above keyword is set in a predetermined position of the microinstruction. Then, the validity determining circuit 4 detects a keyword, and when a key read is detected, the operation of a specific decoder 3 is enabled in the next step. That is, when the keyword is detected and the specific decoder 3 does not operate, it is possible to prevent the decoder 3 from destroying the superimposed resource due to an inadvertent microphone or verbal command. Operate decoder 3*
At the ninth stage of updating the required source, the keyword association may be set in the preceding microinstruction. Even when keywords are not set, devices other than specific resources can be controlled by other decoders (not shown), so there is no problem 4 in general microprogram control.

以上のように、本発明においては、特定のデコーダは、
あらかじめマイクロ命令中にキーワードを設定した後で
危いと動作しないように411F&されているから、マ
イクロプログラムの誤動作による重要リソースの不当な
更新を防止することができる。信頼性の高いマイクロプ
ログラム制御装置を提供し、システムダウン等を防止で
きる効果がある。
As described above, in the present invention, a specific decoder is
Since the keyword is set in the microinstruction in advance and 411F& is applied to prevent the microinstruction from operating if it is dangerous, it is possible to prevent unauthorized updating of important resources due to malfunction of the microprogram. This has the effect of providing a highly reliable microprogram control device and preventing system failures.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の一実施例を示すブロック図である。 図において、1・・・制、御メモリ、2−マイクロ命令
レジスタ、3・・・デコーダ、4・・・有効判定回路。
The figure is a block diagram showing one embodiment of the present invention. In the figure, 1: control memory, 2: microinstruction register, 3: decoder, 4: validity determination circuit.

Claims (1)

【特許請求の範囲】[Claims] マイクロプログラムを記憶する制御メモリと、鍵制御メ
モリからマイクロ命令を逐次読出し格納するマイクロ命
令レジスタと、該マイクロ命令レジスタの内容を解釈し
所要の制御信号を出力するデコーダとを備えたマイクロ
プログラム制御装置において、前記マイクロ命令レジス
タの内容とキーワードとを比較して命令の有効判定を行
ない有効なときにのみ特定の#配デコーダの動作を可能
にする有効判定回路を備えて、特定の装置の制御はあら
かじめ1イクロ命令によって前記キーワードを出力した
後に行りうようにしたことを特徴とするマイクロプログ
ラム制御装置。
A microprogram control device comprising a control memory that stores a microprogram, a microinstruction register that sequentially reads and stores microinstructions from a key control memory, and a decoder that interprets the contents of the microinstruction register and outputs a required control signal. control of a specific device is provided with a validity determination circuit that compares the contents of the microinstruction register with a keyword to determine the validity of the instruction and enables a specific #decoder to operate only when the instruction is valid; A microprogram control device characterized in that the keyword is outputted in advance by one microinstruction and then executed.
JP56105606A 1981-07-08 1981-07-08 Microprogram controller Pending JPS588356A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56105606A JPS588356A (en) 1981-07-08 1981-07-08 Microprogram controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56105606A JPS588356A (en) 1981-07-08 1981-07-08 Microprogram controller

Publications (1)

Publication Number Publication Date
JPS588356A true JPS588356A (en) 1983-01-18

Family

ID=14412157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56105606A Pending JPS588356A (en) 1981-07-08 1981-07-08 Microprogram controller

Country Status (1)

Country Link
JP (1) JPS588356A (en)

Similar Documents

Publication Publication Date Title
KR850003597A (en) Data processor and method for selectively disabling power-down instructions
US5551051A (en) Isolated multiprocessing system having tracking circuit for verifyng only that the processor is executing set of entry instructions upon initiation of the system controller program
JPS588356A (en) Microprogram controller
EP0422784B1 (en) Information transfer in information processing systems
JPH05216721A (en) Electronic computer
US5218606A (en) Current-spare switching control system
JPS588360A (en) Microprogram controller
JPS63250753A (en) Memory access checking system
JPH09146789A (en) Emulator
JPH0287239A (en) Microprogram processor
JPH0137779B2 (en)
JPS61223952A (en) Retry function confirming system of data processor
JPS5833737A (en) Reset controlling system
JPS63278147A (en) Control system for preventing erroneous use of register
JPS63141129A (en) Microprogram controller
JPH03296146A (en) Back-up device for program development
JPS63168733A (en) Microprogram controller
JPS63148336A (en) Microcomputer
JPS59148200A (en) Detector of unfair writing
JPH0293734A (en) Error detecting method in information processor
JPH01180656A (en) Memory protecting device
JPS5824951A (en) Error detection system for microprogram
JPS6320633A (en) Information processor
JPH03243579A (en) Control device for elevator
JPS6083149A (en) Computer