JPS5882339A - μ法則ＰＣＭ符号の直接加算方式 - Google Patents
μ法則ＰＣＭ符号の直接加算方式Info
- Publication number
- JPS5882339A JPS5882339A JP56181586A JP18158681A JPS5882339A JP S5882339 A JPS5882339 A JP S5882339A JP 56181586 A JP56181586 A JP 56181586A JP 18158681 A JP18158681 A JP 18158681A JP S5882339 A JPS5882339 A JP S5882339A
- Authority
- JP
- Japan
- Prior art keywords
- absolute value
- law
- output
- section
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/49—Computations with a radix, other than binary, 8, 16 or decimal, e.g. ternary, negative or imaginary radices, mixed radix non-linear PCM
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する技術分野
本発明はＰＯＭ信号の復号方式に関する。特に−。
μ法則によりＰＣＭ符号化された信号の直接加算方式に
関する。
関する。
（２） 従来技やｈの説明
従来、ＰＣＭ符号の３ ｄＢ減衰を伴う直接加算器は減
衰なしの直接加算器と独立した３ｄＢＰＯＭ符肯減衰器
とで第１図に示すように構成されている。
衰なしの直接加算器と独立した３ｄＢＰＯＭ符肯減衰器
とで第１図に示すように構成されている。
すなわち、加９の対象となるμ法則ＰＯＭ符号化さ第１
た２つの入力狛号の絶対値比較部１と、比較により絶対
値小と判定されたこの入力の１つに対し、このステップ
ビットの両側にＮ］ｉ：ｉＪＩ！ ［］−Ｊを付加し１
３ビツト整計と見做したこのＰ ＯＭ符号の線形値の絶
交・ｊ値から固定バイアス値３２を減獅するμ法則・ぐ
イアスネ１１１正部２と、このμθ１則バイアス補正部
の出力をこの入力符号のセグメントビットの差たけ下位
方向にシフトするシフトレジスタ部３と、このシフトレ
ジスタ部３の出力とＭｊ ｉｆｌ’４絶対値比較部１に
より絶え値犬と判定されたｉ’ ＣＭ符号のステップビ
ットの両側に論理１−１」を伺５＋−加えたものとの線
型絶対値加減算部（人力符号が同じ極性ビットを有する
時は加算、異なる極性ヒツトを有する時は減算′ｆＡテ
惰う）４と、油旬結（（ミをμ法則１〕ＣＭ符号形式に
軒えるシフトレジスタ部５およびセグメントビット更ｌ
［部６とステップビット切換部８と排他的論理和ゲート
９とから構成されている。また、３ｄＢＰＯＭ減我器１
０は−３ｄＢの計算結果を記憶したＲＯＭなどで実線、
されている。
た２つの入力狛号の絶対値比較部１と、比較により絶対
値小と判定されたこの入力の１つに対し、このステップ
ビットの両側にＮ］ｉ：ｉＪＩ！ ［］−Ｊを付加し１
３ビツト整計と見做したこのＰ ＯＭ符号の線形値の絶
交・ｊ値から固定バイアス値３２を減獅するμ法則・ぐ
イアスネ１１１正部２と、このμθ１則バイアス補正部
の出力をこの入力符号のセグメントビットの差たけ下位
方向にシフトするシフトレジスタ部３と、このシフトレ
ジスタ部３の出力とＭｊ ｉｆｌ’４絶対値比較部１に
より絶え値犬と判定されたｉ’ ＣＭ符号のステップビ
ットの両側に論理１−１」を伺５＋−加えたものとの線
型絶対値加減算部（人力符号が同じ極性ビットを有する
時は加算、異なる極性ヒツトを有する時は減算′ｆＡテ
惰う）４と、油旬結（（ミをμ法則１〕ＣＭ符号形式に
軒えるシフトレジスタ部５およびセグメントビット更ｌ
［部６とステップビット切換部８と排他的論理和ゲート
９とから構成されている。また、３ｄＢＰＯＭ減我器１
０は−３ｄＢの計算結果を記憶したＲＯＭなどで実線、
されている。
このような従来装置では独立したＩ） ＯＭ符号−液加
算器と３ｄＢＰＯＭ減衰器とにより構成されているため
、実現された回路の消費重力が大きく、ＩＣ等ハードウ
ェア量が多く計算に要する回路の遅延時間が長いという
欠点かある。
算器と３ｄＢＰＯＭ減衰器とにより構成されているため
、実現された回路の消費重力が大きく、ＩＣ等ハードウ
ェア量が多く計算に要する回路の遅延時間が長いという
欠点かある。
にｊ） 発明の目的
本発明はこの点を改良するもので、３ｄＢ６Ｊ、衰機能
をｉｔ法則］’ ＣＭ符号直接加多？器内のμ法則バイ
アス補正部およびセグメント史第１部に吸収させろこと
により、３ｄＢ ｄ＋Ｑ 装を伴うμ法則１’ ＣＭ符
号直接加勢器を位米のμ法則）） ＣＭ符号１〔（液加
算器と類似した構成で実現することかでき、健米のμ法
則■〕ＣＭｒｉ号直接加算器単体の消イを電力、ハード
ウェア量、遅延時間にて演算を行うことができる３ ｄ
Ｂ減枝を伴うμ法則１） ＣＭ符号直接加算器を捺供す
ることを目的と１′る。
をｉｔ法則］’ ＣＭ符号直接加多？器内のμ法則バイ
アス補正部およびセグメント史第１部に吸収させろこと
により、３ｄＢ ｄ＋Ｑ 装を伴うμ法則１’ ＣＭ符
号直接加勢器を位米のμ法則）） ＣＭ符号１〔（液加
算器と類似した構成で実現することかでき、健米のμ法
則■〕ＣＭｒｉ号直接加算器単体の消イを電力、ハード
ウェア量、遅延時間にて演算を行うことができる３ ｄ
Ｂ減枝を伴うμ法則１） ＣＭ符号直接加算器を捺供す
ることを目的と１′る。
（４）発明の構成
本発明は、３ ｄＢ減長を伴う加勢の対象となる２つの
μ法則ＰＯＭ符号化された２つの入力符号の絶対値比較
部と、比較により絶対値小と判定されたこの入力の１つ
に対しそのステップビットの両側に論理「１」を伺加し
てのμ法則バイアス補正すなわちこの入力が１８１じ極
性ビットを持っときは無補正、この入力が異なる極性ビ
ットを持っときは１３ビツト整数と見なしたこのＰ Ｏ
Ｍ 符号の線形値からμ法則固定バイアスの２倍、っま
り６６を減勢するμ法則バイアス補正部と、このμ法則
・々イアス袖正部の出力をこの入力符号のセグメント部
の差たけ下位方向にシフトするシフトレジスタ部と、こ
のシフトレジスタ部の出力と絶対値比較部により絶対値
部と判定されたＰＣＭ符号のステップビットの両側に論
理「１」を付は加えたものとの線形絶対値加減算部（加
減算の指定はμ法則）々イアス補正部による）と、この
演其結果をμ法則ＰＯＭ符号の形式に整えかつ整えられ
たＰＣＭ符号のセグメント番号が０でないときはセグメ
ント番号を１減算し本直接加算器の出力の絶対値部とし
セグメント番号が００時はμ法則Ｐ ＯＭ符号として表
現できる値のうち最も０に近いＰＣＭ符号を本加算器の
出力の絶対値部とするシフトレジスタ部およびセグメン
ト更新部とを備え、極性ビットは絶ｉＪ値大と判定され
た入力Ｆ１号の極性ビットを本直接加算器の出力の極性
ビット部とすることを特徴とする。
μ法則ＰＯＭ符号化された２つの入力符号の絶対値比較
部と、比較により絶対値小と判定されたこの入力の１つ
に対しそのステップビットの両側に論理「１」を伺加し
てのμ法則バイアス補正すなわちこの入力が１８１じ極
性ビットを持っときは無補正、この入力が異なる極性ビ
ットを持っときは１３ビツト整数と見なしたこのＰ Ｏ
Ｍ 符号の線形値からμ法則固定バイアスの２倍、っま
り６６を減勢するμ法則バイアス補正部と、このμ法則
・々イアス袖正部の出力をこの入力符号のセグメント部
の差たけ下位方向にシフトするシフトレジスタ部と、こ
のシフトレジスタ部の出力と絶対値比較部により絶対値
部と判定されたＰＣＭ符号のステップビットの両側に論
理「１」を付は加えたものとの線形絶対値加減算部（加
減算の指定はμ法則）々イアス補正部による）と、この
演其結果をμ法則ＰＯＭ符号の形式に整えかつ整えられ
たＰＣＭ符号のセグメント番号が０でないときはセグメ
ント番号を１減算し本直接加算器の出力の絶対値部とし
セグメント番号が００時はμ法則Ｐ ＯＭ符号として表
現できる値のうち最も０に近いＰＣＭ符号を本加算器の
出力の絶対値部とするシフトレジスタ部およびセグメン
ト更新部とを備え、極性ビットは絶ｉＪ値大と判定され
た入力Ｆ１号の極性ビットを本直接加算器の出力の極性
ビット部とすることを特徴とする。
（５）発明の実ＪＪｆ＋ｊ例の請明
本発明の一実施例を１シ１面に基ついて１１（２、明す
る。
る。
第２図は、本発明一実施例の要部ブロック構成図である
。本実Ｍｒｉ例は、第１１シ１で示した従来例装置から
：（ｄＢ Ｐ （：！ Ｍ減衰器１０を省略し、３ ｄ
Ｂ減衰機能をμ法則Ｐ ＯＭ杓号的接加ｑ器内１・５・
・μ法則・々イアス袖正部２とセグメント更判部６に吸
収させたところに特徴があり、第１１１２１と同一符号
は同一のものをそ才１ぞＡ１示す。
。本実Ｍｒｉ例は、第１１シ１で示した従来例装置から
：（ｄＢ Ｐ （：！ Ｍ減衰器１０を省略し、３ ｄ
Ｂ減衰機能をμ法則Ｐ ＯＭ杓号的接加ｑ器内１・５・
・μ法則・々イアス袖正部２とセグメント更判部６に吸
収させたところに特徴があり、第１１１２１と同一符号
は同一のものをそ才１ぞＡ１示す。
２つのＰＯＭ符号符号人力式力ｙ ｔｉ絶絶７ｊ値比較
１に、ステップビットはステップビット切換部８に、極
性ビットは排他的論理和ケート９に与えられる。ビット
切拶部８は絶対値比較部ｌがらの大小判定ａにより、絶
対値部なる側のステップピッ）ｂの両側に論理「１」を
加えてπ：Ｊ型絶幻値加欽１算部４に送る。絶対細小な
る佃のステップビソトＣは両側に肺１理「１」を加えて
μ法則ノ々イアス補正部２ＶＣ−送ら才する。絶対値比
較部１からの小セグメントｄおよび排他的論理和ゲート
９の出力Ｗ−より、μ法則・々イアス袖正部２が動作し
、］ノド仙画論理和ゲート９の出力に応じ加算の場合に
は補止を行わず、減勢のｎｇ ＆１−６６の補ＩＦを行
い結果←ｒ、シフトレジスタ３に送られる。これと、絶
対値比較部１からのセグメント差ｅによりシフトレジス
タ３で下位方向にシフトが行われ線型絶対値加減算器４
に送られる。線型絶苅値加襲・９器４はμ法則・々イア
ス袖正部２がらの指定によりＭＪｆ ｆｉすの絶対値加
１４あるいは減勢を行い、この結果かシフトレジスタ５
およびセグメント変更部６に込ら才］る。
１に、ステップビットはステップビット切換部８に、極
性ビットは排他的論理和ケート９に与えられる。ビット
切拶部８は絶対値比較部ｌがらの大小判定ａにより、絶
対値部なる側のステップピッ）ｂの両側に論理「１」を
加えてπ：Ｊ型絶幻値加欽１算部４に送る。絶対細小な
る佃のステップビソトＣは両側に肺１理「１」を加えて
μ法則ノ々イアス補正部２ＶＣ−送ら才する。絶対値比
較部１からの小セグメントｄおよび排他的論理和ゲート
９の出力Ｗ−より、μ法則・々イアス袖正部２が動作し
、］ノド仙画論理和ゲート９の出力に応じ加算の場合に
は補止を行わず、減勢のｎｇ ＆１−６６の補ＩＦを行
い結果←ｒ、シフトレジスタ３に送られる。これと、絶
対値比較部１からのセグメント差ｅによりシフトレジス
タ３で下位方向にシフトが行われ線型絶対値加減算器４
に送られる。線型絶苅値加襲・９器４はμ法則・々イア
ス袖正部２がらの指定によりＭＪｆ ｆｉすの絶対値加
１４あるいは減勢を行い、この結果かシフトレジスタ５
およびセグメント変更部６に込ら才］る。
セグメント変更部６は蜘型絶対値加減勢器４の結果によ
り絶対値比較部１からの太セグメン）ｆを変更し、さら
に３ｄＢ減衰のために１減算する。
り絶対値比較部１からの太セグメン）ｆを変更し、さら
に３ｄＢ減衰のために１減算する。
一方、線型絶対値加減算器４の出力番１−シフトレジス
タ５に入力されμ法則Ｐ ＣＭ符号の型式とするためシ
フトされ絶対値大側の極性ビット、セグメント更新部６
の出力、シフトレジスタ５の出力により出力ＯＵＴが得
られる。たたし、セグメント更新部６で３ ｄＢ波減衰
ための１減算以前に、セグメント値が０となっている場
合には、出力ＯＵＴは「０１１１１１１１ Ｊ とする
。こ才１により、第１図に示される従来の方式に使用さ
れている３ｄｒ３Ｐ ＯＭ減衰器１０を使わすに入力信
号Ｘと入力信烏ｙの加物−結果を得るという減衰を伴わ
ない加算回路と同様のブロック構成にてμ法則１） Ｏ
Ｍ符号の３ ｄＢ波減衰伴う直接加勢−回路を実現して
いる。
タ５に入力されμ法則Ｐ ＣＭ符号の型式とするためシ
フトされ絶対値大側の極性ビット、セグメント更新部６
の出力、シフトレジスタ５の出力により出力ＯＵＴが得
られる。たたし、セグメント更新部６で３ ｄＢ波減衰
ための１減算以前に、セグメント値が０となっている場
合には、出力ＯＵＴは「０１１１１１１１ Ｊ とする
。こ才１により、第１図に示される従来の方式に使用さ
れている３ｄｒ３Ｐ ＯＭ減衰器１０を使わすに入力信
号Ｘと入力信烏ｙの加物−結果を得るという減衰を伴わ
ない加算回路と同様のブロック構成にてμ法則１） Ｏ
Ｍ符号の３ ｄＢ波減衰伴う直接加勢−回路を実現して
いる。
（６）発明の効果
・本発明は以上バ（ε明したように、μ法則Ｐ ＣＭ符
号）３ ｄＢ ＃ ｅヲ伴５ 、ＩＪＩＩｎ器ヲ従来（
１） ｔｔ 法１４１１）ＣＭ符号の加（転）器と同和
度のハードウェア景、消費霜゛。
号）３ ｄＢ ＃ ｅヲ伴５ 、ＩＪＩＩｎ器ヲ従来（
１） ｔｔ 法１４１１）ＣＭ符号の加（転）器と同和
度のハードウェア景、消費霜゛。
力、遅延時間により実現することができ、時分割電話交
換イ幾におけるボードトランク、交換台用の台紐トラン
クの小型化、低価格化、高速化を行うことかできる効果
を有する。
換イ幾におけるボードトランク、交換台用の台紐トラン
クの小型化、低価格化、高速化を行うことかできる効果
を有する。
４ 図面の前部なｄ；１４明
第１図は従来例の３ｄＢ減哀を伴うμ法則ＰＣＭ符号直
接加算装置の要部ブロック構成図。
接加算装置の要部ブロック構成図。
第２図は本発明一実施例のμ法則Ｐ ＯＭ符号の３ ｄ
Ｂ波減衰伴う直接加算装置の要部ブロック構成図。
Ｂ波減衰伴う直接加算装置の要部ブロック構成図。
■・・・絶対値比較部、２・・・μ法則・々イアス補正
部、３．８・・・シフトレジスタ、４・・・線型絶対値
加減算器、６・・・セグメント更新部、８・・・ステッ
プピット切換部、９・・・排他的記１理和ゲート、１０
・・・３ ｄＢＰ ＯＭ減衰器 特許出願人 日本電気株式会社 中１ 枚理人 弁理士井 出 直 孝 児 １ 図
部、３．８・・・シフトレジスタ、４・・・線型絶対値
加減算器、６・・・セグメント更新部、８・・・ステッ
プピット切換部、９・・・排他的記１理和ゲート、１０
・・・３ ｄＢＰ ＯＭ減衰器 特許出願人 日本電気株式会社 中１ 枚理人 弁理士井 出 直 孝 児 １ 図
Claims (1)
- （１）３ｄＢ妙衰を伴う加算の対象となりμ法則ＰＯＭ
符号化された２つの入力狛号の絶２」値比較部と、この
比較部により絶対値部と判定さ才またこの入力の１つに
対しそのステップビットの両側に論理「１」を付加しこ
の入力が同じ椿性ビットを持つときは無補正としこの入
力が、異なる極性ビットを持つときはこのＰＣＭ符号か
らμ法則固定バイアスの２倍値を減算するμ法則ノ々イ
アス袖正部と、このμ法則ノ々イアス補正部の出力を前
記２人力のセグメント部の差だけ下位方向にシフトする
シフトレジスタ部と、このシフトレジスタ部の出力と前
記絶対値比較部により絶対値部と判定された入力符号の
ステップビットの両側に論理「１」を付は加えたものと
の加算あるいは減算を行う線型絶対値加減算部と、この
演算結果をμ法則ＰＯＭ符号形式に整えかつ整えらｆ＋
たＰ ＯＭ符号のセグメント番号が０でないとぎはセグ
メント番号を１だけ減勢して出力の絶対値部とし、セグ
メント番号が００時はμ法則ＰＯＭ符月として表現でき
る値のうち藷も０に近い１’ ＣＭね号を出力の絶対値
部トスイ）シフトレジスタ部およびセグメント部新部と
を侃え、極性ビットはに、 ｘ’Ｊ値大と判定された入
力杓号の補性ビットを出力の（１ル（性ピット部とする
ことを％徴とするμ法則ｐ ＯＭ ’１ｇ）号の直接加
算方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181586A JPS5882339A (ja) | 1981-11-11 | 1981-11-11 | μ法則ＰＣＭ符号の直接加算方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56181586A JPS5882339A (ja) | 1981-11-11 | 1981-11-11 | μ法則ＰＣＭ符号の直接加算方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5882339A true JPS5882339A (ja) | 1983-05-17 |
| JPS62534B2 JPS62534B2 (ja) | 1987-01-08 |
Family
ID=16103394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56181586A Granted JPS5882339A (ja) | 1981-11-11 | 1981-11-11 | μ法則ＰＣＭ符号の直接加算方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5882339A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6624322B1 (ja) | 2019-03-27 | 2019-12-25 | 千住金属工業株式会社 | はんだ合金、はんだボール、はんだプリフォーム、はんだペースト及びはんだ継手 |
-
1981
- 1981-11-11 JP JP56181586A patent/JPS5882339A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62534B2 (ja) | 1987-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840002795A (ko) | 디지탈 여파기 | |
| CA2012747A1 (en) | Device for reducing the redundancy in blocks of digital video data in dct encoding | |
| JPS5882339A (ja) | μ法則ＰＣＭ符号の直接加算方式 | |
| US3688097A (en) | Digital attenuator for non-linear pulse code modulation signals | |
| KR970022805A (ko) | 로그의 근사값 계산방법 및 회로 | |
| EP0470793B1 (en) | Digital signal orthogonal transformer apparatus | |
| KR970702630A (ko) | 양자화 잡음을 줄이는 방법 및 장치(Method and Apparatus for Reducing Quantization Noise) | |
| US5948052A (en) | Apparatus using a logarithm based processor and an audio amplifier | |
| Singh | A generalized viewpoint of a criterion due to D. Mitra | |
| KR920015904A (ko) | 비디오 코덱용 파이프라인 병렬처리형 고속 역양자화기 | |
| JP2890412B2 (ja) | 符号変換回路 | |
| KR920001494A (ko) | 비선형 디엠파시스 회로 | |
| GB2082875A (en) | Conference bridge circuit arrangements | |
| KR960006345A (ko) | 최소평균자승 등화기에 있어서 수렴상수변환회로 | |
| KR930003748A (ko) | Rgb 신호를 성분 신호로 변환시키기 위한 방법 및 회로 | |
| KR100277862B1 (ko) | 다중 스테이지 콤 필터 | |
| JPH04149728A (ja) | Ｒｏｍ式ディジタル演算回路 | |
| Messerschmitt | Effect of Bit-Robbing in Tandem Digital Switches | |
| RU2037268C1 (ru) | Преобразователь двоично-десятичного кода 8-4-2-1 в код 5-4-2-1 | |
| JPS59231926A (ja) | 信号伝送方式 | |
| JPS5920140B2 (ja) | 対数の真数加算回路 | |
| KR960016423A (ko) | 수직 윤곽보정회로 | |
| KR940015794A (ko) | 감산치 절대값화 회로 | |
| JPH03263910A (ja) | Ｉｉｒフィルタ | |
| KR960035556A (ko) | 돌비 프롤로직 스테레오 서라운드 재생장치 |