JPS5880837A - パタ−ン形成装置 - Google Patents

パタ−ン形成装置

Info

Publication number
JPS5880837A
JPS5880837A JP17835381A JP17835381A JPS5880837A JP S5880837 A JPS5880837 A JP S5880837A JP 17835381 A JP17835381 A JP 17835381A JP 17835381 A JP17835381 A JP 17835381A JP S5880837 A JPS5880837 A JP S5880837A
Authority
JP
Japan
Prior art keywords
pattern
data
format
repetition
repeated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17835381A
Other languages
English (en)
Inventor
Akira Noma
野間 昭
Susumu Watanabe
進 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP17835381A priority Critical patent/JPS5880837A/ja
Publication of JPS5880837A publication Critical patent/JPS5880837A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 1)発明の技術分野 本発明は、電子ビーム描画装置の如き荷電粒子によるパ
ターン形成装置に関し、そのデータ変換時間と正味描画
時間と号大幅に短縮することを可能としたパターン形成
装置に関する。
2)従来技術 先ず、ICメモリー製作に用いるレティクルマスクの電
子ビーム描画による作成を例にとって、パターン形成技
術について説明する。
第1図は、例にとったレティクルマスクの平面図である
。ガラス板1にCrが蒸着され、この蒸着膜上にパター
ン2〜4が形成されている。2はマスクの名称を示すパ
ターン部、6はレティクルを露光装置に位置合せするた
めの基準マークパターン部、そして4はICメモリーの
主パターン部である。主パターン部の5及び6の部分は
、それぞれa又はbのパターン単位の繰返しで成ってい
る。
第2図は、電子ビーム描画装置20の機構図である。そ
の電子鏡筒系は、電子源となる電子銃21、ビームラ縮
少させるコンデンサーレンズ22 、2B、そしてパタ
ーンを形成しようとするマスクブランク24上にビーム
の焦点を合わせる対物レンズ25からなっている。ギし
て走査を制御する機構は、ビーム′frX方向とY方向
に偏向させる偏向電極26.26’と、ビームのオン・
オフを行々い必要部分のみにビームを照射するブランキ
ング電極27と、レーザ測長系によりマスクブランク2
4の位置を制御するXYステージ28とからなっている
この電子ビーム描画装置でレティクルのパターン部を形
成するには、パターン・ジェネレータ(PG)フォーマ
ットデータ(共通フォーマットとして一番普及している
)から電子ビーム描画装置用のパターンデータ形式(E
Dフォーマットと呼ぶ)のデータに変換しなければなら
な、い。即ちPGフォーマットにおいては、第6図(a
)のように、パターンは重ね合わせの許される矩形図形
31に分割され、各矩形図形61は中心座標値(X、Y
)と矩形の幅W、高さH及び回転角Aで表現されている
。こ0PG7オーマツ)’eEBフォーマットに変換す
るには、まず図形の座標系(原点、ミラー、ローテーシ
ョン)を変更し、第6図伽)のように、例えば256μ
角のセル62に分割をし、さらにX軸に平行な底辺をも
つ台形33、方形、三角形65に分割をする。そして第
3図(C)のように、各図形を輪郭系からドツト中心系
に変換して各セル内でのEBフォーマットデータに表現
し直す。
第4図は、変換されたFBフォーマットデータによる、
ラス夕方式パターン形成方法を示す概念2 図である。ビーム径として例えば0.5μφとし唖電翫 了ビーム41は、マスクブランク24上で、256μm
のセル幅の偏向幅42で、始点46から終点44へ偏向
電極26によって走査する。この間必要な領域への照射
がブランキング電極27(第2図参照)のオフで行なわ
れる。ビーム41は再び次の始点45へ戻り終点46ま
で次の偏向走査がなされるXYステージ28(第2図参
照)Fiこの間Y方向に等速で移動し、46から45へ
ビームが走査される間にビーム径に相当する0、5μ弱
移動する。
Y軸方向の1列(ストライプ)の描画が完了したらXY
ステージ28はX方向に256μ移動し次のストライプ
を描画する。
そこでマスクブランク上でのパターンの形成は、各チッ
プ2〜4毎にチップ内のパターン形状をEBフォーマッ
トに変換されて記述されたチップデータと、当該チップ
データをマスクブランク上のどの位置に描画するかを記
述した配列情報データとにより、電子ビーム描画装置は
マスクブランク上の所定の位置に所定のパターンを形成
する。
従来は、そのようなパターン形成において、主チツプ4
内のパターン形状についてのPGフォーマットデータは
、繰返しがあってもそのまますべてEBフォーマットに
変換してチップデータとし、各チップ2゛〜4の位置に
ついての配列情報データとともに描画機構の制御に用い
ていた。
3)従来技術の問題点 しかし表から、従来のフォーマット変換の仕方では、主
チップ4のPGフォーマットデータは繰返しがあっても
そのまますべてEBフォーマットデータに変換していた
ので、PGフォーマットデータ量が多い場合には一枚の
レティクルマスクのノ(ターン形成に数時間という時間
がかかる問題点があった。
4)発明の構成 本発明は、上述の問題点に鑑みてなされたものであって
、荷電粒子によるパターン形成装置において、構成すべ
きパターンのうち、−次元若しくは二次元的に繰返しの
あるパターン部については、該繰返しパターン部の繰返
し単位のパターン形状を該装置に適するように変換して
記述した変換データ、並びに該繰返し単位の繰返し個数
及び配列位置を記述した配列情報データを作成し、当該
両データにより描画機構を制御することを特徴とするパ
ターン形成装置である。
本発明は、繰返しのあるパターン部について、そのパタ
ーン部の全パターンtEBフォーマット化せずに、繰返
し単位となるパターンのみEBフォーマット化してデー
タ変換を行ない、そして繰返し個数とその配列位置とを
配列情報データに持たせることにより、データ変換時間
の大幅な短縮が可能となることに特徴があるパターン形
成装置である。
荷電粒子によるパターン形成装置には、電子線によるも
ののほかガリウムなどのイオンビームによるものがある
。イオンビームは電子線と同様にレンズによる集束、偏
向板による偏向が可能であ本発明におけるパターンの分
割は、第5図のように、従来法と異なり、繰返しのある
パターン部と繰返しのないパターン部とに分割される。
第5図は第1図に示したレティクルマスクのマスク名称
を示すパターン部2、基準マークパターン部3は繰返し
のないパターン部でその分割は従来と同じであるが、繰
返しのあるパターン部である主・ぐターン部4は、A−
Gに分割される。それらのうち、A、B、D、F及びG
は繰返しのないパターン部であり、C及びEは、繰返し
単位C及びeが繰返されたパターン部である。
第6図は、主パターン4′t−表現しているPGフォー
マットデータから、繰返しのない部分(A、B。
D、F、G)と繰返しのある部分(C,E)とを分離し
、C,Eに関しては繰返し単位C,el  の部分のデ
ータ変換を行なわせるための指定データの構造の一例で
ある。
第7図は、分割された領域の配列情報データの構造の一
例を示すものである。ここに、各チップの個数とマスク
上の配列位置が明記されている。
これら変換データと配列情報データの処理は、パターン
形成装置の一部をなす計算機により行なわれ、電子ビー
ムの偏向電極26.26’による偏向、ブランキング電
極27によるオンオフ、XYステージ28の駆動など描
画機構を制御することによってレディクルマスク等の上
にパターンを形成することができる。
5)発明の効果 本発明のパターン形成装置によれば、繰返しのあるパタ
ーン部については、PGフォーマットデータをそのtま
すべてEBフォーマットデータに変換せずに、繰返し単
位についてのみデータ変換をするので、変換データ作成
時間の大幅な短縮が可能となった。その短縮を具体的に
説明すると、ICメモリーパターンでは繰返しのあるパ
ターン数と繰返しのないパターン数との比が平均して1
0:1であるので、従来法に比較して1/10の時間、
ですむという大幅なものである。また、一本装置用のP
Gフォーマットデータ作成においては、繰返し部につい
て必ずしも全てPGフォーマットデータを作成する必要
がない(EB変換する部分だけあればよい)ので、PG
データ券成においても時間が短縮できる。
【図面の簡単な説明】 第1図は従来のデータ変換におけるパターン分割を示す
平面図、第2図は電子ビーム描画装置の機構説明図、第
6図はPGフォーマットからEBフォーマットへのデー
タ変換説明図、第4図はラス夕方式パターン形成方法を
示す概念図、第5図は本発明のデータ変換におけるパタ
ーン分割を示す平面図、第6図は本発明の図形データ構
造例の説明図、第7図は本発明の配列情報データ構造例
の説明図である。 20・・・パターン形成装置(電子ビーム描画装置)、
24・・・レティクルマスク、26.26’・・・偏向
電極、27・・・ブランキング電極、28・・・XYス
テージ、2゜3、A、B、D、F、G・・・繰返しのな
いパターン部、C2E・・・繰返しのあるパターン部、
c、e・・・繰返し単位。 IF!5 図 第6図 第7図 143−

Claims (1)

    【特許請求の範囲】
  1. 1 荷電粒子によるパターン形成装置において、形成す
    べきパターンのうち、−次元若しくは二次元的に繰返し
    のあるパターン部については、該繰返しパターン部の繰
    返し単位のパターン形状を該装置に適するように変換し
    て記述した変換データ、並びに該繰返し単位の繰返し個
    数及び配列位置を記述した配列情報データを作成し、当
    該側データにより描画機構を制御することを特徴とする
    パターン形成装置。
JP17835381A 1981-11-09 1981-11-09 パタ−ン形成装置 Pending JPS5880837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17835381A JPS5880837A (ja) 1981-11-09 1981-11-09 パタ−ン形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17835381A JPS5880837A (ja) 1981-11-09 1981-11-09 パタ−ン形成装置

Publications (1)

Publication Number Publication Date
JPS5880837A true JPS5880837A (ja) 1983-05-16

Family

ID=16047001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17835381A Pending JPS5880837A (ja) 1981-11-09 1981-11-09 パタ−ン形成装置

Country Status (1)

Country Link
JP (1) JPS5880837A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010669A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 固体撮像装置の受光部のパタ−ン描画方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5483773A (en) * 1977-12-16 1979-07-04 Fujitsu Ltd Electron-beam exposure unit
JPS5493364A (en) * 1977-12-30 1979-07-24 Fujitsu Ltd Exposure system for electron beam

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5483773A (en) * 1977-12-16 1979-07-04 Fujitsu Ltd Electron-beam exposure unit
JPS5493364A (en) * 1977-12-30 1979-07-24 Fujitsu Ltd Exposure system for electron beam

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010669A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 固体撮像装置の受光部のパタ−ン描画方法

Similar Documents

Publication Publication Date Title
TWI373692B (en) Charged particle beam lithography system and charged particle beam drawing method
US5399872A (en) Charged-particle beam exposure method
CN1602451A (zh) 无掩膜光子电子点格栅阵列光刻机
JPH1064812A (ja) 電子ビーム露光方法及びそれを用いたデバイス製造方法
JPS63114125A (ja) 荷電ビ−ム露光装置
JP2002118060A (ja) 荷電ビーム露光装置、荷電ビーム露光方法、露光データ作成方法、露光データを作成するプログラムを記録したコンピュータ読取り可能な記録媒体、及び、露光データを記録したコンピュータ読取り可能な記録媒体
JPH0468768B2 (ja)
JP3310400B2 (ja) 電子ビーム露光方法および露光装置
JPS63137426A (ja) 電子ビームパターン発生器
JPH02125609A (ja) 半導体製造装置
US6352802B1 (en) Mask for electron beam exposure and method of manufacturing semiconductor device using the same
JPS5880837A (ja) パタ−ン形成装置
JPS5924538B2 (ja) パタ−ン形成方法
JP3285645B2 (ja) 荷電ビーム描画方法
JP3206448B2 (ja) 電子ビーム描画装置
Chang et al. A computer-controlled electron-beam machine for microcircuit fabrication
JP3247700B2 (ja) 走査形投影電子線描画装置および方法
JPH06291025A (ja) 電子ビーム露光装置
JPH06333793A (ja) 露光装置
JP2677292B2 (ja) 半導体装置の製造方法と荷電粒子ビーム用透過マスク
JP2005302868A (ja) 電子ビーム描画方法および装置
JPH047585B2 (ja)
JPS58125827A (ja) ビ−ムラスタ描画方式
JP2002075829A (ja) 荷電粒子線転写露光方法及びデバイス製造方法
JPS5858735A (ja) 近似補正回路を使用するハイブリツド可動ステ−ジ及びラスタ電子ビ−ムリソグラフイ−装置