JPS5879280A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPS5879280A JPS5879280A JP56177481A JP17748181A JPS5879280A JP S5879280 A JPS5879280 A JP S5879280A JP 56177481 A JP56177481 A JP 56177481A JP 17748181 A JP17748181 A JP 17748181A JP S5879280 A JPS5879280 A JP S5879280A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- crystal display
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は1片側基板に1非線[141F性を鳴する素子
を内蔵した液晶表示装置の構造に関する。
を内蔵した液晶表示装置の構造に関する。
従来、非線型特性を有する素子を用いた液晶表示装置K
は、TPTKよるトランジスタ、金属間に絶縁膜を挾ん
だMIM素子、シリコン基板上にトランジスタあるいは
、ダイオードを形成した動勢があるが、いずれも工程が
長く、積層する層の数が多い。その為に歩留抄が低下す
る。あるいはコストが高くなって実用忙ならない、又工
程の短かい物については、特性が充分小ない、駆動電圧
が高いといった欠点を有していた。第、1図は、シリコ
ン基板を用いてMOB型のトランジスタを画素内に形成
した場合のトランジスタ付近の勅面図である。この場合
におHる工程をフォトエ穆を中心に考案して入ると、以
下の様になる。
は、TPTKよるトランジスタ、金属間に絶縁膜を挾ん
だMIM素子、シリコン基板上にトランジスタあるいは
、ダイオードを形成した動勢があるが、いずれも工程が
長く、積層する層の数が多い。その為に歩留抄が低下す
る。あるいはコストが高くなって実用忙ならない、又工
程の短かい物については、特性が充分小ない、駆動電圧
が高いといった欠点を有していた。第、1図は、シリコ
ン基板を用いてMOB型のトランジスタを画素内に形成
した場合のトランジスタ付近の勅面図である。この場合
におHる工程をフォトエ穆を中心に考案して入ると、以
下の様になる。
(1)ストッパ11のパターニング
(2) #下層の81o!絶縁膜12のパターニング
(5) ポリシリコン層1.゛3のパターニング(4
) ポリシリコン層13とa層15の間のBiot絶
114のバターニング (5) 91層15のバターニング (6) アki層15と上側アルミ層160間の81
0!絶116のバターニング (ハ 上側アルミ層16のバターニングという7エ専が
あわ、積層される層の数は、6層であった。この様にフ
ォトリソグラフィを用いる工程が多い場合、フォトリン
グラフィにより入るパターン不良等の欠陥祉、非常に大
となる。すなわち、1回のフォト工程による歩留動をA
(0≦A≦1)としフォトの回数をnとすると金工穆で
の歩留りは、An となる、先の例においては、7エ
寝もある為、歩留りは、非常に小となり鼻い、第2図り
、金属間に絶縁膜を挾んだMI鷲(メタルーインシ凰レ
ーターメタA)と呼ばれる素子の断面図を示している。
(5) ポリシリコン層1.゛3のパターニング(4
) ポリシリコン層13とa層15の間のBiot絶
114のバターニング (5) 91層15のバターニング (6) アki層15と上側アルミ層160間の81
0!絶116のバターニング (ハ 上側アルミ層16のバターニングという7エ専が
あわ、積層される層の数は、6層であった。この様にフ
ォトリソグラフィを用いる工程が多い場合、フォトリン
グラフィにより入るパターン不良等の欠陥祉、非常に大
となる。すなわち、1回のフォト工程による歩留動をA
(0≦A≦1)としフォトの回数をnとすると金工穆で
の歩留りは、An となる、先の例においては、7エ
寝もある為、歩留りは、非常に小となり鼻い、第2図り
、金属間に絶縁膜を挾んだMI鷲(メタルーインシ凰レ
ーターメタA)と呼ばれる素子の断面図を示している。
この場合のフオトエ移は以下の様になる。
(1) 下側金j121(例えばタンタル)のバター
ニング。
ニング。
(2)゛ 上側金1l123のバターニング(3)
透明電極24のバターニングという3つのフォト工程で
ある。フォトTsは、少ないが、この素子を用いた場合
、駆動電圧は、250ラインの場合で20’V程宝とす
r−)てしまうという欠点があった。′5を素子の微妙
な特性を押さえ込む必要があね、製造上においても充分
な管理が要求されるものであった。
透明電極24のバターニングという3つのフォト工程で
ある。フォトTsは、少ないが、この素子を用いた場合
、駆動電圧は、250ラインの場合で20’V程宝とす
r−)てしまうという欠点があった。′5を素子の微妙
な特性を押さえ込む必要があね、製造上においても充分
な管理が要求されるものであった。
本発明は1以上の様な欠点を除去したもので、工程も短
かく、低電圧で駆動出来、歩留秒も良く構造も簡単な為
パネルを作る際のラビングK 7+しても惨いものであ
る。第5図社1本発明の概念を示した図である。第4図
は、第5図の信号線に加わる電圧波形の一例で(a)は
、信号線31に加える波形、(b)は信号1135に加
先る波形である0画素33&C印加される信号は、区間
411においては信号l1I31から注入され、区間4
12においては、信号1iI35からダイオード34を
通して注入される。(C)は画素における信号の簀化と
、液晶層に印加される電圧を示している。この様な駆動
を行なう事により、低電圧でも液晶4に加わる電圧の太
きいパネルを横絞する事ができる。尚、この因は電圧平
均化法のV−5Vで描いであるがV−eVでも良い、第
5因は、本発明による基板の断面図である。構造は、ボ
l)シリコン、ネサ膜の2層か又は、ポリシリコン、丁
hミニ吟ム、ネサ膜2いう3層の本ので、積層される層
の数が少ない為、非常に歩留りも貴く、ラビングに炉し
ても比較的安定である。この様に本発明による素子を用
いた液晶表示パネルは、歩留に良く、ラビングに対lて
も強く、駆動も低電圧で出来る・
かく、低電圧で駆動出来、歩留秒も良く構造も簡単な為
パネルを作る際のラビングK 7+しても惨いものであ
る。第5図社1本発明の概念を示した図である。第4図
は、第5図の信号線に加わる電圧波形の一例で(a)は
、信号線31に加える波形、(b)は信号1135に加
先る波形である0画素33&C印加される信号は、区間
411においては信号l1I31から注入され、区間4
12においては、信号1iI35からダイオード34を
通して注入される。(C)は画素における信号の簀化と
、液晶層に印加される電圧を示している。この様な駆動
を行なう事により、低電圧でも液晶4に加わる電圧の太
きいパネルを横絞する事ができる。尚、この因は電圧平
均化法のV−5Vで描いであるがV−eVでも良い、第
5因は、本発明による基板の断面図である。構造は、ボ
l)シリコン、ネサ膜の2層か又は、ポリシリコン、丁
hミニ吟ム、ネサ膜2いう3層の本ので、積層される層
の数が少ない為、非常に歩留りも貴く、ラビングに炉し
ても比較的安定である。この様に本発明による素子を用
いた液晶表示パネルは、歩留に良く、ラビングに対lて
も強く、駆動も低電圧で出来る・
第1図は、シリコン基板を用いてMO8!IIのトラン
ジスタを画素内に形成した場合のトランジスタ付近の断
面図でおる。 第2図は、金属間に絶縁膜を挾んだM工Mと呼ばれる素
子の断面図を示す。 第3因は、本発明によ為素子の概念図である。 第4図は、第3図の信号[i!及び画素に加わる信号波
形である。 第5図は1本発明による基板の断面図であ不。 11・・・−・・ストッパー 12・・・・・・最下層sio!絶縁膜13・・・・・
・ポリシリコン層 14・・・・・・ポリシリコン層とアルミニウム層の間
の絶縁膜 15・・・・・−アルミニウム 16・・・・・・810.絶縁膜 17・・・・・・アルミニウム 21・・・・・・下儒金#11タンタル)22・・・・
・・絶縁膜(五酸化タンタル)ぐ3・・・・・・ 上側
金属11極にクロム金、クロム金)24・・・・・・ネ
サ膜 25・・・・・・ガラス基板 51・・・・・・信号線 32・・・・・・ダイオード 33・・・・・・透明電極 54・・・・・・ダイオード 55・・・・・・信号線 41・・・・・・選択信号(ON時) 42・・・・・・選択信号(077時)43・・・・・
・液晶に印加される電圧(01時)44・・・・・・液
晶に印加される電圧(077時)45・・・・・・信号
線35に信号が印加された時の信号1s31の信号 46・・・・・・選択信号(01時) 47・・・・・・選択信号(077時)48・・・・・
・液晶に印加される電圧(01時)49・・・・・・液
晶に印加される電圧COF′P時)410・・・・・・
信号1i!311C信号が印加された時の信号線35士
の信号 411・・・・・・信号が正の区間 412・・・・・・信号が負の区間 51・・・・・・ポリシリコン 52・・・・・・ネサ膜 53・・・・・・アルミニウム 以 上 第1、図 第2図 偽、4図 1 第5図
ジスタを画素内に形成した場合のトランジスタ付近の断
面図でおる。 第2図は、金属間に絶縁膜を挾んだM工Mと呼ばれる素
子の断面図を示す。 第3因は、本発明によ為素子の概念図である。 第4図は、第3図の信号[i!及び画素に加わる信号波
形である。 第5図は1本発明による基板の断面図であ不。 11・・・−・・ストッパー 12・・・・・・最下層sio!絶縁膜13・・・・・
・ポリシリコン層 14・・・・・・ポリシリコン層とアルミニウム層の間
の絶縁膜 15・・・・・−アルミニウム 16・・・・・・810.絶縁膜 17・・・・・・アルミニウム 21・・・・・・下儒金#11タンタル)22・・・・
・・絶縁膜(五酸化タンタル)ぐ3・・・・・・ 上側
金属11極にクロム金、クロム金)24・・・・・・ネ
サ膜 25・・・・・・ガラス基板 51・・・・・・信号線 32・・・・・・ダイオード 33・・・・・・透明電極 54・・・・・・ダイオード 55・・・・・・信号線 41・・・・・・選択信号(ON時) 42・・・・・・選択信号(077時)43・・・・・
・液晶に印加される電圧(01時)44・・・・・・液
晶に印加される電圧(077時)45・・・・・・信号
線35に信号が印加された時の信号1s31の信号 46・・・・・・選択信号(01時) 47・・・・・・選択信号(077時)48・・・・・
・液晶に印加される電圧(01時)49・・・・・・液
晶に印加される電圧COF′P時)410・・・・・・
信号1i!311C信号が印加された時の信号線35士
の信号 411・・・・・・信号が正の区間 412・・・・・・信号が負の区間 51・・・・・・ポリシリコン 52・・・・・・ネサ膜 53・・・・・・アルミニウム 以 上 第1、図 第2図 偽、4図 1 第5図
Claims (2)
- (1) 液晶を挾持する上下のガラス基板のうt−1
゜片側の基板上にダイオード特性を有する素子を各画素
毎に少なくとも2個ずつは形成し、各ダイオードは、各
々独立の信号線に連結され、一方のダイオード社、信号
曽から画素電極の方向を順方向に、他方のダイオード社
、画素電極から信号線の方向を順方向にした構造を有し
て成り、対向基板は透明電極t1ストライプ状に形成さ
れている事を特徴とする液晶表示装置。 - (2) 片側基板上に形成されるダイオードは、ポリ
シリコンのPM接合によシ成る事を特徴とする特許請求
の範囲第1項記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56177481A JPS5879280A (ja) | 1981-11-05 | 1981-11-05 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56177481A JPS5879280A (ja) | 1981-11-05 | 1981-11-05 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5879280A true JPS5879280A (ja) | 1983-05-13 |
Family
ID=16031659
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56177481A Pending JPS5879280A (ja) | 1981-11-05 | 1981-11-05 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5879280A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4828117A (ja) * | 1971-08-13 | 1973-04-13 | ||
JPS51150996A (en) * | 1975-06-20 | 1976-12-24 | Hitachi Ltd | Liquid crystal display drive system |
-
1981
- 1981-11-05 JP JP56177481A patent/JPS5879280A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4828117A (ja) * | 1971-08-13 | 1973-04-13 | ||
JPS51150996A (en) * | 1975-06-20 | 1976-12-24 | Hitachi Ltd | Liquid crystal display drive system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940007562A (ko) | 위치감지액정표시소자및제조방법 | |
JPH07234421A (ja) | アクティブマトリクス型液晶表示装置 | |
US8373837B2 (en) | Liquid crystal display panel of line-on glass type to prevent signal interference between line-on glass signal lines and method of fabricating the same | |
JPH02156226A (ja) | 液晶表示素子 | |
JPS60164724A (ja) | 電気光学装置 | |
JPS5879280A (ja) | 液晶表示装置 | |
JPH04265945A (ja) | アクティブマトリクス基板 | |
JPH04307520A (ja) | 液晶表示装置 | |
JPH06175156A (ja) | 液晶表示装置 | |
JPH0213316B2 (ja) | ||
JPH0444251B2 (ja) | ||
JPS6097385A (ja) | 液晶表示用薄膜トランジスタ基板 | |
JPS63292114A (ja) | アクティブマトリックス型液晶表示装置 | |
JPH0618923A (ja) | 液晶表示装置 | |
JPH0618929A (ja) | アクティブマトリクス基板の製造方法 | |
JPS6197864A (ja) | 薄膜トランジスタ | |
JPS5942584A (ja) | マトリツクス型液晶表示装置 | |
JP2613979B2 (ja) | アクティブマトリクス表示装置 | |
JPS58113985A (ja) | 液晶表示駆動信号 | |
JPS6190193A (ja) | アクテイブマトリクス液晶表示装置 | |
JPS5944085A (ja) | 液晶表示装置 | |
JPS58106595A (ja) | 階調表示信号波形 | |
JP2551343B2 (ja) | 液晶表示装置 | |
JPH02271637A (ja) | 薄膜トランジスタアレイの製造方法 | |
JPH0519293A (ja) | 薄膜電界効果型トランジスタ素子アレイ |