JPS5878418A - インジウム−アンチモン系複合結晶薄膜の製造法 - Google Patents
インジウム−アンチモン系複合結晶薄膜の製造法Info
- Publication number
- JPS5878418A JPS5878418A JP56177394A JP17739481A JPS5878418A JP S5878418 A JPS5878418 A JP S5878418A JP 56177394 A JP56177394 A JP 56177394A JP 17739481 A JP17739481 A JP 17739481A JP S5878418 A JPS5878418 A JP S5878418A
- Authority
- JP
- Japan
- Prior art keywords
- substrate temperature
- thin film
- temperature rise
- substrate
- indium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02549—Antimonides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＩｎＥＩｂ系混合結晶薄膜の製造方法に関する
ものである。更に詳しくいえば、Ｉｎ Ｓｂ化合物結晶
とＩｎ単体結晶とからなシ、向上した電気特性を有する
ＩｎＳｂ系混合結晶薄膜の製造方法に関するものである
。
ものである。更に詳しくいえば、Ｉｎ Ｓｂ化合物結晶
とＩｎ単体結晶とからなシ、向上した電気特性を有する
ＩｎＳｂ系混合結晶薄膜の製造方法に関するものである
。
一般に工ｎｓｂの薄膜は、工ｎｓｂの移動度が常温で７
８，０００ｃｊ／Ｖｓと大きいために、ホール素子や磁
気抵抗素子の素材として優れていることが知られている
。そして最近のダイレクトドライブモーター用の位置検
出素子としてのホール素子や、無接点ポテンショメータ
ーとしての磁気抵抗素子等の発展にはめざましいものが
ある。
８，０００ｃｊ／Ｖｓと大きいために、ホール素子や磁
気抵抗素子の素材として優れていることが知られている
。そして最近のダイレクトドライブモーター用の位置検
出素子としてのホール素子や、無接点ポテンショメータ
ーとしての磁気抵抗素子等の発展にはめざましいものが
ある。
本発明者らは先に、ホール素子や磁気抵抗素子等の素材
として大変優れた、新規なＩｎ Ｓｂ複合結晶半導体、
及びその製造方法を提案した。（特願昭５６−４６９６
２．５６−５０２９４．５６−５８７２４等）本発明は
これらの工ｎｓｂ複合結晶半導体の製造法を更に改善し
たものであシ、特に基板温度の上昇速度に制限を加える
ことにょシ、前記製造法の工業的生産性を一段と向上さ
せる方法に関するものである。
として大変優れた、新規なＩｎ Ｓｂ複合結晶半導体、
及びその製造方法を提案した。（特願昭５６−４６９６
２．５６−５０２９４．５６−５８７２４等）本発明は
これらの工ｎｓｂ複合結晶半導体の製造法を更に改善し
たものであシ、特に基板温度の上昇速度に制限を加える
ことにょシ、前記製造法の工業的生産性を一段と向上さ
せる方法に関するものである。
従来Ｉｎ８ｂは■−■族化合物半導体としてよく知られ
た物質であシ、ホール素子や磁気抵抗素子として利用す
るには、インジウム元素（Ｉｎ）のアンチモン元素（ｓ
ｂ）に対する原子比が１．００の結晶であることが必要
不可欠の条件であり、かかる条件の場合にその特性が高
度に発揮されると考えられてきたため、かかる考えに立
脚して多くの研究がなされてきた。
た物質であシ、ホール素子や磁気抵抗素子として利用す
るには、インジウム元素（Ｉｎ）のアンチモン元素（ｓ
ｂ）に対する原子比が１．００の結晶であることが必要
不可欠の条件であり、かかる条件の場合にその特性が高
度に発揮されると考えられてきたため、かかる考えに立
脚して多くの研究がなされてきた。
しかし、本発明者らは、先にＩｎとｓｂの原子比が厳密
に１対１に制御され゛た場合のみ優れた薄膜が得られる
のではなく、Ｉｎが過剰の場合にも、特にＩｎのｓｂに
対する原子比が１．１〜１．７の範囲にあるならば結晶
性に優れ、しかも高い移動度を示す複合結晶が得られる
という従来の技術概念からは到底予測し得ない新事実を
見出した。
に１対１に制御され゛た場合のみ優れた薄膜が得られる
のではなく、Ｉｎが過剰の場合にも、特にＩｎのｓｂに
対する原子比が１．１〜１．７の範囲にあるならば結晶
性に優れ、しかも高い移動度を示す複合結晶が得られる
という従来の技術概念からは到底予測し得ない新事実を
見出した。
かかる新しい知見に基く優れたＩｎ５ｂ系複合結晶薄膜
は、ＩｎとｓｂとＩｓｂ対Ｉｎの到達速度比（アライバ
ル・レート・レーショ以下Ａ Ｉユ／ Ａ Ｂ ｂと略
記する）が１．１０〜１．７０の条件下で基板上に蒸着
することによって製造することができ、更に蒸着初期の
基板温度を、式 ％式％ 〔ここに、Ｔは極限の基板温度（絶対温度）Ｐは蒸着中
の真空度（Ｔｏｒｒ ）である〕で与えられる極限の基
板温度よりも低い温度に設定することにより、電気特性
を向上させることができる。
は、ＩｎとｓｂとＩｓｂ対Ｉｎの到達速度比（アライバ
ル・レート・レーショ以下Ａ Ｉユ／ Ａ Ｂ ｂと略
記する）が１．１０〜１．７０の条件下で基板上に蒸着
することによって製造することができ、更に蒸着初期の
基板温度を、式 ％式％ 〔ここに、Ｔは極限の基板温度（絶対温度）Ｐは蒸着中
の真空度（Ｔｏｒｒ ）である〕で与えられる極限の基
板温度よりも低い温度に設定することにより、電気特性
を向上させることができる。
しかし先の方法によって、有用性に特に優れた移動度２
０ 、０００ ｄ／Ｖ−８以上の薄膜が得られるＡＸ。
０ 、０００ ｄ／Ｖ−８以上の薄膜が得られるＡＸ。
／Ａ１１ｂの範囲は１．２８〜１．５２と０．２４の幅
しか持っていなかった（第３図参照）。本発明者らはＩ
ｎ５ｂ系複合結晶薄膜の工業的生産性を向上させるため
には、有用性に特に優れた２０．０００ ｃＩＩｌ／ｖ
−ｓ以上の薄膜の得られるＡｚｎ／Ａｓｂの範囲を広く
することが肝要であると考え、鋭意検討を行なった結果
、本発明をなすに至った。
しか持っていなかった（第３図参照）。本発明者らはＩ
ｎ５ｂ系複合結晶薄膜の工業的生産性を向上させるため
には、有用性に特に優れた２０．０００ ｃＩＩｌ／ｖ
−ｓ以上の薄膜の得られるＡｚｎ／Ａｓｂの範囲を広く
することが肝要であると考え、鋭意検討を行なった結果
、本発明をなすに至った。
すなわち本発明は、蒸着初期の基板温度を、式１式％
〔ここに、Ｔは極限の基板温度（°絶対温度）、Ｐは蒸
着中の真空度（Ｔｏｒｒ）である〕で与えられる極限の
基板温度よシも低い温度に設定し、初期を除く蒸着時間
帯の少なくとも１部分で５℃／ｍｉｎ〜５０℃／ｍｉｎ
から選ばれた基板温度上昇速度の領域を有する階段的基
板温度上昇法を用いてインジウムとアンチモンとを、基
板上でめアンチモン対インジウムの到達速度比が、１．
０５〜１．７０となる条件下で蒸着させることを特徴と
する、１ｎＳｂ系複合結晶薄膜の製造法を提供するもの
である。
着中の真空度（Ｔｏｒｒ）である〕で与えられる極限の
基板温度よシも低い温度に設定し、初期を除く蒸着時間
帯の少なくとも１部分で５℃／ｍｉｎ〜５０℃／ｍｉｎ
から選ばれた基板温度上昇速度の領域を有する階段的基
板温度上昇法を用いてインジウムとアンチモンとを、基
板上でめアンチモン対インジウムの到達速度比が、１．
０５〜１．７０となる条件下で蒸着させることを特徴と
する、１ｎＳｂ系複合結晶薄膜の製造法を提供するもの
である。
本発明を用いて蒸着を行った結果、有用性に優れた移動
度１０，０００ｃｄ／Ｖ−８以上の薄膜が得られるＡｘ
ｎ／Ａｓｂの範囲は、１．．０５〜１．７０となった（
第２図参照）。そして有用性に特に優れた移動度２０，
０００ｃＪ／Ｖ−８以上の薄膜が得られるＡＩｎ／Ａ８
ｂの範囲は、１．１３〜１．６２となシ、０．４９の幅
を持っていた（第２図参照）。蚊帳は、先に提案した方
法による幅（０，２４）の実に２倍以上の広いものであ
る。
度１０，０００ｃｄ／Ｖ−８以上の薄膜が得られるＡｘ
ｎ／Ａｓｂの範囲は、１．．０５〜１．７０となった（
第２図参照）。そして有用性に特に優れた移動度２０，
０００ｃＪ／Ｖ−８以上の薄膜が得られるＡＩｎ／Ａ８
ｂの範囲は、１．１３〜１．６２となシ、０．４９の幅
を持っていた（第２図参照）。蚊帳は、先に提案した方
法による幅（０，２４）の実に２倍以上の広いものであ
る。
本発明にいう階段的基板温度上昇法とは、基板温度の上
昇パターンが階段状であシ、上昇速度が大である時間領
域と、小である領域が交互に設けられているものである
（第１図参照）。少なくとも１部分に設けられる５℃／
ｍ ｉ ｎ〜５０℃／ｍｉｎから選ばれた上昇速度の
領域は、前記の上昇速度瀘大である時間領域に相当する
。前記の上昇速度が小である時間領域では、上昇速度は
５℃／ｍｉｎよシ小さく選ばれるが、階段状パターンを
際立たせる上ではθ℃／ｍｉｎ〜３℃／ｍｉｎから選ぶ
のが良い。また制御の都合上、階段状パターンの角の部
分は、滑らかな曲線になっていてもよい（第１図波線部
参照）。
昇パターンが階段状であシ、上昇速度が大である時間領
域と、小である領域が交互に設けられているものである
（第１図参照）。少なくとも１部分に設けられる５℃／
ｍ ｉ ｎ〜５０℃／ｍｉｎから選ばれた上昇速度の
領域は、前記の上昇速度瀘大である時間領域に相当する
。前記の上昇速度が小である時間領域では、上昇速度は
５℃／ｍｉｎよシ小さく選ばれるが、階段状パターンを
際立たせる上ではθ℃／ｍｉｎ〜３℃／ｍｉｎから選ぶ
のが良い。また制御の都合上、階段状パターンの角の部
分は、滑らかな曲線になっていてもよい（第１図波線部
参照）。
初期を除く蒸着時間帯中に少なくとも１部分で設けられ
る領域における基板温度の上昇速度は５℃／ｍｉｎ〜５
０℃／ ｍｉｎから選ばれた上昇速度である。該上昇速
度が５０℃／ｍｉｎよシ小さいと、前記のＡｘ、１１／
Ａｓｂの幅が小さくなってしまう踵５０℃／ｍｉｎよ
シ大きいと膜がほろほろになったシ、くすんだシする。
る領域における基板温度の上昇速度は５℃／ｍｉｎ〜５
０℃／ ｍｉｎから選ばれた上昇速度である。該上昇速
度が５０℃／ｍｉｎよシ小さいと、前記のＡｘ、１１／
Ａｓｂの幅が小さくなってしまう踵５０℃／ｍｉｎよ
シ大きいと膜がほろほろになったシ、くすんだシする。
基板温度の制御の難易を考慮すると、前記上昇速度は５
℃／ｍｉｎ〜３０１：／ｍｉｎから選ばれた上昇速度で
ある方がより好ましい。
℃／ｍｉｎ〜３０１：／ｍｉｎから選ばれた上昇速度で
ある方がより好ましい。
前記領域の時間は、蒸着時間帯における最初と最後の基
板温度の差、蒸着時間、並びに設ける回数によシ異なる
が、１０秒〜３０分が好ましい。
板温度の差、蒸着時間、並びに設ける回数によシ異なる
が、１０秒〜３０分が好ましい。
１０秒よシ短かいと基板温度の制御が困難であるし、３
０分よシ長いと工業的生産性が低下する。
０分よシ長いと工業的生産性が低下する。
前記領域を設ける回数は、１回以上であればよく５回で
も１０回でもよいが、領域の時間、蒸着時間帯における
最初と最後の基板温度の差、並びに蒸着時間と密接に関
連している。しかし作業の繁雑さを嫌うならば少ない方
が好ましい。
も１０回でもよいが、領域の時間、蒸着時間帯における
最初と最後の基板温度の差、並びに蒸着時間と密接に関
連している。しかし作業の繁雑さを嫌うならば少ない方
が好ましい。
また本発明は先に提案したＩｎ Ｓｂ系混合結晶の製造
方法←特願昭５６−７２４６４ ）と組み合わせること
により、有用性に極めて優れた移動度２５ 、０００ｃ
ＩＩ／ｖ・８以上の薄膜を工業的生産性良く製造する方
法を提供する。すなわち、先に提案した方法ではＮ２の
存在下で蒸着を行なうことによって、２５ 、０００
ａｌｌ／Ｖ−８以上の移動度を有する薄膜の製造が可能
となったが、これに本発明を組み合わせるならば、移動
度２５ 、０００ ｃｄ／ｖ・Ｓ以上の薄膜が得られる
Ａ４ｎ ／ Ａ８ｂの幅が広くなるために、有用性に極
めて優れた薄膜を工業的生産性良く製造することができ
るわけである。
方法←特願昭５６−７２４６４ ）と組み合わせること
により、有用性に極めて優れた移動度２５ 、０００ｃ
ＩＩ／ｖ・８以上の薄膜を工業的生産性良く製造する方
法を提供する。すなわち、先に提案した方法ではＮ２の
存在下で蒸着を行なうことによって、２５ 、０００
ａｌｌ／Ｖ−８以上の移動度を有する薄膜の製造が可能
となったが、これに本発明を組み合わせるならば、移動
度２５ 、０００ ｃｄ／ｖ・Ｓ以上の薄膜が得られる
Ａ４ｎ ／ Ａ８ｂの幅が広くなるために、有用性に極
めて優れた薄膜を工業的生産性良く製造することができ
るわけである。
以下に実施例を用いて本発明を更に詳細に説明するＯ
実施例１
６枚のウェーハー窄同心円上に設置でき、回転する基板
ホルダーを有する真空蒸着装置を使用して蒸着を行なっ
た。基板温度はウェーハー上１０■の所に設けられたＰ
ｔ −Ｒｄサーモカップルで検知され、また別のサーモ
カップルを制御用に設けた。
ホルダーを有する真空蒸着装置を使用して蒸着を行なっ
た。基板温度はウェーハー上１０■の所に設けられたＰ
ｔ −Ｒｄサーモカップルで検知され、また別のサーモ
カップルを制御用に設けた。
基板としては雲母を用いた。原料Ｉｎ、 Ｓｂは共にフ
ルウチ化学社製６−Ｎのものを用いた。
ルウチ化学社製６−Ｎのものを用いた。
蒸着に当っては、最初に真空度を２ Ｘ １０−’Ｔｏ
ｒｒにし、基板温度を３８０℃に設定した。次に基板温
度を４８０℃まで上昇させながら４０分間蒸着を行ない
、膜厚が１．０μｍ程度になるようにした。
ｒｒにし、基板温度を３８０℃に設定した。次に基板温
度を４８０℃まで上昇させながら４０分間蒸着を行ない
、膜厚が１．０μｍ程度になるようにした。
４０分の蒸着時間のうち、蒸着開始後１２分〜１８分の
基板温度の上昇速度を１０’Ｃ／ｍｉｎとし、上記以外
の時間は、１〜ｂ この条件下で、Ａ４ｎ ／ Ａｓｂを１．００〜１．７
５の範囲として、２８回の蒸着を行ないできたＭを第１
図のようにパターニングして移動度を測定した。
基板温度の上昇速度を１０’Ｃ／ｍｉｎとし、上記以外
の時間は、１〜ｂ この条件下で、Ａ４ｎ ／ Ａｓｂを１．００〜１．７
５の範囲として、２８回の蒸着を行ないできたＭを第１
図のようにパターニングして移動度を測定した。
そして、横軸にＡ Ｉｎ ／ Ａ Ｂ ｂをとり、縦軸
に移動度μｍをとって第２図を得た。その結果、移動度
が１０ 、０００ ｃｄ／Ｖ−８以上となり、有用なＩ
ｎ５ｂ系混合結晶薄膜のできるＡ、ゎ／Ａｓｂの範囲は
１，０５〜１．７０であった。更に移動［１＝２ｏ、ｏ
ｏｏｃｉｌ／ｖ−Ｓ以上となシ、特に有用な薄膜のでき
るＡ、ゎ／Ａｓｂの範囲は、１．１３〜１．６２で０．
４９の幅をもっていた。
に移動度μｍをとって第２図を得た。その結果、移動度
が１０ 、０００ ｃｄ／Ｖ−８以上となり、有用なＩ
ｎ５ｂ系混合結晶薄膜のできるＡ、ゎ／Ａｓｂの範囲は
１，０５〜１．７０であった。更に移動［１＝２ｏ、ｏ
ｏｏｃｉｌ／ｖ−Ｓ以上となシ、特に有用な薄膜のでき
るＡ、ゎ／Ａｓｂの範囲は、１．１３〜１．６２で０．
４９の幅をもっていた。
比較例１
基板温度の上昇速度を蒸着時間の全域にわたつ・て２〜
ｂ 同様に蒸着を行った。１８回の蒸着の結果第３図を得た
が、移動度が２０，０００ｃｓｌ／ ｖ−ｓ 以上とな
るＡｚｎ／Ａｓｂの範囲は、１．２８〜１．５２であっ
た。
ｂ 同様に蒸着を行った。１８回の蒸着の結果第３図を得た
が、移動度が２０，０００ｃｓｌ／ ｖ−ｓ 以上とな
るＡｚｎ／Ａｓｂの範囲は、１．２８〜１．５２であっ
た。
実施例２〜５
装置、基板、原料については、実施例１と同様のものを
用いた。蒸着時間は３０分で基板温度を４００℃からス
タートして最終温度を４８０℃にした。
用いた。蒸着時間は３０分で基板温度を４００℃からス
タートして最終温度を４８０℃にした。
そしてその間の基板温度上昇速度を蒸着開始後０分〜１
０分、１２〜２０分、２２分〜３０分は１〜ｂ ｍｉｎ％２０分〜２２分は６〜ｂ この条件下でＡ ｒｎ ／ Ａ ｓｂを１．０７．１．
２５．１．３８．１．５６として膜厚が１μｍ程度にな
るように蒸着を行った膜の移動度を測定した。その結果
を第１表に示す。
０分、１２〜２０分、２２分〜３０分は１〜ｂ ｍｉｎ％２０分〜２２分は６〜ｂ この条件下でＡ ｒｎ ／ Ａ ｓｂを１．０７．１．
２５．１．３８．１．５６として膜厚が１μｍ程度にな
るように蒸着を行った膜の移動度を測定した。その結果
を第１表に示す。
第 １ 表
実施例６〜８
装置、基体、原料については実施例１と同様とした。ま
ず真空度をＩ Ｘ １０−’Ｔｏｒｒにし基板温度を４
００℃に設定し、次いでニードルバルブによ多窒素を導
入して真空度を７ Ｘ １０”−５Ｔｏｒｒとし、ニー
ドルパルプをそのまま固定した。次にＩｎとｓｂを蒸発
させながら基板温度上昇速度を実施例２〜５と同様にし
て５００℃まで上昇させ、３０分間で膜厚が１μ瓜程度
になるように蒸着した。この条件下でＡ Ｉｎ ／ Ａ
Ｂｂを１．２０．１．４１．１．５３ として得られ
た膜の移動度を測定した。その結果を第２表に示す。
ず真空度をＩ Ｘ １０−’Ｔｏｒｒにし基板温度を４
００℃に設定し、次いでニードルバルブによ多窒素を導
入して真空度を７ Ｘ １０”−５Ｔｏｒｒとし、ニー
ドルパルプをそのまま固定した。次にＩｎとｓｂを蒸発
させながら基板温度上昇速度を実施例２〜５と同様にし
て５００℃まで上昇させ、３０分間で膜厚が１μ瓜程度
になるように蒸着した。この条件下でＡ Ｉｎ ／ Ａ
Ｂｂを１．２０．１．４１．１．５３ として得られ
た膜の移動度を測定した。その結果を第２表に示す。
第 ２ 表
比較例２〜５
基板温度上昇速度を３０分の蒸着時間の全域にわたって
３〜ｂ ７と同様の条件下で、Ａ４ｎ／ ｊ’ｋｅ’ｂを０．９
５．１．１８％１．３３．１．６０として得られた膜の
移動度を測定した結果を第３表に示す。
３〜ｂ ７と同様の条件下で、Ａ４ｎ／ ｊ’ｋｅ’ｂを０．９
５．１．１８％１．３３．１．６０として得られた膜の
移動度を測定した結果を第３表に示す。
第 ３ 表
実施例９〜１１
装置、基板、原料については、実施例１と同様のものを
用いた。まず真空度を２ Ｘ １０−’ Ｔｏｒｒにし
、基板温度を３８０℃に設定した上で、ニードルバルブ
により窒素を導入して真空度を５ Ｘ １０””ＴＯｒ
ｒ とし、ニードルパルプをそのまま固定した。
用いた。まず真空度を２ Ｘ １０−’ Ｔｏｒｒにし
、基板温度を３８０℃に設定した上で、ニードルバルブ
により窒素を導入して真空度を５ Ｘ １０””ＴＯｒ
ｒ とし、ニードルパルプをそのまま固定した。
次にＩｎとｓｂを蒸発させながら階段的基板温度上昇法
を用いて、２０分間で膜厚が１．５μｍ程度になるよう
に蒸着した。この際、基板温度上昇速度は蒸着開始後０
分〜８分及び１１分〜２０分はθ℃／ｆｆ１１ｎ〜２℃
／ｍｉｎとし、８分〜１１分は３０’Ｃ／ｍｉｎ〜４０
℃／ｍｉｎとして最終温度５００ ’Ｃまで基板温度を
上昇させた。この条件下でＡｘｎ／Ａｓｂを１．１５．
１．３７．１．５２として得られた膜の移動度を測定し
た。その結果を第４表に示す。
を用いて、２０分間で膜厚が１．５μｍ程度になるよう
に蒸着した。この際、基板温度上昇速度は蒸着開始後０
分〜８分及び１１分〜２０分はθ℃／ｆｆ１１ｎ〜２℃
／ｍｉｎとし、８分〜１１分は３０’Ｃ／ｍｉｎ〜４０
℃／ｍｉｎとして最終温度５００ ’Ｃまで基板温度を
上昇させた。この条件下でＡｘｎ／Ａｓｂを１．１５．
１．３７．１．５２として得られた膜の移動度を測定し
た。その結果を第４表に示す。
第 ４ 表
第１図は階段的基板温度上昇法における基板温度の変化
を示すグラフ、第２図は本発明実施例のＡ Ｉｎ ／
Ａ Ｓ ｂと移動度との関係を示すグラフ、第３図は比
較例のＡ Ｉｙｌ ／ Ａ Ｓ ｂと移動度との関係を
示すグラフである０ 特許出願人 旭化成工業株式会社 代理人 阿 形 明 第重図 五 第２図 ”’Ａｓ＊
を示すグラフ、第２図は本発明実施例のＡ Ｉｎ ／
Ａ Ｓ ｂと移動度との関係を示すグラフ、第３図は比
較例のＡ Ｉｙｌ ／ Ａ Ｓ ｂと移動度との関係を
示すグラフである０ 特許出願人 旭化成工業株式会社 代理人 阿 形 明 第重図 五 第２図 ”’Ａｓ＊
Claims (1)
- 【特許請求の範囲】 １ 蒸着初期の基板温度を、式 ％式％ 〔ここに、Ｔは極限の基板温度（絶対温度）、Ｐは蒸着
中の真空度（Ｔｏｒｒ ）である〕で与えられる極限の
基板温度よりも低い温度に設定し、初期を除く蒸着時間
帯の少なくとも１部分で５℃／ｍｉｎ〜５０℃／ｍｉｎ
から選ばれた基板温度上昇速度の領域を有する階段的基
板温度上昇法を用いて、インジウムとアンチモンとを、
基板上でのアンチモン対インジウムの到達速度比が、１
．０５〜１．７０となる条件下で蒸着させることを特徴
とする、インジウム−アンチモン系複合結晶薄膜の製造
法。 ２ 初期を除く蒸着時間帯の少なくとも１部分で、５℃
／ｍｉｎ〜３０℃／ｍｉｎから選ばれた基板温度上昇速
度の領域を有する階段的基板温度上昇法を用いる特許請
求の範囲第１項記載の方法０
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56177394A JPS5878418A (ja) | 1981-11-05 | 1981-11-05 | インジウム−アンチモン系複合結晶薄膜の製造法 |
| US06/361,939 US4468415A (en) | 1981-03-30 | 1982-03-25 | Indium-antimony complex crystal semiconductor and process for production thereof |
| DE8282102605T DE3271874D1 (en) | 1981-03-30 | 1982-03-27 | Indium-antimony complex crystal semiconductor and process for production thereof |
| EP82102605A EP0062818B2 (en) | 1981-03-30 | 1982-03-27 | Process of producing a hall element or magnetoresistive element comprising an indium-antimony complex crystal semiconductor |
| AT82102605T ATE20629T1 (de) | 1981-03-30 | 1982-03-27 | Indium-antimon-halbleiter mit komplexer kristalliner struktur und verfahren zu seiner herstellung. |
| KR8201347A KR860000161B1 (ko) | 1981-03-30 | 1982-03-29 | 인듐 안티몬계 복합 결정반도체 및 그 제조방법 |
| US06/620,645 US4539178A (en) | 1981-03-30 | 1984-06-14 | Indium-antimony complex crystal semiconductor and process for production thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56177394A JPS5878418A (ja) | 1981-11-05 | 1981-11-05 | インジウム−アンチモン系複合結晶薄膜の製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5878418A true JPS5878418A (ja) | 1983-05-12 |
| JPH0247849B2 JPH0247849B2 (ja) | 1990-10-23 |
Family
ID=16030160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56177394A Granted JPS5878418A (ja) | 1981-03-30 | 1981-11-05 | インジウム−アンチモン系複合結晶薄膜の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5878418A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04323892A (ja) * | 1991-04-23 | 1992-11-13 | Matsushita Electric Works Ltd | セラミック回路板における導体膜の形成方法 |
| JPH04323891A (ja) * | 1991-04-23 | 1992-11-13 | Matsushita Electric Works Ltd | セラミック回路板における導体膜の形成方法 |
| JP2005167099A (ja) * | 2003-12-04 | 2005-06-23 | Shigeya Narizuka | 半導体素子及びその製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006070826A1 (ja) | 2004-12-28 | 2006-07-06 | Asahi Kasei Emd Corporation | 磁気方式回転角センサ、および、角度情報処理装置 |
-
1981
- 1981-11-05 JP JP56177394A patent/JPS5878418A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04323892A (ja) * | 1991-04-23 | 1992-11-13 | Matsushita Electric Works Ltd | セラミック回路板における導体膜の形成方法 |
| JPH04323891A (ja) * | 1991-04-23 | 1992-11-13 | Matsushita Electric Works Ltd | セラミック回路板における導体膜の形成方法 |
| JP2005167099A (ja) * | 2003-12-04 | 2005-06-23 | Shigeya Narizuka | 半導体素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0247849B2 (ja) | 1990-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5878418A (ja) | インジウム−アンチモン系複合結晶薄膜の製造法 | |
| JPH0476217B2 (ja) | ||
| US3480484A (en) | Method for preparing high mobility indium antimonide thin films | |
| JPH0443413B2 (ja) | ||
| JPH0247850B2 (ja) | ||
| JPH02311398A (ja) | 酸化物超電導膜の製造方法 | |
| JPS5927519A (ja) | インジウム−アンチモン−ヒ素系化合物半導体薄膜の製造方法 | |
| JPH0425718B2 (ja) | ||
| KR20180087665A (ko) | 이종원소 합금화를 통한 고품질 사중패터닝 물질의 제조방법 | |
| JP2715667B2 (ja) | 酸化物超電導薄膜製造装置および酸化物超電導単結晶薄膜の製造方法 | |
| JPS595620A (ja) | インジウム−ガリウム−アンチモン系化合物薄膜の製造方法 | |
| KR860000161B1 (ko) | 인듐 안티몬계 복합 결정반도체 및 그 제조방법 | |
| JPS62219614A (ja) | 化合物半導体の成長方法 | |
| JP3664368B2 (ja) | ＩｎＳｂ膜の形成方法及びＩｎＳｂ膜を用いたホール素子の製造方法 | |
| JPS596527A (ja) | 高移動度のインジウム−アンチモン系複合結晶薄膜の製造方法 | |
| JP2737974B2 (ja) | インジウムアンチモン膜の製造方法 | |
| JPS60251198A (ja) | 超伝導膜の製造方法 | |
| JPH02260525A (ja) | 結晶性半導体膜及びその形成方法 | |
| JPH02105408A (ja) | 半導体装置およびその製造方法 | |
| JPH02311397A (ja) | 酸化物超電導膜の製造方法 | |
| JPS58104175A (ja) | 鉛ビスマン合金膜の形成法 | |
| JPS60119713A (ja) | 半導体装置の製造方法 | |
| JPH02212306A (ja) | 酸化物超伝導薄膜 | |
| JPH03106085A (ja) | 磁電変換素子 | |
| JPH0115135B2 (ja) |