JPS5875209A - Process controller - Google Patents

Process controller

Info

Publication number
JPS5875209A
JPS5875209A JP17439382A JP17439382A JPS5875209A JP S5875209 A JPS5875209 A JP S5875209A JP 17439382 A JP17439382 A JP 17439382A JP 17439382 A JP17439382 A JP 17439382A JP S5875209 A JPS5875209 A JP S5875209A
Authority
JP
Japan
Prior art keywords
proportional gain
processor
control output
voltage
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17439382A
Other languages
Japanese (ja)
Other versions
JPS5942321B2 (en
Inventor
Isamu Ono
勇 大野
Akira Sumi
須見 彰
Fusatoshi Kataoka
片岡 興寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Yokogawa Hokushin Electric Corp
Yokogawa Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp, Yokogawa Hokushin Electric Corp, Yokogawa Electric Works Ltd filed Critical Yokogawa Electric Corp
Priority to JP17439382A priority Critical patent/JPS5942321B2/en
Publication of JPS5875209A publication Critical patent/JPS5875209A/en
Publication of JPS5942321B2 publication Critical patent/JPS5942321B2/en
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00Automatic controllers
    • G05B11/01Automatic controllers electric
    • G05B11/36Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
    • G05B11/42Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P. I., P. I. D.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)

Abstract

PURPOSE:To prevent the fluctuation of an automatic control output, by performing process control for a position type operation and setting again the value of the integral arithmetic term when the proportional gain is changed. CONSTITUTION:A processor 1 sets successively the digital output signals at ''1'' and after MSB and then converts them into an analog voltage. This analog voltage is compared with the input voltage through analog comparators 21-26 to obtain digital signals. The processor 1 calculates a position type control output in response to the fetched data, the proportional gain and the integrating time and converts the control output into the analog voltage to charge it to a holding capacitor 6. An automatic operation is switched in a bumpless way by varying manually the voltage of the capacitor 6. Furthermore, the proportional gain is switched in a bumpless way by calculating and setting again the new integrating term when the proportional gain is switched.

Description

【発明の詳細な説明】 本発明はディジタル演算形のプロセス制御装置に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a digital process control device.

ディジタル演算形のプロセス制御装置は計算機やマイク
ロ・プロセッサC以下単にプロセッサという)の演算機
能を利用して構成される。プロセッサはPI’D (比
例、積分、微分)演算等を行って制御出力を決定するの
であるが、従来、プロセッサにおける演算は、手動−自
動バンプレス切換えの容易さやリセット・ワインドアッ
プ防止対策およびプロセッサ故障対策の容易さなどのた
めに、速度形演算が採用されることが多かった。しかし
速度形演算は工動作を基本にしているので、P動作のみ
またはPD動作を行うのに適さない。またPID動作の
場合でも、制御出力の飽和点附近では、P、D動作に基
づく出力引き戻し現象が生じるので不都合である。
A digital arithmetic type process control device is constructed using the arithmetic functions of a computer or a microprocessor (hereinafter simply referred to as a processor). The processor determines the control output by performing PI'D (proportional, integral, differential) calculations, etc., but conventionally, the calculations in the processor are based on the ease of manual/automatic bumpless switching, reset/windup prevention measures, and the processor Speed type calculations were often adopted because of the ease of troubleshooting. However, since velocity type calculation is based on a machining operation, it is not suitable for performing only a P operation or a PD operation. Further, even in the case of PID operation, an output pullback phenomenon occurs due to P and D operations near the saturation point of the control output, which is disadvantageous.

P動作およびPD動作に適し、かつ出力引き戻し現象を
生じないものとしては位置形演算のプロセス制御装置が
考えられる。
A position type calculation process control device is considered to be suitable for P operation and PD operation and does not cause the output pullback phenomenon.

ここにおいて、本発明は、ディジタル演算を行なうプロ
セッサを用いて装置を構成するものであって、偏差があ
る状態で、比例帯(比例ゲイン)の設定を行なっても、
自動制御出力に変動の生じない装置を提供しようとする
本のである。
Here, the present invention configures a device using a processor that performs digital calculations, and even if a proportional band (proportional gain) is set in a state where there is a deviation,
This book attempts to provide a device that does not cause fluctuations in automatic control output.

本発明は、位置形演算により少々くともPI動作を行う
ようにし、比例ゲインKpの変更時に積分演算項の値を
再設定する動作を行なう点にひとつの特徴がある。
One feature of the present invention is that at least a PI operation is performed by position type calculation, and the value of the integral calculation term is reset when the proportional gain Kp is changed.

以下図面によυ本発明を説明する。第1図は本発明実施
例の概念的構成図である。第1図において、1はプロセ
ッサ(例えばマイクロ・プロセッサ)、21〜26はそ
の入力側に設けられたアナログ比較器、3は出力側に設
けられたディジタル・アナログ変換器(DA変換器)、
4は半導体スイッチ、5は増幅器、6はこの増幅器5の
入力端に設けらtLタホ−ル)’・コンデンサ、7は手
動操作スイッチ、8は手動−自動切換スイッチである。
The present invention will be explained below with reference to the drawings. FIG. 1 is a conceptual block diagram of an embodiment of the present invention. In FIG. 1, 1 is a processor (for example, a microprocessor), 21 to 26 are analog comparators provided on its input side, and 3 is a digital-to-analog converter (DA converter) provided on its output side.
4 is a semiconductor switch, 5 is an amplifier, 6 is a capacitor provided at the input end of the amplifier 5, 7 is a manually operated switch, and 8 is a manual/automatic changeover switch.

アナログ比較器2:L、 22.23.24.25.2
6の一方の入力端子にはそれぞれ増幅器5の出力、プロ
セス変量T□、および微分時間TDがアナログ電圧とし
て卑見られ、他方の入力端子にはDA変換器3の出力電
圧が共通に与えられる。これらはアナ!グ入力信号をデ
ィジタル信号に変換してプロセッサ1に取り込むための
仕掛けを構成する。すなわち、プロセッサ1はディジタ
ル出力信号y2 MSBから順番にrIJKして、逐一
これをDA変換器3でアナログ電圧に変換し、この電圧
をアナログ比較器21〜26においてそれぞれの入力電
圧と比較させ、所望の1つのアナログ比較器の比較出力
に応じて逐次ディジタル信号の各ビットの論理値を確定
してゆく。
Analog comparator 2: L, 22.23.24.25.2
The output of the amplifier 5, the process variable T□, and the differential time TD are respectively given as analog voltages to one input terminal of the converter 6, and the output voltage of the DA converter 3 is commonly given to the other input terminal. These are Ana! A mechanism for converting a digital input signal into a digital signal and inputting it into the processor 1 is configured. That is, the processor 1 sequentially rIJKs the digital output signal y2 starting from the MSB, converts it one by one into an analog voltage using the DA converter 3, compares this voltage with each input voltage in the analog comparators 21 to 26, and obtains the desired signal. The logical value of each bit of the digital signal is determined successively in accordance with the comparison output of one analog comparator.

確定したディジタル信号の値は所望のアナログ比較器の
入力電圧に等しい。アナログ比較器21〜26は1つの
入力信号のmb込みが終るたびに順番に切換えられ、各
入力信号は順次ディジタル信号に変換されてプロセッサ
1に取り込まれる。このような構成はアナログ・ディジ
タル変換器が不要となる利点も持つ。
The value of the established digital signal is equal to the desired analog comparator input voltage. The analog comparators 21 to 26 are switched in order every time the MB input of one input signal is completed, and each input signal is sequentially converted into a digital signal and taken into the processor 1. Such a configuration also has the advantage of eliminating the need for an analog-to-digital converter.

プロセッサ1は取り込んだ測定値Mn、設定値sp、 
     1比例ゲインKp、積分時間T工、微分時間
等の各入力信号に基づいて位置形の制御出力を演算し、
この制御出力をDA変換器3でアナログ電圧に変換し、
半導体スイッチ4を通じてホールド・コンデンサ6に充
電する。コンデンサ6の電圧は増幅器5で増幅され、制
御対象に与えられる。増幅器50入カインピーダンスは
充分高く定められ、ホールド・コンデンサ6の電荷の減
衰は問題にならないようになっている。
The processor 1 takes in the measured value Mn, the set value sp,
1 Calculate the position type control output based on each input signal such as proportional gain Kp, integral time T, differential time, etc.
This control output is converted into an analog voltage by the DA converter 3,
A hold capacitor 6 is charged through a semiconductor switch 4. The voltage of the capacitor 6 is amplified by the amplifier 5 and applied to the controlled object. The input impedance of the amplifier 50 is set sufficiently high so that attenuation of the charge on the hold capacitor 6 does not become a problem.

入力信号の取り込みおよび制御出力の演算は一定のサン
プリング周期で繰返し行われる。サンプリング周期は例
えば0.1 sec程度に定められる。
The acquisition of input signals and the calculation of control outputs are repeated at a constant sampling period. The sampling period is set to about 0.1 sec, for example.

ホールド・コンデンサ6の電圧は手動制御時にオペレー
タが任意に増減できるようになっている。
The voltage of the hold capacitor 6 can be increased or decreased as desired by the operator during manual control.

すなわち、手動操作スイッチ7を+側または一側に投入
すると、直流定電流源(回路)からの電流がホールド・
コンデンサ6に流入または流出してホールド・コンデン
サ6の電圧を変える。したがってこれによって制御対象
を手動制御することができる。手動制御に切換えたとき
、ホールド・コンデンサ6にはプロセッサ1の制御出力
の最新値が保持され、そこを出発点にして手動制御が始
められるので、自動制御から手動制御への切換えはパン
プレスに行える。
In other words, when the manual operation switch 7 is turned to the + side or one side, the current from the DC constant current source (circuit) is held or
It flows into or out of capacitor 6 to change the voltage of hold capacitor 6. Therefore, this allows manual control of the controlled object. When switching to manual control, the latest value of the control output of the processor 1 is held in the hold capacitor 6, and manual control can be started using that value as a starting point, so switching from automatic control to manual control can be done at the pan press. I can do it.

さて、このように構成された装置において、プロセッサ
1における制御出力の演算社次式によって行われる(P
I動作の場合)。
Now, in the device configured as described above, the calculation of the control output in the processor 1 is performed using the following formula (P
In case of I operation).

ここで、y・・・制御出力 e・・・偏差 Δt・・・サンプリング周期 Kp・・・比例ゲイン T工・・・積分時間 すなわち、プロセッサ1は位置形のPI制御出力を生じ
る。(1)式において、積分項をBとすると、次式を得
る。
Here, y... Control output e... Deviation Δt... Sampling period Kp... Proportional gain T... Integral time, that is, the processor 1 generates a position-type PI control output. In equation (1), if the integral term is B, the following equation is obtained.

y =Kpe +B              (2
)n     n ここで、比例ゲインKpをKl)+に変更すると、(2
)式において、比例項Kp −e はKl)r・eとな
るので、n          n このままでは制御出力yが変動して好ましくない。
y = Kpe + B (2
)n n Here, if the proportional gain Kp is changed to Kl)+, (2
), the proportional term Kp −e becomes Kl)r·e, so n n If this continues, the control output y will fluctuate, which is undesirable.

n それ故に、この装置tにおいては、プ誼セッサ1は、比
例ゲインKpの変更時に、次のように積分項Bの値を再
設定する動作を行なう。
n Therefore, in this device t, the processor 1 performs the following operation to reset the value of the integral term B when changing the proportional gain Kp.

すなわち、比例ゲインがKplに切換えられたとき、プ
ロセッサ1はその直前に読み込んだ制御出力yAと新た
な比例ゲインKp lと偏差e−用い、(3)式により
積分項Bの値を決定する。
That is, when the proportional gain is switched to Kpl, the processor 1 uses the control output yA read immediately before, the new proportional gain Kpl, and the deviation e- to determine the value of the integral term B according to equation (3).

””A−Kp”n                (
3)積分項Bの値を(3)式に従って再設定すると、比
例ゲイン切換え後の最初の制御出力yA′は、(4)式
の通りとなり、比例ゲインKpの切換えの前後において
制御出力の変動が生じない。すなわち比例ゲインKpの
切換えをバンプレスに行なうことができる。
””A-Kp”n (
3) When the value of the integral term B is reset according to equation (3), the initial control output yA' after switching the proportional gain becomes as shown in equation (4), and the fluctuation of the control output before and after switching the proportional gain Kp does not occur. That is, the proportional gain Kp can be switched bumplessly.

yAIwKpIen+B m Kp’en+ yA−Kp’en 口yA                (4)このよ
うな演算は、プロセッサ1のプログラムによって行なわ
れるのであるが、説明の便宜上概念図で示せば、第2図
の通りとなる。また、以上(y) q〉 の動作の70チヤートは、第3図で示すことができる。
yAIwKpIen+B m Kp'en+ yA-Kp'en 口yA (4) Such calculations are performed by the program of the processor 1, and for convenience of explanation, they are shown in a conceptual diagram as shown in FIG. Moreover, 70 charts of the above (y) q> operations can be shown in FIG.

なお、第3図70−では、手動−自動切換等、他の動作
の7四−は省略しである。このフローに従って説明すれ
ば、以下の通りである。
In addition, in FIG. 3 70-, other operations 74- such as manual-automatic switching are omitted. The explanation according to this flow is as follows.

(1)電源投入後、フローを制御する。フラッグ類の初
期化を行々う。
(1) After turning on the power, control the flow. Let's initialize the flags.

(2)  サンプリング周期のセンスを行すう。(2) Sense the sampling period.

(3)  測定値Mn、設定値sp、出力値7.PID
定数のA/D変換を行ない、結果を内部メそりに格納す
る。
(3) Measured value Mn, set value sp, output value 7. P.I.D.
Performs A/D conversion of a constant and stores the result in an internal memory.

(4)比例ゲインKpが変更されたか否かを調べる。(4) Check whether the proportional gain Kp has been changed.

(5)  Kpの変更がない場合、(1)式に示すよう
なPI (D)演算を施す。
(5) If there is no change in Kp, perform the PI (D) calculation as shown in equation (1).

(6)  演算結果を出力する。(6) Output the calculation results.

(7)  (4)のステップにおいて、Kpの変更があ
った場合、積分項Bを(3)式によって演算し、この演
算結果を、(1)式の積分項Bに再設定する。
(7) In step (4), if there is a change in Kp, the integral term B is calculated using equation (3), and the result of this calculation is reset to the integral term B in equation (1).

(8)  次の周期ニオイテ、IKpI−Kpl−Oo
場合(Kpの変更がない場合’) 、(5)のステップ
においては、ステップ(7)において再設定された積分
項Btl−その初期値としてPI(D)演算が行かわれ
る。以後は同様である。
(8) Next cycle niote, IKpI-Kpl-Oo
In the case (when there is no change in Kp'), in step (5), a PI(D) calculation is performed using the integral term Btl reset in step (7) as its initial value. The same applies thereafter.

以上のフローから明らかなように、比例ゲインKpの変
更時には、前記(4)、 (7)のステップによってそ
の変更をバンプレスに行なえる。
As is clear from the above flow, when changing the proportional gain Kp, the change can be performed bumplessly by steps (4) and (7).

以上の説明においてはアナログ・ディジタル変換器を節
約した形式のプロセッサの例を挙げたが、第4図のよう
にプロセッサ1の入出力側に、アナログ・ディジタル変
換器とディジタル・アナログ変換を用いる一般構成のも
のでもよい。また単ループ調節計の例を挙げたが、本発
明は複数ループを制御する装置にも適用できる。
In the above explanation, we have given an example of a processor that saves analog/digital converters, but as shown in Fig. It may be a composition. Furthermore, although the example of a single-loop controller has been given, the present invention can also be applied to a device that controls multiple loops.

以上説明したように、本発明は、プロセッサを用いて位
置形演算により少なくと4Pr動作を行うよう圧すると
ともに、比例ゲインの変更時に、積分演算項の値を再設
定するようにした。したがって本発明によれば、位置形
演算の利点を生かし、かつ比例ゲインのバンプレス切換
えが効果的に行えるディジタル演算形のプロセス制御装
置が得られる。したがって本発明に係る装置は、比例ゲ
イ(8) ンを外部のコンビエータ等によって設定する場合に有効
である。
As described above, in the present invention, the processor is used to pressure the processor to perform at least 4Pr operation by position type calculation, and the value of the integral calculation term is reset when the proportional gain is changed. Therefore, according to the present invention, it is possible to obtain a digital calculation type process control device that takes advantage of the position type calculation and can effectively perform bumpless switching of the proportional gain. Therefore, the device according to the present invention is effective when the proportional gain (8) is set by an external combinator or the like.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明実施例の概念的構成図、第2図は演算の
概念図、第3図は動作の流れを示すフローチャート、第
4図は本発明の他の実施例の概念的構成図である。 1・・・プロセッサ、21〜26・・・アナログ比較器
、3・・・ディジタル・アナログ変換器、4・・・半導
体スイッチ、5・・・増幅器、6・・・コンデンサ、7
・・・手動操作スイッチ、8・・・A/M切換スイッチ
Fig. 1 is a conceptual block diagram of an embodiment of the present invention, Fig. 2 is a conceptual diagram of calculation, Fig. 3 is a flowchart showing the flow of operation, and Fig. 4 is a conceptual block diagram of another embodiment of the present invention. It is. DESCRIPTION OF SYMBOLS 1... Processor, 21-26... Analog comparator, 3... Digital-to-analog converter, 4... Semiconductor switch, 5... Amplifier, 6... Capacitor, 7
...Manual operation switch, 8...A/M changeover switch.

Claims (1)

【特許請求の範囲】[Claims] (1)  プロセッサ、少なくとも測定値と設定値と比
例ゲインKpと積分時間TIt−前記プロセッサに読み
込ませるための信号読み込み手段を具備し、 前記プロセッサは、位置形演算を用い少なくとも比例・
積分演算により前記信号読み込み手段を介してサンプリ
ング周期Δ重ごとに読み込んだ比例ゲインKp j 測
定値と設定値との偏差e、積分時間T1を用いて自動制
御出力例ゲインxpの変更時に、       自動側
(財)出力YAと、新たな比例ゲインKp+と偏差en
見られるように再設定する動作を行なうことを特徴とす
るプロセス制御装置。 B″YA−Kp’ en
(1) A processor, comprising a signal reading means for reading at least a measured value, a set value, a proportional gain Kp, and an integral time TIt into the processor;
Proportional gain Kp j read in every sampling period Δ weight through the signal reading means by integral calculation, deviation e between the measured value and set value, and integration time T1 When changing the automatic control output example gain xp, the automatic side (Foundation) Output YA, new proportional gain Kp+ and deviation en
A process control device characterized in that it performs an operation of resetting the device so that it can be viewed. B″YA-Kp'en
JP17439382A 1982-10-04 1982-10-04 process control equipment Expired JPS5942321B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17439382A JPS5942321B2 (en) 1982-10-04 1982-10-04 process control equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17439382A JPS5942321B2 (en) 1982-10-04 1982-10-04 process control equipment

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12742077A Division JPS5460666A (en) 1977-10-24 1977-10-24 Process control unit

Publications (2)

Publication Number Publication Date
JPS5875209A true JPS5875209A (en) 1983-05-06
JPS5942321B2 JPS5942321B2 (en) 1984-10-15

Family

ID=15977803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17439382A Expired JPS5942321B2 (en) 1982-10-04 1982-10-04 process control equipment

Country Status (1)

Country Link
JP (1) JPS5942321B2 (en)

Also Published As

Publication number Publication date
JPS5942321B2 (en) 1984-10-15

Similar Documents

Publication Publication Date Title
US7382150B2 (en) Sensitivity switchable detection circuit and method
JPS6113245B2 (en)
US4724419A (en) Method and circuit arrangement for converting a measured voltage into a digital value
JPS5875209A (en) Process controller
US4142185A (en) Logarithmic analog-to-digital converter
JPH03129401A (en) Fuzzy controller
JPS5875208A (en) Process controller
JPS5931249B2 (en) Analog-digital converter
JP3311129B2 (en) Digital control method and apparatus for material testing machine
JPS615625A (en) Correcting device for linearity of da converter
JPS6121623A (en) Digital-to-analog converter
JPS6156522B2 (en)
JPS6027903A (en) Control device
JPS63244934A (en) Analog/digital converter
US20230421133A1 (en) Active filter
JPS63132510A (en) Programmable gain-controlled amplifier
JPH04255115A (en) Analog/digital converter
JPS63121320A (en) Da converter with error correcting circuit
JP2796102B2 (en) Analog voltage generation circuit
JPS58186841A (en) Logarithmic converter
JPS6126961Y2 (en)
JPH04150210A (en) Agc circuit
JPH0116165Y2 (en)
JPS6126736B2 (en)
JPH0157308B2 (en)