JPH0116165Y2 - - Google Patents

Info

Publication number
JPH0116165Y2
JPH0116165Y2 JP1982046758U JP4675882U JPH0116165Y2 JP H0116165 Y2 JPH0116165 Y2 JP H0116165Y2 JP 1982046758 U JP1982046758 U JP 1982046758U JP 4675882 U JP4675882 U JP 4675882U JP H0116165 Y2 JPH0116165 Y2 JP H0116165Y2
Authority
JP
Japan
Prior art keywords
output
manual
analog
circuit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982046758U
Other languages
Japanese (ja)
Other versions
JPS58150148U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP4675882U priority Critical patent/JPS58150148U/en
Publication of JPS58150148U publication Critical patent/JPS58150148U/en
Application granted granted Critical
Publication of JPH0116165Y2 publication Critical patent/JPH0116165Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)
  • Safety Devices In Control Systems (AREA)
  • Control By Computers (AREA)

Description

【考案の詳細な説明】 この考案は前処理部をデジタル演算回路で、
PID演算部等、調節器の演算部をアナログ演算回
路で構成するシングルハイブリツドコントローラ
に関する。
[Detailed explanation of the invention] This invention uses a digital arithmetic circuit as the preprocessing section.
This invention relates to a single hybrid controller in which the calculation section of a controller, such as a PID calculation section, is configured with an analog calculation circuit.

ハイブリツドコントローラは、複雑な演算処理
(平方根演算、加算、乗算等の前処理)はデジタ
ル演算の方が有利であり、これに対しPID演算は
即応的で連続出力ができ、さらにデジタル演算部
の故障時等の手動モードにおける積分ホールド回
路を構成する意味からも、アナログ演算回路で構
成した方が有利であるところから、前処理部をデ
ジタル演算回路で、調節器の演算部をアナログ演
算回路で構成している。
For hybrid controllers, digital calculation is more advantageous for complex calculation processing (preprocessing such as square root calculation, addition, multiplication, etc.), whereas PID calculation is quick response and can provide continuous output, and it also Since it is advantageous to configure the integral hold circuit in manual mode such as when using an analog calculation circuit, the preprocessing section is configured with a digital calculation circuit, and the calculation section of the controller is configured with an analog calculation circuit. are doing.

この種のハイブリツトコントローラにおいて、
手動/自動切換スイツチが手動モードに切換えら
れた場合、たとえば「OPEN」または「CLOSE」
などの手動操作スイツチが押されることにより、
アナログ演算回路より出力される電圧が調整され
る。しかしながら従来のハイブリツドコントロー
ラは、手動モードとしては単に手動/自動切換ス
イツチを切換えるのみであつたから、長時間、手
動モードで放置されると手動出力信号を出力する
積分ホールド回路はオフセツトや積分動作用のコ
ンデンサのリーク等でその出力がドリフトし、適
正な制御ができないという欠点があつた。
In this type of hybrid controller,
If the manual/automatic changeover switch is switched to manual mode, e.g. ``OPEN'' or ``CLOSE''
When a manual operation switch such as
The voltage output from the analog arithmetic circuit is adjusted. However, in the conventional hybrid controller, the manual mode was simply changed by switching the manual/automatic switch, so if the controller is left in the manual mode for a long time, the integral hold circuit that outputs the manual output signal is not used for offset or integral operation. The drawback was that the output could drift due to capacitor leakage, making it impossible to control it properly.

この考案の目的は上記した従来装置の欠点を解
消し、積分ホールド回路の出力のドリフトが生じ
てもこれを補償し適正な制御をなせるハイブリツ
ドコントローラを提供するにある。
The object of this invention is to provide a hybrid controller which eliminates the above-mentioned drawbacks of the conventional device and which can compensate for drift in the output of the integral hold circuit and perform appropriate control.

以上の目的を達成するために、この考案のハイ
ブリツドコントローラは、手動/自動切換スイツ
チを手動モードに切換えた時、及び手動モードで
「OPEN」または「CLOSE」等の手動操作スイツ
チの操作を終了した時にアナログ演算回路の出力
をAD変換してデジタル演算回路に保持記憶して
おき、以後この保持記憶された値を基準にしてア
ナログ演算回路の出力値と比較し、その比較結果
に基づいてアナログ演算回路の出力を補正するよ
うにしている。
In order to achieve the above objectives, the hybrid controller of this invention has a function that when the manual/automatic changeover switch is switched to manual mode, and when the manual operation switch such as ``OPEN'' or ``CLOSE'' is terminated in manual mode. At times, the output of the analog arithmetic circuit is AD converted and stored in the digital arithmetic circuit. From then on, this stored value is compared with the output value of the analog arithmetic circuit, and analog arithmetic is performed based on the comparison result. I am trying to correct the output of the circuit.

以下図面に示す実施例により、この考案を詳細
に説明する。
This invention will be explained in detail below with reference to embodiments shown in the drawings.

図面はこの考案の1実施例を示すハイブリツト
コントローラのブロツク図である。
The drawing is a block diagram of a hybrid controller showing one embodiment of this invention.

図において、ハイブリツドコントローラは調節
器演算部1と前処理部2で構成されている。また
こゝに示す調節器演算部1は演算増幅器3及び4
からなるPI(比例−積分)調節器であり、これら
の回路自体は特徴点を有するものではない。
In the figure, the hybrid controller is composed of a regulator calculation section 1 and a preprocessing section 2. Further, the regulator calculation section 1 shown here includes operational amplifiers 3 and 4.
These circuits themselves have no characteristic points.

R4は比例帯調節器、R5は積分ゲイン調節器で
ある。5a,5bは偏差入力電圧が加えられる入
力端子、6は調整量出力端子である。また7は演
算増幅器3と4間に設けられる手動/自動切換ス
イツチ、8は「CLOSE」、9は「OPEN」のそれ
ぞれ手動操作スイツチである。
R 4 is a proportional band adjuster and R 5 is an integral gain adjuster. 5a and 5b are input terminals to which a deviation input voltage is applied, and 6 is an adjustment amount output terminal. Further, 7 is a manual/automatic changeover switch provided between operational amplifiers 3 and 4, 8 is a "CLOSE" switch, and 9 is a manually operated switch for "OPEN".

前処理部2は、複数のアナログ信号を入力に受
けるマルチプレクサ10、マルチプレクサ10の
出力信号をデジタル値に変換するA/D変換器1
1、このA/D変換器よりのデジタル値を受け記
憶あるいは演算処理を施すcpu12、cpu12よ
り出力されるデジタル値をアナログ値に変換する
D/A変換器13、このD/A変換器13よりの
アナログ信号を受けて出力するマルチプレクサ1
4等で構成されている。なおマルチプレクサ14
の出力は調節器演算部1の入力端子5a,5bに
加えられるようになつている。
The preprocessing unit 2 includes a multiplexer 10 that receives a plurality of analog signals as input, and an A/D converter 1 that converts the output signal of the multiplexer 10 into a digital value.
1. A CPU 12 that receives a digital value from this A/D converter and performs storage or arithmetic processing; a D/A converter 13 that converts the digital value output from the CPU 12 into an analog value; Multiplexer 1 receives and outputs the analog signal of
It is composed of 4th grade. In addition, multiplexer 14
The output of is applied to input terminals 5a and 5b of the regulator calculation section 1.

15は比較器であつて、演算増幅器(積分ホー
ルド回路)4の出力とマルチプレクサ14の出力
とを入力端に受け、両者を比較する。この比較器
15の出力は絶縁ゲート電界効果トランジスタ1
6、抵抗R7を介して演算増幅器4の反転入力端
子に加えられるように接続されている。また演算
増幅器4の出力端はマルチプレクサ10の入力の
1端に接続されている。17はアンドケート回路
であつて、 信号がH(ハイ)の時、
すなわちcpu12が故障していない時、cpu12
から加えられるタイミング信号cpを絶縁ゲート
電界効果トランジスタ16のゲート電極に加える
ようになつている。
A comparator 15 receives the output of the operational amplifier (integral hold circuit) 4 and the output of the multiplexer 14 at its input terminals, and compares the two. The output of this comparator 15 is the insulated gate field effect transistor 1
6. It is connected to the inverting input terminal of the operational amplifier 4 via a resistor R7 . Further, the output end of the operational amplifier 4 is connected to one end of the input of the multiplexer 10. 17 is an AND gate circuit, and when the signal is H (high),
In other words, when cpu12 is not faulty, cpu12
The timing signal cp applied from the insulated gate field effect transistor 16 is applied to the gate electrode of the insulated gate field effect transistor 16.

以上のように構成される実施例にハイブリツド
コントローラにおいて先ず手動/自動切換スイツ
チ7が自動モード(A端子)に設定されている時
は、入力端子5a,5bに加えられる偏差電圧は
演算増幅器3等の回路でPI演算され演算増幅器
4で増幅され、出力端子6よりアナログ信号出力
が導出される。この場合出力端子6より出力され
るアナログ信号電圧は入力端子5a,5bに加え
られる偏差電圧の変化に対応して変化する。
In the hybrid controller configured as described above, first, when the manual/automatic changeover switch 7 is set to the automatic mode (terminal A), the deviation voltage applied to the input terminals 5a and 5b is applied to the operational amplifier 3, etc. PI is calculated in the circuit, amplified by the operational amplifier 4, and an analog signal output is derived from the output terminal 6. In this case, the analog signal voltage output from the output terminal 6 changes in accordance with the change in the deviation voltage applied to the input terminals 5a and 5b.

手動/自動切換スイツチ7が手動モード(M端
子)に切換設定されると、その切換設定時の演算
増幅器4の出力がマルチプレクサ10を経てA/
D変換器11でデジタル値に変換されcpu12内
蔵のメモリに取込まれ記憶される。すなわち自動
から手動への切換時点における演算増幅器4の出
力が基準値としてcpu12のメモリにデジタル的
にホールドされる。その後、cpu12に記憶され
た基準値はD/A変換器13でアナログ値に変換
され、マルチプレクサ14を経て比較器15の入
力の1端(反転端)に加えられる。一方、演算増
幅器4の出力は比較器15の入力の他端(非反転
端)に加えられるので、比較器15は両入力に応
じた出力を導出する。また絶縁ゲート電界効果ト
ランジスタ16のゲートにはcpu12より
DOWN信号が「H」で、すなわちcpu12が正
常に動作している状態で、かつ「CLOSE」スイ
ツチ8も「OPEN」スイツチ9も操作されていな
いタイミングに出力される信号cpがアンドゲー
ト回路17を経て周期的に加えられる。この信号
cpが加えられる間、絶縁ゲート電界効果トラン
ジスタ16がオンし、比較器15の出力が、演算
増幅器4の反転入力端に加えられる。そして演算
増幅器すなわち積分ホールド回路4の出力がドリ
フトを起こし、cpu12に記憶されている基準値
と差が生じても、比較器15の出力によつて上記
差がなくなるまで補正を行なう。
When the manual/automatic changeover switch 7 is set to manual mode (M terminal), the output of the operational amplifier 4 at the time of the changeover setting is passed through the multiplexer 10 to the A/
The data is converted into a digital value by the D converter 11, and taken into and stored in the memory built into the CPU 12. That is, the output of the operational amplifier 4 at the time of switching from automatic to manual is digitally held in the memory of the CPU 12 as a reference value. Thereafter, the reference value stored in the CPU 12 is converted into an analog value by the D/A converter 13, and is applied to one input terminal (inverting terminal) of the comparator 15 via the multiplexer 14. On the other hand, since the output of the operational amplifier 4 is applied to the other end (non-inverting end) of the input of the comparator 15, the comparator 15 derives an output according to both inputs. In addition, the gate of the insulated gate field effect transistor 16 is connected to the CPU 12.
When the DOWN signal is "H", that is, when the CPU 12 is operating normally, and neither the "CLOSE" switch 8 nor the "OPEN" switch 9 is operated, the signal cp is output to the AND gate circuit 17. added periodically. this signal
While cp is applied, insulated gate field effect transistor 16 is turned on and the output of comparator 15 is applied to the inverting input of operational amplifier 4. Even if the output of the operational amplifier, ie, the integral hold circuit 4, drifts and differs from the reference value stored in the CPU 12, the output of the comparator 15 performs correction until the difference disappears.

手動モードで演算増幅器4の出力を上げ、ある
いは下げるために、「CLOSE」操作スイツチ8あ
るいは「OPEN」操作スイツチ9を操作した場合
操作時間に応じて演算増幅器4の出力は上昇ある
いは下降するが、「CLOSE」操作スイツチ8ある
いは「OPEN」スイツチ9の操作が終了するタイ
ミングに演算増幅器4の出力がマルチプレクサ1
0、A/D変換器11を経てcpu12にデジタル
値で記憶される。そしてこの記憶されたデジタル
値が新たな基準値となり、手動モード設定時と同
様、その基準値がD/A変換器13、マルチプレ
クサ14を経て比較器15の入力の1端に加えら
れる。そして以後は演算増幅器4の出力がこの基
準値に一致するようにやはり上記手動モード設定
時と同様、比較器15の出力が絶縁ゲート電界効
果トランジスタ16を経て演算増幅器4の反転入
力端に加えられ補正が行なわれる。
When operating the "CLOSE" operation switch 8 or "OPEN" operation switch 9 to increase or decrease the output of the operational amplifier 4 in manual mode, the output of the operational amplifier 4 will increase or decrease depending on the operation time. At the timing when the operation of "CLOSE" operation switch 8 or "OPEN" switch 9 is completed, the output of operational amplifier 4 is transferred to multiplexer 1.
0, and is stored in the CPU 12 as a digital value via the A/D converter 11. Then, this stored digital value becomes a new reference value, and the reference value is applied to one input terminal of the comparator 15 via the D/A converter 13 and the multiplexer 14, as in the manual mode setting. Thereafter, the output of the comparator 15 is applied to the inverting input terminal of the operational amplifier 4 via the insulated gate field effect transistor 16, as in the manual mode setting described above, so that the output of the operational amplifier 4 matches this reference value. Corrections are made.

以上のようにこの考案のハイブリツドコントロ
ーラによれば、手動/自動切換スイツチを手動モ
ードに切換えた時及び手動モードで手動操作スイ
ツチの操作が終了した時にアナログ演算回路の出
力をAD変換してアナログ演算回路に保持記憶し
ておき、以後この保持記憶された値を基準にして
アナログ演算回路の出力値と比較し、その比較結
果に基づいてアナログ演算回路の出力を補正する
ものであるから、アナログ演算回路の積分ホール
ド回路にドリフト要因が生じてもこれを補正し結
果的にドリフトのない出力を得ることができ、適
正な制御をなすことができる。
As described above, according to the hybrid controller of this invention, when the manual/automatic changeover switch is switched to manual mode and when the operation of the manual operation switch is completed in manual mode, the output of the analog calculation circuit is converted into AD and analog calculation is performed. Analog calculation is a method that is stored in the circuit and then compared with the output value of the analog calculation circuit using this stored value as a reference, and the output of the analog calculation circuit is corrected based on the comparison result. Even if a drift factor occurs in the integral hold circuit of the circuit, it can be corrected and an output free of drift can be obtained as a result, making it possible to perform appropriate control.

また、アナログ演算回路の出力と、デジタル演
算部で記憶保持され、D/A変換された基準値と
を比較手段で比較した出力を、デジタル演算部の
正常を示す信号と所定周期の信号の論理積入力を
条件にオンされるスイツチング素子を介して、補
正手段に入力するので、常に適正なドリフト補正
をなすことができる。
In addition, the output of the analog arithmetic circuit is compared with the reference value stored and held in the digital arithmetic unit and D/A converted by the comparing means, and the output is compared with the signal indicating the normality of the digital arithmetic unit and the logic of the signal of a predetermined period. Since the signal is input to the correction means via a switching element that is turned on based on the product input, it is possible to always perform appropriate drift correction.

【図面の簡単な説明】[Brief explanation of the drawing]

図面はこの考案の1実施例を示すハイブリツド
コントローラのブロツク図である。 1;調節器演算部、2;前処理部、3,4;演
算増幅器、5a,5b;入力端子、6;出力端
子、7;手動/自動切換スイツチ、8;
「CLOSE」手動操作スイツチ、9;「OPEN」手
動操作スイツチ、10,14;マルチプレクサ、
11;A/D変換器、12;cpu、13;D/A
変換器、15;比較器、16;絶縁ゲート電界効
果トランジスタ、17;アンドゲート回路。
The drawing is a block diagram of a hybrid controller showing one embodiment of this invention. 1; Adjuster calculation unit, 2; Preprocessing unit, 3, 4; Operational amplifier, 5a, 5b; Input terminal, 6; Output terminal, 7; Manual/automatic changeover switch, 8;
"CLOSE" manual operation switch, 9; "OPEN" manual operation switch, 10, 14; multiplexer,
11; A/D converter, 12; cpu, 13; D/A
Converter, 15; Comparator, 16; Insulated gate field effect transistor, 17; AND gate circuit.

Claims (1)

【実用新案登録請求の範囲】 前処理をデジタル演算部で行ない、調節器演算
部をアナログ演算回路で構成し、このアナログ演
算回路部に手動/自動切換スイツチと手動操作ス
イツチとを備え、この切換スイツチの手動側への
切換によつて上記アナログ演算回路の一部を積分
ホールド回路に構成し、上記手動操作スイツチに
よつてこのホールド回路の出力を増減するハイブ
リツドコントローラにおいて、 前記手動/自動切換スイツチが手動に切換えら
れた時、及び手動に切換えられた状態で前記手動
操作スイツチが操作終了した時点で前記アナログ
演算回路部出力を前記デジタル演算部に保持記憶
させる手段と、この保持記憶された信号をアナロ
グ値に変換して出力するD/A変換手段と、前記
アナログ演算回路部出力と前記D/A変換手段を
介して出力される保持記憶された値とを比較する
手段と、前記デジタル演算部が正常であることを
示す信号と所定周期のパルス信号の論理積入力を
条件にオンし、前記比較手段の出力を導出するス
イツチング手段と、導出された前記比較手段出力
を受け、この比較手段出力に基づいて前記積分ホ
ールド回路部の手動時におけるドリフトを補正す
る手段とを備えることを特徴とするハイブリツド
コントローラ。
[Claims for Utility Model Registration] Pre-processing is performed in a digital calculation section, the controller calculation section is composed of an analog calculation circuit, and the analog calculation circuit section is equipped with a manual/automatic changeover switch and a manual operation switch. In the hybrid controller, a part of the analog calculation circuit is configured as an integral hold circuit by switching the switch to the manual side, and the output of the hold circuit is increased or decreased by the manual operation switch, wherein the manual/automatic changeover switch means for retaining and storing the output of the analog arithmetic circuit section in the digital arithmetic section when the manual operation switch is switched to manual mode and when the operation of the manual operation switch is completed while the switch is switched to manual mode; D/A conversion means for converting and outputting the analog value into an analog value; means for comparing the output of the analog arithmetic circuit with the stored value outputted via the D/A conversion means; and the digital arithmetic switching means for deriving the output of the comparing means by turning on the logical product input of a signal indicating that the section is normal and a pulse signal of a predetermined period; and a switching means for receiving the derived output of the comparing means; A hybrid controller comprising means for correcting manual drift of the integral hold circuit section based on the output.
JP4675882U 1982-03-30 1982-03-30 hybrid controller Granted JPS58150148U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4675882U JPS58150148U (en) 1982-03-30 1982-03-30 hybrid controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4675882U JPS58150148U (en) 1982-03-30 1982-03-30 hybrid controller

Publications (2)

Publication Number Publication Date
JPS58150148U JPS58150148U (en) 1983-10-07
JPH0116165Y2 true JPH0116165Y2 (en) 1989-05-12

Family

ID=30057744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4675882U Granted JPS58150148U (en) 1982-03-30 1982-03-30 hybrid controller

Country Status (1)

Country Link
JP (1) JPS58150148U (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60112103A (en) * 1983-11-21 1985-06-18 Shimadzu Corp Hybrid controller

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5465277A (en) * 1977-11-04 1979-05-25 Yokogawa Hokushin Electric Corp Controlling means

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5465277A (en) * 1977-11-04 1979-05-25 Yokogawa Hokushin Electric Corp Controlling means

Also Published As

Publication number Publication date
JPS58150148U (en) 1983-10-07

Similar Documents

Publication Publication Date Title
JPH0116165Y2 (en)
JPS63222516A (en) A/d conversion value correction method for a/d conversion circuit
JPS5931249B2 (en) Analog-digital converter
JP2725239B2 (en) Water level detection method
JPH06213435A (en) Controller for combustion apparatus
JPH04323568A (en) Analogue measuring circuit
JPH04262408A (en) Mass flow controller
JPS63202131A (en) A/d converter
JPH05223611A (en) Air flowmeter
JPH099134A (en) Amplifier circuit
JP2851873B2 (en) Feedback control device
JPS62271103A (en) Controller
JPS63121320A (en) Da converter with error correcting circuit
JPH03145329A (en) Signal discriminating circuit
JPS6118202B2 (en)
JP3225729B2 (en) D / A converter gain adjustment circuit
JP2876844B2 (en) Output voltage correction circuit for IC tester driver
JPH08163882A (en) Servo driver
JPS59228416A (en) Analog-digital converting system
JPH08162952A (en) Ad conversion value correction device for ad converter
JPH01278109A (en) Automatic output level control system
KR20230147468A (en) Calibration apparatus and method for analog digital converter
JPH0719162B2 (en) Adjuster
JPH07128085A (en) Control circuit
JPS61201127A (en) Engine control device