JPS6118202B2 - - Google Patents

Info

Publication number
JPS6118202B2
JPS6118202B2 JP17439282A JP17439282A JPS6118202B2 JP S6118202 B2 JPS6118202 B2 JP S6118202B2 JP 17439282 A JP17439282 A JP 17439282A JP 17439282 A JP17439282 A JP 17439282A JP S6118202 B2 JPS6118202 B2 JP S6118202B2
Authority
JP
Japan
Prior art keywords
value
processor
integral
proportional
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17439282A
Other languages
Japanese (ja)
Other versions
JPS5875208A (en
Inventor
Isamu Oono
Akira Sumi
Fusatoshi Kataoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Hokushin Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Hokushin Electric Corp filed Critical Yokogawa Hokushin Electric Corp
Priority to JP17439282A priority Critical patent/JPS5875208A/en
Publication of JPS5875208A publication Critical patent/JPS5875208A/en
Publication of JPS6118202B2 publication Critical patent/JPS6118202B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B7/00Arrangements for obtaining smooth engagement or disengagement of automatic control
    • G05B7/02Arrangements for obtaining smooth engagement or disengagement of automatic control electric

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Feedback Control In General (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はデイジタル演算形のプロセス制御装置
に関するものである。更に詳しくは、本発明は、
比例・積分演算をプロセツサを用いて位置形で行
なうものであつて、リセツトワインドアツプを効
果的に防止できるようにしたプロセス制御装置に
関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a digital calculation type process control device. More specifically, the present invention includes:
The present invention relates to a process control device which performs proportional and integral calculations in a positional manner using a processor, and which can effectively prevent reset wind-up.

(従来の技術) デイジタル演算形のプロセス制御装置は計算機
や演算器マイクロ・プロセツサ(以下単にプロセ
ツサという)の演算機能を利用して構成される。
プロセツサはPID(比例・積分・微分)演算等を
行つて制御出力を決定するのであるが、従来、プ
ロセツサにおける演算は、手動−自動バンプレス
切換えの容易さやリセツト・ワインドアツプ防止
対策およびプロセツサ故障対策の容易さなどのた
めに、速度形演算が採用されることが多かつた。
しかし速度形演算はI動作を基本にしているの
で、P動作のみまたはPD動作を行うのに適さな
い。またPID動作の場合でも、制御出力の飽和点
附近では、P・D動作に基づく出力引き戻し現象
が生じるので不都合である。
(Prior Art) A digital arithmetic type process control device is constructed by utilizing the arithmetic functions of a computer or an arithmetic unit microprocessor (hereinafter simply referred to as a processor).
The processor determines the control output by performing PID (proportional, integral, differential) calculations, etc., but conventionally, the calculations in the processor are based on ease of manual/automatic bumpless switching, measures to prevent reset/windup, and measures to prevent processor failure. Velocity type calculations were often adopted due to their ease of calculation.
However, since velocity type calculation is based on I operation, it is not suitable for performing only P operation or PD operation. Further, even in the case of PID operation, an output pullback phenomenon based on P/D operation occurs near the saturation point of the control output, which is disadvantageous.

P動作およびPD動作に適し、かつ出力引き戻
し現象を生じないものとしては位置形演算のプロ
セス制御装置が考えられる。
A position type calculation process control device is considered to be suitable for P operation and PD operation and does not cause the output pullback phenomenon.

(発明が解決しようとする問題点) しかしながら、デイジタルのプロセツサにより
位置形演算を行う場合には、手動−自動バンプレ
ス切換えや、リセツト・ワインドアツプ防止対策
等を解決しなければならないという問題点があ
る。
(Problems to be Solved by the Invention) However, when performing positional calculations using a digital processor, there are problems such as manual/automatic bumpless switching and measures to prevent reset/windup. be.

本発明の目的は、位置形演算であつてリセツ
ト・ワインドアツプ防止が行えるとともに、スタ
ートアツプ時に最適応答が得られるデイジタル演
算形のプロセス制御装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a digital arithmetic process control device that uses positional arithmetic operations to prevent reset and wind-up, and provides an optimal response at startup.

(問題点を解決するための手段) 本発明は、位置形演算により少なくともPI演算
をプロセツサによつて行うようにするとともに、
過大偏差の長期継続時には積分演算項の値をプリ
ロード値に再設定する動作を行なう点に特徴があ
る。
(Means for Solving the Problems) The present invention allows a processor to perform at least PI calculations using positional calculations, and
The feature is that when an excessive deviation continues for a long period of time, the value of the integral operation term is reset to the preload value.

(実施例) 以下図面により本発明を説明する。第1図は本
発明実施例の概念的構成図である。第1図におい
て、1はプロセツサ(例えばマイクロ・プロセツ
サ)、21〜26はその入力側に設けられたアナ
ログ比較器、3は出力側に設けられたデイジタ
ル・アナログ変換器(DA変換器)、4は半導体ス
イツチ、5は増幅器、6はこの増幅器5の入力端
に設けられたホールド・コンデンサ、7は手動操
作スイツチ、8は手動−自動切換スイツチであ
る。
(Example) The present invention will be explained below with reference to the drawings. FIG. 1 is a conceptual block diagram of an embodiment of the present invention. In FIG. 1, 1 is a processor (for example, a microprocessor), 21 to 26 are analog comparators provided on its input side, 3 is a digital-to-analog converter (DA converter) provided on its output side, and 4 5 is a semiconductor switch, 5 is an amplifier, 6 is a hold capacitor provided at the input end of the amplifier 5, 7 is a manually operated switch, and 8 is a manual/automatic changeover switch.

アナログ比較器21,22,23,24,2
5,26の一方の入力端子にはそれぞれ増幅器5
の出力、プロセス変数の測定値Mn、設定値SP、
比例ゲインKp、積分時間TI、および微分時間T
Dがアナログ電圧として与えられ、他方の入力端
子にはDA変換器3の出力電圧が共通に与えられ
る。これらはアナログ入力信号をデイジタル信号
に変換してプロセツサ1に取り込むための仕掛け
を構成する。すなわち、プロセツサ1はデイジタ
ル出力信号はMSBから順番に「1」にして、逐
一これをDA変換器3でアナログ電圧に変換し、
この電圧をアナログ比較器21〜26においてそ
れぞれに入力電圧と比較させ、所望の1つのアナ
ログ比較器の比較出力に応じて逐次デイジタル信
号の各ビツトの論理値を確定してゆく。確定した
デイジタル信号の値は所望のアナログ比較器の入
力電圧に等しい。アナログ比較器21〜26は1
つの入力信号の取り込みが終るたびに順番に切換
えられ、各入力信号は順次デイジタル信号に変換
されてプロセツサ1に取り込まれる。このような
構成はアナログ・デイジタル変換器が不要となる
利点を持つ。
Analog comparators 21, 22, 23, 24, 2
Amplifier 5 is connected to one input terminal of 5 and 26, respectively.
output, measured value Mn of process variable, set value SP,
Proportional gain K p , integral time T I , and derivative time T
D is given as an analog voltage, and the output voltage of the DA converter 3 is commonly given to the other input terminal. These constitute a mechanism for converting an analog input signal into a digital signal and inputting it into the processor 1. That is, the processor 1 sequentially sets the digital output signal to "1" starting from the MSB, and converts it one by one into an analog voltage using the DA converter 3.
This voltage is compared with the input voltage in analog comparators 21 to 26, respectively, and the logic value of each bit of the digital signal is determined one after another according to the comparison output of a desired one analog comparator. The value of the established digital signal is equal to the desired analog comparator input voltage. Analog comparators 21 to 26 are 1
Each time one input signal is taken in, the switching is performed in order, and each input signal is sequentially converted into a digital signal and taken in by the processor 1. Such a configuration has the advantage of eliminating the need for an analog-to-digital converter.

プロセツサ1は取り込んだ測定値Mn・設定値
SP・比例ゲインKp・積分時間TI・微分時間等
の各入力信号に基づいて位置形の制御出力を演算
し、この制御出力をDA変換器3でアナログ電圧
に変換し、半導体スイツチ4を通じてホールド・
コンデンサ6に充電する。コンデンサ6の電圧は
増幅器5で増幅され、制御対象に与えられる。増
幅器5の入力インピーダンスは充分高く定めら
れ、ホールド・コンデンサ6の電荷の減衰は問題
にならないようになつている。
Processor 1 receives measured values Mn and set values
A position type control output is calculated based on each input signal such as SP, proportional gain K p , integral time T I , differential time, etc., and this control output is converted to an analog voltage by the DA converter 3, and then passed through the semiconductor switch 4. hold·
Charge capacitor 6. The voltage of the capacitor 6 is amplified by the amplifier 5 and applied to the controlled object. The input impedance of the amplifier 5 is set sufficiently high so that attenuation of the charge on the hold capacitor 6 does not become a problem.

入力信号の取り込みおよび制御出力の演算は一
定のサンプリング周期で繰返し行われる。サンプ
リング周期は例えば0.1sec程度に定められる。
The acquisition of input signals and the calculation of control outputs are repeated at a constant sampling period. The sampling period is set to about 0.1 sec, for example.

ホールド・コンデンサ6の電圧は手動制御時に
オペレータが任意に増幅できるようになつてい
る。すなわち、手動操作スイツチ7を+側または
−側に投入すると、直流定電流源(図略)からの
電流がホールド・コンデンサ6に流入または流出
してホールド・コンデンサ6の電圧を変える。し
たがつてこれによつて制御対象を手動制御するこ
とができる。手動制御に切換えたとき、ホール
ド・コンデンサ6にはプロセツサ1の制御出力の
最新値が保持され、そこを出発点にして手動制御
が始められるので、自動制御から手動制御への切
換えはバンプレスに行える。
The voltage of the hold capacitor 6 can be amplified as desired by the operator during manual control. That is, when the manual operation switch 7 is turned on the + side or the - side, current from a DC constant current source (not shown) flows into or out of the hold capacitor 6, changing the voltage of the hold capacitor 6. Therefore, this allows manual control of the controlled object. When switching to manual control, the latest value of the control output of processor 1 is held in the hold capacitor 6, and manual control can be started using that value as a starting point, so switching from automatic control to manual control is bumpless. I can do it.

さて、このように構成された装置において、プ
ロセツサ1における制御出力の演算は次式によつ
て行われる(PI動作の場合)。
Now, in the device configured as described above, the calculation of the control output in the processor 1 is performed by the following equation (in the case of PI operation).

o=Kp{eo+Δt/TΣeo} (1) ここで、yo…制御出力 eo…偏差 Δt…サンプリング周期 Kp…比例ゲイン TI…積分時間 すなわち、プロセツサ1は位置形のPI制御出力
を生じる。(1)式において、積分項をBとすると、
次式を得る。
y o = K p {e o + Δt/T I Σe o } (1) Here, y o ...control output e o ...deviation Δt...sampling period K p ...proportional gain T I ...integration time In other words, processor 1 is the position produces a PI control output of the form. In equation (1), if the integral term is B, then
We get the following equation.

o=Kpeo+B (2) (2)式において、リセツト・ワインドアツプ防止
時にはBの値が適宜調節される。Bの値の調節に
当つては、実際は積分項の値が調節される。この
ような演算はプロセツサ1のプログラムによつて
行われるのであるが、説明の便宜上概念図で示せ
ば第2図のようになる。
y o =Kpe o +B (2) In equation (2), the value of B is adjusted as appropriate to prevent reset/windup. In adjusting the value of B, the value of the integral term is actually adjusted. Such calculations are performed by the program of the processor 1, and for convenience of explanation, they can be shown conceptually as shown in FIG. 2.

リセツト・ワインドアツプ防止時のBの調節は
次のように行われる。大きな偏差が長時間続いて
積分項の値が一方向に変化し続けると、比例・積
分出力はPIリミツタの限度値に達する。そうする
とプロセツサ1は比例ゲインKpおよび偏差eo
と、そのとき達したPIリミツタの限度値L(HL
またはLL)を用いて、次式によりBの値を定め
る。
Adjustment of B during reset/windup prevention is performed as follows. If a large deviation continues for a long time and the value of the integral term continues to change in one direction, the proportional/integral output will reach the limit value of the PI limiter. Then processor 1 has a proportional gain K p and a deviation e o
, the limit value L of the PI limiter reached at that time (H L
or L L ), the value of B is determined by the following formula.

B=L−Kpeo (3) そうすると制御出力は yo=Kpeo+B =Kpeo+L−Kpeo =L (4) となり、PIリミツタの限度値Lに一致するように
制限される。比例・積分出力が限度値Lにかかつ
ている間はサンプリング毎にこのような動作が繰
返えされる。偏差eoがさらに大きくなると(3)式
により積分項Bはますます小さくなる。これは、
PIリミツタにかからない通常の場合の積分動作と
は逆方向に比例帯を動かすことにより、リセツ
ト・ワインドアツプを防止することができる。e
oが過大になつたときB=0%で制御すると、
Kpeo>100%のとき出力y=L,Kpeo=100%か
ら比例動作を再開し、Kpeo<100%で比例項が生
かされる。
B=L−Kpe o (3) Then, the control output becomes yo = Kpe o +B = Kpe o +L−Kpe o =L (4) and is limited to match the limit value L of the PI limiter. As long as the proportional/integral output reaches the limit value L, such an operation is repeated for each sampling. As the deviation e o becomes larger, the integral term B becomes smaller and smaller according to equation (3). this is,
Reset windup can be prevented by moving the proportional band in the opposite direction to the normal integral operation that is not affected by the PI limiter. e
When o becomes excessive, if we control with B=0%,
When Kpe o >100%, the output y=L, and the proportional operation restarts from Kpe o =100%, and when Kpe o <100%, the proportional term is utilized.

本発明では、例えばバツチコントロールのと
き、プリロード値Fを導入して、上記のeo過大
時にB=Fで制御するようにして比例動作の開始
点を適切に移動させ、最適な応答を得るようにし
ている。
In the present invention, for example, in the case of batch control, a preload value F is introduced, and when the above e o is excessive, control is performed using B=F to appropriately move the starting point of the proportional operation and obtain an optimal response. That's what I do.

なお、上記の説明ではリミツタ時に積分項をB
=L−Kpeoに瞬時セツトする方法を述べたが、
積分項Bは積分時定数を利用して逆方向に積分し
て比例帯を移動させてもよい。その具体的方法を
第2図に示す。すなわちPIリミツタにかかるとハ
のように偏差信号eoを極性反転して積分する。
そして安定すればロのように停止する。このよう
に積分時定数を用いて逆方向積分する方法はノイ
ズに強い利点を持つリセツト・ワインドアツプ防
止が可能になる。
In addition, in the above explanation, when limiting, the integral term is
= L−Kpe o I have described the method of instantaneously setting it, but
The integral term B may be integrated in the opposite direction using an integral time constant to move the proportional band. The specific method is shown in FIG. That is, when applied to the PI limiter, the polarity of the deviation signal e o is inverted and integrated as shown in (c).
Then, when it stabilizes, it will stop as shown in the image below. This method of backward integration using an integration time constant has the advantage of being resistant to noise and can prevent reset windup.

第3図及び第4図は、このような動作をバツチ
コントロール終了後のシヤツトダウンと、再スタ
ートの場合を想定して示した動作波形図である。
FIGS. 3 and 4 are operation waveform diagrams showing such operations assuming a case of shutdown and restart after completion of batch control.

はじめに、第3図イに示すように、PI(D)動作に
より、測定値Mnと設定値SPとが等しくなるよう
に制御されている状態(偏差eoが零の状態)で
は、制御出力Yは、例えば70%で維持されてい
る。また、この状態で、比例帯PBは第3図ロに
示すように設定値SPを挾んで上下に配置されて
いる。また、この状態では、比例項(Kp・eo
はeo=0であるから零となつており、積分項B
は第3図ハに示すように、70%相当に維持されて
いる。いま、プロセスのシヤツトダウン等によ
り、偏差eoが生じると、第3図イに示すように
制御出力Yは増大し、また、積分項Bも第3図ハ
に示すように増加する。このままでは、リセツ
ト・ワインドアツプを生ずるが、制御出力Yが飽
和すると、積分項再設定の動作が行なわれる。す
なわち、制御出力Yが飽和すると、PIリミツタに
かかり、−Kp・eoを積分する。これにより、第
3図ハに示すように積分項Bの内容が減少する方
向で修正されるとともに第3図ロに示すように比
例帯PBが移動する。この時の時定数は積分時間
Iを利用する。積分項Bの内容が零となるとこ
の逆積分を停止する。これ以後、更に偏差が増加
しても、積分項は零に維持される。
First, as shown in Fig. 3A, when the measured value Mn is controlled to be equal to the set value SP by the PI(D) operation (the state where the deviation e o is zero), the control output Y is maintained at 70%, for example. Further, in this state, the proportional bands PB are arranged above and below the set value SP as shown in FIG. 3B. Also, in this state, the proportional term (K p・e o )
is zero since e o =0, and the integral term B
As shown in Figure 3 (c), the ratio is maintained at approximately 70%. Now, when a deviation e o occurs due to a process shutdown or the like, the control output Y increases as shown in FIG. 3A, and the integral term B also increases as shown in FIG. 3C. If left as is, a reset windup will occur, but when the control output Y is saturated, an integral term reset operation is performed. That is, when the control output Y is saturated, it is applied to the PI limiter and -K p ·e o is integrated. As a result, the content of the integral term B is corrected in a decreasing direction as shown in FIG. 3C, and the proportional band PB moves as shown in FIG. 3B. The time constant at this time uses the integration time T I . When the content of integral term B becomes zero, this inverse integration is stopped. After this, even if the deviation increases further, the integral term is maintained at zero.

スタートアツプ時には、偏差eoが減少し、比
例項(Kp・eo)が100%の点Pで、第3図ハ及
びイに示すように積分が開始され、また、比例項
に基づく出力Yの減少が始まる。
At start-up, the deviation e o decreases, and at point P where the proportional term (K p · e o ) is 100%, integration starts as shown in Figure 3 C and A, and the output based on the proportional term Y begins to decrease.

第4図は、本発明で特徴としているブリロード
値を導入した場合の動作波形図である。スタート
アツプ時の比例帯の位置がブリロード設定値だけ
上に設定されるようにし、スタートアツプ時に最
適応答できるようにしている。
FIG. 4 is an operational waveform diagram when a bridle value, which is a feature of the present invention, is introduced. The position of the proportional band at start-up is set above the briload setting value to ensure optimal response at start-up.

以上の説明においてはアナログ・デイジタル変
換器を節約した形式のプロセツサの例を挙げた
が、プロセツサは第5図のようにアナログ・デイ
ジタル変換器とデイジタル・アナログ変換を用い
る一般構成のものでもよい。また単ループ調節計
の例を挙げたが、本発明は複数ループを制御する
装置にも適用できる。
In the above description, an example of a processor that saves analog/digital converters has been given, but the processor may have a general configuration using an analog/digital converter and digital/analog conversion as shown in FIG. Furthermore, although the example of a single-loop controller has been given, the present invention can also be applied to a device that controls multiple loops.

(発明の効果) 以上説明したように、本発明は、プロセツサを
用いて位置形演算により少なくともPI動作を行
うようにし、過大偏差の長期継続時には積分演算
項の値をブリロード値に再設定するようにした。
したがつて本発明によれば、位置形演算の利点を
生かし、かつリセツト・ワインドアツプ防止が効
果的に行えるとともに、スタートアツプ時に最適
応答が得られるデイジタル演算形のプロセス制御
装置が実現できる。
(Effects of the Invention) As explained above, the present invention uses a processor to perform at least the P I operation by position type calculation, and resets the value of the integral operation term to the briload value when an excessive deviation continues for a long time. I did it like that.
Therefore, according to the present invention, it is possible to realize a digital calculation type process control device that takes advantage of position type calculations, can effectively prevent reset and windup, and can obtain an optimal response at startup.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明実施例の概念的構成図、第2図
は演算の概念図、第3図及び第4図は動作波形
図、第5図は本発明の他の実施例の概念的構成図
である。 1……プロセツサ、21〜26……アナログ比
較器、3……デイジタル・アナログ変換器、4…
…半導体スイツチ、5……増幅器、6……コンデ
ンサ、7……手動操作スイツチ、8……A/M変
換スイツチ。
Figure 1 is a conceptual diagram of an embodiment of the present invention, Figure 2 is a conceptual diagram of calculation, Figures 3 and 4 are operational waveform diagrams, and Figure 5 is a conceptual diagram of another embodiment of the invention. It is a diagram. 1...Processor, 21-26...Analog comparator, 3...Digital-to-analog converter, 4...
...Semiconductor switch, 5...Amplifier, 6...Capacitor, 7...Manual operation switch, 8...A/M conversion switch.

Claims (1)

【特許請求の範囲】 1 プロセツサ、少なくとも測定値と設定値と比
例ゲインKpと積分時間TIを前記プロセツサに読
み込ませるための信号読み込み手段を具備し、 前記プロセツサは、位置形演算を用い少なくと
も比例・積分演算により前記信号読み込み手段を
介してサンプリング周期Δtで読み込んだ比例ゲ
インKp・測定値と設定値との偏差eo・積分時間
Iを用いて自動制御出力YA=Kp{eo+Δt/TΣ eo}を求め、前記自動制御出力YAが所定の限度
値Lを越えたとき、前記積分項B(=Δt/TpΣ
o )の値をプリロード値Fに再設定することを特
徴とするプロセス装置。 2 積分項Bの再設定を積分の時定数による遅れ
をもつて行なうようにした特許請求の範囲第1項
記載のプロセス制御装置。
[Claims] 1. A processor, comprising a signal reading means for reading into the processor at least a measured value, a set value, a proportional gain Kp , and an integral time T I ; The automatic control output Y A = K p { using the proportional gain K p read at the sampling period Δt through the signal reading means by proportional/integral calculations, the deviation e o between the measured value and the set value, and the integration time T I e o +Δt/T I Σ e o }, and when the automatic control output Y A exceeds a predetermined limit L, the integral term B (=Δt/T I K p Σ
A process device characterized in that the value of e o ) is reset to a preload value F. 2. The process control device according to claim 1, wherein the integral term B is reset with a delay due to an integral time constant.
JP17439282A 1982-10-04 1982-10-04 Process controller Granted JPS5875208A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17439282A JPS5875208A (en) 1982-10-04 1982-10-04 Process controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17439282A JPS5875208A (en) 1982-10-04 1982-10-04 Process controller

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12742077A Division JPS5460666A (en) 1977-10-24 1977-10-24 Process control unit

Publications (2)

Publication Number Publication Date
JPS5875208A JPS5875208A (en) 1983-05-06
JPS6118202B2 true JPS6118202B2 (en) 1986-05-12

Family

ID=15977788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17439282A Granted JPS5875208A (en) 1982-10-04 1982-10-04 Process controller

Country Status (1)

Country Link
JP (1) JPS5875208A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119504U (en) * 1987-01-28 1988-08-02
JPH02115304U (en) * 1989-03-03 1990-09-14
JPH0382302U (en) * 1989-12-15 1991-08-22
JPH03125703U (en) * 1990-03-31 1991-12-19

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119504U (en) * 1987-01-28 1988-08-02
JPH02115304U (en) * 1989-03-03 1990-09-14
JPH0382302U (en) * 1989-12-15 1991-08-22
JPH03125703U (en) * 1990-03-31 1991-12-19

Also Published As

Publication number Publication date
JPS5875208A (en) 1983-05-06

Similar Documents

Publication Publication Date Title
US4872104A (en) Windup prevention system for a control loop to prevent overshoot
JPS6113245B2 (en)
JPH0738128B2 (en) Control device
JPS6118202B2 (en)
JPS6146186A (en) Speed controlling method
JPH0499627A (en) Tuning phase control device for servo system
JP3869388B2 (en) air conditioner
JPS6156522B2 (en)
JPS5942321B2 (en) process control equipment
JPS6323561B2 (en)
JPS6343523Y2 (en)
JPH0116165Y2 (en)
JPH07196216A (en) Tension controlling method
JPS6343524Y2 (en)
SU560209A1 (en) Device for controlling the actuator
JPS6020686B2 (en) position detection device
JPH0713801B2 (en) Control device
JP3525956B2 (en) Position control method
JPS6227401B2 (en)
JPH06133577A (en) Motor speed controller
JPS58144907A (en) Digital controller
JPS6162102A (en) Control arithmetic unit
JPH07319504A (en) Controller
JPH0293801A (en) Gain adjusting method in controller
JPH02128202A (en) Digital servo controller