JPH04255115A - Analog/digital converter - Google Patents

Analog/digital converter

Info

Publication number
JPH04255115A
JPH04255115A JP1642491A JP1642491A JPH04255115A JP H04255115 A JPH04255115 A JP H04255115A JP 1642491 A JP1642491 A JP 1642491A JP 1642491 A JP1642491 A JP 1642491A JP H04255115 A JPH04255115 A JP H04255115A
Authority
JP
Japan
Prior art keywords
voltage
digital value
input
input voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1642491A
Other languages
Japanese (ja)
Inventor
Seiichi Nakamura
誠一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1642491A priority Critical patent/JPH04255115A/en
Publication of JPH04255115A publication Critical patent/JPH04255115A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To convert an input voltage in excess of a reference voltage into an accurate digital value. CONSTITUTION:The analog/digital(A/D) converter is provided with a voltage generating circuit 9 generating a known voltage Vd and a subtraction amplifier circuit 7 generating voltage Vc, which subtracts the known voltage Vd from an input voltage Va to generate the voltage Vc. When an A/D converter 3 converts the voltage Vc into a digital value, a CPU 5 adds the converted digital value from the voltage Vc and the digital value of the said known voltage Vd to calculate a digital value of the input voltage Va.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】[発明の目的][Object of the invention]

【0002】0002

【産業上の利用分野】本発明は、入力電圧のアナログ値
をデジタル値に変換するアナログ/デジタル変換装置に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog/digital conversion device for converting an analog value of an input voltage into a digital value.

【0003】0003

【従来の技術】近年においては、入力電圧のアナログ値
をデジタル値に変換する種々のアナログ/デジタル変換
装置(以下、単にA/D変換装置という)が提案されて
いる。8ビットのA/D変換装置は例えば、電源電圧が
5Vである場合にこの電源電圧5Vを基準電圧として用
い、入力電圧5Vのときに最大255カウントのデジタ
ル値を出力する。そして、入力電圧が0〜5Vのときは
この入力電圧に応じて0〜255カウントのデジタル値
を出力する。例えば、入力電圧が3Vのときは、次の式
に示す如く153カウントのデジタル値を出力する。
2. Description of the Related Art In recent years, various analog/digital converters (hereinafter simply referred to as A/D converters) for converting analog values of input voltages into digital values have been proposed. For example, when the power supply voltage is 5V, an 8-bit A/D converter uses the power supply voltage of 5V as a reference voltage, and outputs a maximum of 255 counts of digital values when the input voltage is 5V. When the input voltage is 0 to 5V, a digital value of 0 to 255 counts is output according to this input voltage. For example, when the input voltage is 3V, a digital value of 153 counts is output as shown in the following equation.

【0004】     255×3÷5=153          
                      ……(
1)このような従来のA/D変換装置としては図6に示
すようなものが知られている。
255×3÷5=153
...(
1) As such a conventional A/D conversion device, one shown in FIG. 6 is known.

【0005】入力電圧Vaが5V以下である場合にはア
ナログマルチプレクサ101を介してA/D変換器10
3へ入力し、前述の如く入力電圧Vaに応じて0〜25
5カウントのデジタル値に変換する。また、CPU10
5が入力電圧Vaは5V以上であることを判断すると、
アナログマルチプレクサ101を制御して抵抗R1,R
2により分圧された電圧VcをA/D変換器103へ入
力させる。即ち、     Vc=Va×R2÷(R1+R2)     
                 ……(2)上記(
2)式の如く分圧された電圧VcがA/D変換器103
へ与えられ、デジタル値に変換される。CPU105で
は上記電圧Vcのデジタル値に上記抵抗R1,R2によ
る分圧比の逆数を乗算することにより入力電圧Vaのデ
ジタル値を算出する。
[0005] When the input voltage Va is 5V or less, the A/D converter 10
3 and 0 to 25 depending on the input voltage Va as described above.
Convert to 5 count digital value. Also, CPU10
5 determines that the input voltage Va is 5V or more,
By controlling the analog multiplexer 101, the resistors R1 and R
The voltage Vc divided by 2 is input to the A/D converter 103. That is, Vc=Va×R2÷(R1+R2)
...(2) Above (
2) The voltage Vc divided as shown in the formula is applied to the A/D converter 103.
and converted to a digital value. The CPU 105 calculates the digital value of the input voltage Va by multiplying the digital value of the voltage Vc by the reciprocal of the voltage division ratio of the resistors R1 and R2.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、図7の
曲線aに示すような基準電圧である電圧Vb以上の入力
電圧Vaを上記の如く抵抗R1,R2により分圧すると
、図7の曲線bに示すように入力電圧の変化分が分圧に
より減少してしまう。このため入力電圧Vaを抵抗R1
,R2により分圧してデジタル値に変換する方法では、
誤差を生じる場合があった。例えば、入力電圧Vaが1
3Vで、分圧比が1/3である場合を例にとって具体的
に説明すると、抵抗R1,R2により分圧された電圧V
cのデジタル値は次の如く算出される。
[Problems to be Solved by the Invention] However, when the input voltage Va, which is higher than the reference voltage Vb as shown in the curve a in FIG. 7, is divided by the resistors R1 and R2 as described above, the voltage shown in the curve b in FIG. As shown, the amount of change in input voltage is reduced by voltage division. Therefore, the input voltage Va is
, R2 to divide the pressure and convert it into a digital value,
There were cases where errors occurred. For example, if the input voltage Va is 1
To explain specifically the case where the voltage is 3V and the voltage division ratio is 1/3, the voltage V divided by the resistors R1 and R2
The digital value of c is calculated as follows.

【0007】     (13÷3÷5)×255=220     
                 ……(3)従って
、入力電圧Va=13Vのデジタル値は上記(3)式に
より求められた値に上記分圧比の逆数3を乗算すること
により次の(4)式の如く算出される。     220×3=660            
                        …
…(4)次に入力電圧Va=13Vの真のデジタル値を
算出すると、     (13÷5)×255=663       
                   ……(5)上
記(4)式と(5)式とを比較して明らかなように、抵
抗R1,R2により分圧してデジタル値に変換する方法
では、入力電圧Va=13Vの真のデジタル値が663
カウントであるのに対して3カウント少ない660カウ
ントになってしまう。
(13÷3÷5)×255=220
(3) Therefore, the digital value of the input voltage Va=13V is calculated as shown in the following equation (4) by multiplying the value obtained by the above equation (3) by the reciprocal 3 of the above voltage division ratio. 220×3=660

...(4) Next, calculate the true digital value of input voltage Va = 13V, (13÷5) x 255 = 663
...(5) As is clear from a comparison of equations (4) and (5) above, the method of dividing the voltage using resistors R1 and R2 and converting it into a digital value is a true digital value with input voltage Va = 13V. value is 663
The count is 660, which is 3 counts less than the actual count.

【0008】[発明の構成][Configuration of the invention]

【0009】[0009]

【課題を解決するための手段】上記課題を解決するため
に、本願第1の発明は、入力される入力電圧より低い所
定の電圧を当該入力電圧から減算する減算手段と、この
減算手段により減算された電圧をデジタル値に変換する
変換手段と、この変換手段により変換されたデジタル値
に減算手段で減算される所定の電圧値に対応するデジタ
ル値を加算する加算手段とを有することを要旨とする。
[Means for Solving the Problems] In order to solve the above problems, the first invention of the present application provides subtraction means for subtracting a predetermined voltage lower than an input voltage from the input voltage; The object of the present invention is to include a converting means for converting the voltage into a digital value, and an adding means for adding a digital value corresponding to a predetermined voltage value subtracted by the subtracting means to the digital value converted by the converting means. do.

【0010】本願第2の発明は、入力される入力電圧か
ら所定の電圧を減算する減算手段と、この減算手段で所
定の電圧分だけ減算された電圧と入力電圧とをそれぞれ
入力して当該入力電圧が前記所定の電圧より大であると
きには減算手段からの電圧を出力し、小であるときには
当該入力電圧を出力する選択手段と、この選択手段から
入力される電圧をデジタル値に変換する変換手段と、前
記選択手段で減算手段からの電圧が選択されているとき
には変換手段で変換されたデジタル値に減算手段で減算
される所定の電圧値に対応するデジタル値を加算する加
算手段とを有することを要旨とする。
A second invention of the present application includes a subtraction means for subtracting a predetermined voltage from an input input voltage, and a voltage subtracted by the predetermined voltage by the subtraction means and the input voltage, respectively, and the subtraction means subtracts a predetermined voltage from the input voltage. a selection means that outputs the voltage from the subtraction means when the voltage is greater than the predetermined voltage, and outputs the input voltage when it is smaller; and a conversion means that converts the voltage input from the selection means into a digital value. and addition means for adding a digital value corresponding to a predetermined voltage value subtracted by the subtraction means to the digital value converted by the conversion means when the voltage from the subtraction means is selected by the selection means. The gist is:

【0011】[0011]

【作用】本願第1の発明のA/D変換装置は、入力電圧
が基準電圧以上である場合には、入力電圧より低い所定
の電圧を当該入力電圧から減算してデジタル値に変換し
、この変換の後に該変換された電圧のデジタル値に減算
手段で減算される所定の電圧値に対応するデジタル値を
加算することにより、上記基準電圧以上の入力電圧のデ
ジタル値を正確に算出することができる。
[Operation] When the input voltage is equal to or higher than the reference voltage, the A/D converter of the first invention of the present application subtracts a predetermined voltage lower than the input voltage from the input voltage and converts it into a digital value. After conversion, by adding a digital value corresponding to the predetermined voltage value subtracted by the subtraction means to the digital value of the converted voltage, it is possible to accurately calculate the digital value of the input voltage that is equal to or higher than the reference voltage. can.

【0012】また、本願第2の発明のA/D変換装置は
、第1の発明に加え、入力電圧が基準電圧以下である場
合には当該入力電圧をデジタル値に変換した値をそのま
ま出力するようにしたものである。
[0012] In addition to the first invention, the A/D conversion device of the second invention of the present application converts the input voltage into a digital value and directly outputs the value when the input voltage is lower than the reference voltage. This is how it was done.

【0013】[0013]

【実施例】以下本発明に係る−実施例を図面を参照して
詳細に説明する。まず、図1を参照して本発明が適用さ
れるA/D変換装置の全体的な構成を説明する。
Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, the overall configuration of an A/D conversion device to which the present invention is applied will be explained with reference to FIG.

【0014】本発明が適用されるA/D変換装置はアナ
ログマルチプレクサ1、A/D変換器3及びCPU5を
有している。
The A/D conversion device to which the present invention is applied includes an analog multiplexer 1, an A/D converter 3, and a CPU 5.

【0015】アナログマルチプレクサ1は、多入力のア
ナログ信号の切替え手段であって、入力電圧Va、電圧
Vc、Vdを入力すると、CPU5からの制御信号5A
に応じて、いずれかの電圧を選択し切替えてA/D変換
器3へ出力する。A/D変換器3の入力側には保護用の
ダイオードD1及びD2が接続されている。A/D変換
器3は8ビットの変換器であり、アナログマルチプレク
サ1から入力した電圧のアナログ値を8ビットのデジタ
ル値に変換し、この変換したデジタル値の信号をCPU
5へ出力する。このA/D変換器3は、後で説明する減
算手段により減算された電圧Vcをデジタル値に変換す
る変換手段である。
The analog multiplexer 1 is a multi-input analog signal switching means, and when the input voltages Va, Vc, and Vd are input, the analog multiplexer 1 outputs a control signal 5A from the CPU 5.
Depending on the voltage, one of the voltages is selected and switched and outputted to the A/D converter 3. Protection diodes D1 and D2 are connected to the input side of the A/D converter 3. The A/D converter 3 is an 8-bit converter that converts the analog value of the voltage input from the analog multiplexer 1 into an 8-bit digital value, and sends the converted digital value signal to the CPU.
Output to 5. This A/D converter 3 is a conversion means that converts the voltage Vc subtracted by a subtraction means described later into a digital value.

【0016】CPU5はA/D変換器3から入力したデ
ジタル値の信号に基づいて入力電圧Vaが基準電圧、例
えば5V以上であるかどうかを判断する。CPU5は入
力電圧Vaが基準電圧以上であることを判断すると、ア
ナログマルチプレクサ1へ制御信号5Aを送出して電圧
Vcを選択させる。また、CPU5はA/D変換器3に
よって変換された電圧Vcのデジタル値の信号を入力す
ると、後で説明する減算増幅回路の増幅率、電圧生成回
路で生成される電圧Vdを考慮して入力電圧Vaのデジ
タル値を算出する。即ち、CPU5は減算手段により減
算された電圧Vcのデジタル値と既知の電圧Vdのデジ
タル値とを加算する加算手段である。A/D変換器3、
CPU5及びダイオードD1のカソード側には電源電圧
Vb、例えば5Vが与えられ、アナログマルチプレクサ
1には電源電圧Vbb、例えば15Vが与えられる。
The CPU 5 determines whether the input voltage Va is equal to or higher than a reference voltage, for example 5V, based on the digital value signal input from the A/D converter 3. When the CPU 5 determines that the input voltage Va is equal to or higher than the reference voltage, the CPU 5 sends a control signal 5A to the analog multiplexer 1 to select the voltage Vc. Furthermore, when the CPU 5 inputs the digital value signal of the voltage Vc converted by the A/D converter 3, the CPU 5 takes into account the amplification factor of the subtraction amplifier circuit and the voltage Vd generated by the voltage generation circuit, which will be explained later. Calculate the digital value of voltage Va. That is, the CPU 5 is an addition means that adds the digital value of the voltage Vc subtracted by the subtraction means and the digital value of the known voltage Vd. A/D converter 3,
A power supply voltage Vb, for example 5V, is applied to the cathode side of the CPU 5 and the diode D1, and a power supply voltage Vbb, for example 15V, is applied to the analog multiplexer 1.

【0017】次に、アナログマルチプレクサ1の入力側
の回路構成を説明する。アナログマルチプレクサ1の入
力側には、減算増幅回路7と電圧生成回路9が接続され
ている。減算増幅回路7は被測定電圧である入力電圧V
aから既知の電圧Vdを減算する減算手段である。入力
電圧Vaは直接アナログマルチプレクサ1へ入力される
と共に、抵抗R3を介して演算増幅器11の非反転入力
端子へ与えられる。また、演算増幅器11の非反転入力
端子は抵抗R5を介してアースに接続されている。演算
増幅器11の反転入力端子は抵抗R5を介して演算増幅
器11の出力端子と接続されている。この演算増幅器1
1の出力端子は抵抗R7を介してアナログマルチプレク
サ1と接続され、電圧Vcをアナログマルチプレクサ1
へ出力する。また、演算増幅器11の反転入力端子は抵
抗R3を介して演算増幅器13の出力端子と接続されて
いる。演算増幅器13の出力端子は反転入力端子と接続
されている。電源電圧Vbbとアースとの間には抵抗R
11とR13が直列に接続されている。この抵抗R11
とR13の接続点は演算増幅器13の非反転入力端子と
接続されている。演算増幅器11及び13には電源電圧
Vbbが与えられる。
Next, the circuit configuration on the input side of the analog multiplexer 1 will be explained. A subtraction amplifier circuit 7 and a voltage generation circuit 9 are connected to the input side of the analog multiplexer 1. The subtraction amplifier circuit 7 receives the input voltage V which is the voltage to be measured.
This is subtraction means for subtracting a known voltage Vd from a. The input voltage Va is directly input to the analog multiplexer 1, and is also applied to the non-inverting input terminal of the operational amplifier 11 via the resistor R3. Further, the non-inverting input terminal of the operational amplifier 11 is connected to ground via a resistor R5. The inverting input terminal of the operational amplifier 11 is connected to the output terminal of the operational amplifier 11 via a resistor R5. This operational amplifier 1
1 is connected to the analog multiplexer 1 via a resistor R7, and the voltage Vc is connected to the analog multiplexer 1 through the resistor R7.
Output to. Further, the inverting input terminal of the operational amplifier 11 is connected to the output terminal of the operational amplifier 13 via a resistor R3. The output terminal of operational amplifier 13 is connected to the inverting input terminal. A resistor R is connected between the power supply voltage Vbb and ground.
11 and R13 are connected in series. This resistance R11
The connection point between R13 and R13 is connected to the non-inverting input terminal of the operational amplifier 13. Operational amplifiers 11 and 13 are supplied with power supply voltage Vbb.

【0018】次に、作用を説明する。まず、入力電圧V
aが基準電圧以下である場合の作用を説明する。
Next, the operation will be explained. First, the input voltage V
The effect when a is lower than the reference voltage will be explained.

【0019】基準電圧以下の入力電圧Vaがアナログマ
ルチプレクサ1を介してA/D変換器3へ入力すると、
前述の(1)式に示した如く入力電圧Vaに応じて0〜
255カウントのデジタル値に変換される。CPU5は
A/D変換器3から入力したデジタル値が255カウン
ト以下である場合には、入力電圧Vaが基準電圧以下で
あることを判断してA/D変換器3から入力したデジタ
ル値を入力電圧Vaのデジタル値として出力する。
When an input voltage Va lower than the reference voltage is input to the A/D converter 3 via the analog multiplexer 1,
As shown in equation (1) above, depending on the input voltage Va,
It is converted into a digital value of 255 counts. If the digital value input from the A/D converter 3 is less than 255 counts, the CPU 5 determines that the input voltage Va is less than the reference voltage and inputs the digital value input from the A/D converter 3. Output as a digital value of voltage Va.

【0020】次に、入力電圧Vaが基準電圧以上、例え
ば、13Vである場合の作用を説明する。前述した如く
、入力電圧Vaがアナログマルチプレクサ1を介してA
/D変換器3へ入力すると、入力電圧Vaに応じてデジ
タル値に変換される。CPU5はA/D変換器3から入
力したデジタル値が最大の255カウントである場合に
は、入力電圧Vaが基準電圧、若しくは基準電圧以上で
あることを判断する。CPU5は入力電圧Vaが基準電
圧、若しくは基準電圧以上であることを判断すると、ア
ナログマルチプレクサ1へ制御信号5Aを送出して電圧
Vcを選択させる。ここで、電圧Vcについて説明する
。まず、電源電圧Vbbが抵抗R11及びR13により
分圧される。この抵抗R11とR13による分圧比R1
3/(R11+R13)は例えば、12/15に設定さ
れており、次の(6)式に示す分圧電圧が演算増幅器1
3の非反転入力端子へ与えられる。
Next, the operation when the input voltage Va is higher than the reference voltage, for example 13V, will be explained. As mentioned above, the input voltage Va is input to A via the analog multiplexer 1.
When input to the /D converter 3, it is converted into a digital value according to the input voltage Va. When the digital value inputted from the A/D converter 3 is the maximum count of 255, the CPU 5 determines that the input voltage Va is the reference voltage or higher than the reference voltage. When the CPU 5 determines that the input voltage Va is the reference voltage or higher than the reference voltage, the CPU 5 sends a control signal 5A to the analog multiplexer 1 to select the voltage Vc. Here, voltage Vc will be explained. First, power supply voltage Vbb is divided by resistors R11 and R13. The voltage division ratio R1 due to these resistors R11 and R13
3/(R11+R13) is set to 12/15, for example, and the divided voltage shown in the following equation (6) is applied to the operational amplifier 1.
It is applied to the non-inverting input terminal of No. 3.

【0021】   Vbb×R13/(R11+R13)=15×(1
2/15)                    
                =12      
            ……(6)上記(6)式に示
す分圧電圧が演算増幅器13の非反転入力端子へ与えら
れるとこの分圧電圧と等しい電圧Vdが演算増幅器13
からアナログマルチプレクサ1へ出力されると共に、抵
抗R3を介して演算増幅器11の反転入力端子へ出力さ
れる。演算増幅器11では入力電圧Vaが非反転入力端
子へ与えられており、この入力電圧Vaから上記電圧V
dを減算した後に、所定の増幅率(R5/R3)で増幅
して電圧Vcを生成する。ここで、抵抗R5とR3によ
る増幅率(R5/R3)は例えば、2に設定されており
、次の(7)式に示す電圧Vcがアナログマルチプレク
サ1へ与えられる。
Vbb×R13/(R11+R13)=15×(1
2/15)
=12
...(6) When the divided voltage shown in equation (6) above is applied to the non-inverting input terminal of the operational amplifier 13, a voltage Vd equal to this divided voltage is applied to the operational amplifier 13.
The signal is output from the analog multiplexer 1 to the inverting input terminal of the operational amplifier 11 via the resistor R3. In the operational amplifier 11, the input voltage Va is applied to the non-inverting input terminal, and from this input voltage Va the above voltage V is applied.
After subtracting d, it is amplified by a predetermined amplification factor (R5/R3) to generate voltage Vc. Here, the amplification factor (R5/R3) by the resistors R5 and R3 is set to 2, for example, and the voltage Vc shown in the following equation (7) is applied to the analog multiplexer 1.

【0022】   Vc=(Va−Vd)×(R5/R3)     
 =(13−12)×2       =2                 
                         
        ……(7)以上の如く、電圧Vcがア
ナログマルチプレクサ1を介してA/D変換器3へ入力
すると、電圧Vcに応じてデジタル値に変換される。即
ち、   2÷5×255=102            
                        …
…(8)上記(8)式に示すようにA/D変換器3は、
102カウントのデジタル値に変換した信号をCPU5
へ出力する。CPU5は次の(9)式に示すように、A
/D変換器3から入力した102カウントのデジタル値
を前記増幅率(R5/R3)と同一の値で除算し、その
後既知の電圧Vd=12Vのデジタル値を加算すること
により入力電圧Vaのデジタル値を算出する。
Vc=(Va-Vd)×(R5/R3)
=(13-12)×2 =2

(7) As described above, when the voltage Vc is input to the A/D converter 3 via the analog multiplexer 1, it is converted into a digital value according to the voltage Vc. That is, 2÷5×255=102

...(8) As shown in the above equation (8), the A/D converter 3 is
The signal converted to a digital value of 102 counts is sent to the CPU 5.
Output to. As shown in the following equation (9), the CPU 5
By dividing the digital value of 102 counts input from the /D converter 3 by the same value as the amplification factor (R5/R3), and then adding the digital value of the known voltage Vd=12V, the digital value of the input voltage Va is calculated. Calculate the value.

【0023】   102÷2+12÷5×255=663     
                 ……(9)ここで
、既知の電圧Vdのデジタル値を加算する際には、アナ
ログマルチプレクサ1により電圧Vdを選択してA/D
変換器3へ入力し、このA/D変換器3によって変換さ
れたデジタル値を用いてもよく、また、他の方法として
予め既知の電圧Vdのデジタル値をRAM等のメモリへ
記憶しておき、このメモリから読み出して既知の電圧V
dのデジタル値を加算するように構成してもよい。
102÷2+12÷5×255=663
...(9) Here, when adding the digital value of the known voltage Vd, the voltage Vd is selected by the analog multiplexer 1 and the A/D
The digital value input to the converter 3 and converted by the A/D converter 3 may be used. Alternatively, the digital value of the known voltage Vd may be stored in advance in a memory such as a RAM. , read from this memory and obtain the known voltage V
The configuration may be such that the digital values of d are added.

【0024】尚、前述の実施例では入力電圧Vaから既
知の電圧Vdを減算した後に、増幅率(R5/R3)で
増幅して入力電圧Vcを生成するように構成したが、増
幅率(R5/R3)の値は抵抗R5とR3の抵抗値を選
択することにより、適宜の値に設定することができる。 例えば、抵抗R5とR3の抵抗値を等しい値に選択する
ことにより増幅率が1に設定され、入力電圧Vaから既
知の電圧Vdを減算した電圧が入力電圧Vcとしてアナ
ログマルチプレクサ1を介してA/D変換器3へ与えら
れる。
In the above embodiment, the known voltage Vd is subtracted from the input voltage Va and then amplified by the amplification factor (R5/R3) to generate the input voltage Vc. However, the amplification factor (R5 /R3) can be set to an appropriate value by selecting the resistance values of resistors R5 and R3. For example, by selecting the resistance values of resistors R5 and R3 to be equal, the amplification factor is set to 1, and the voltage obtained by subtracting the known voltage Vd from the input voltage Va is used as the input voltage Vc to output the A/ It is given to the D converter 3.

【0025】以上の如く、入力電圧Vaから既知の電圧
Vdを減算した場合には、図2に示すようにこの減算さ
れた電圧の変化分を入力電圧Vaの変化分と同一にする
ことができる。そして、入力電圧Vaから既知の電圧V
dを減算した後に増幅率(R5/R3)で増幅して入力
電圧Vcを生成するように構成したので、図3に示すよ
うに入力電圧Vaの変化分を上記増幅率(R5/R3)
に応じて拡大させることができ、高い精度で入力電圧V
aのデジタル値を算出することができる。
As described above, when the known voltage Vd is subtracted from the input voltage Va, the change in the subtracted voltage can be made the same as the change in the input voltage Va, as shown in FIG. . Then, from the input voltage Va, a known voltage V
The configuration is such that the input voltage Vc is generated by subtracting d and then amplifying it by the amplification factor (R5/R3), so as shown in FIG.
can be expanded according to the input voltage V with high accuracy.
The digital value of a can be calculated.

【0026】次に、図4を参照して本発明に係る他の実
施例を説明する。本実施例は、既知の電圧Vdを生成す
る電圧生成回路9と、入力電圧Vcを生成する減算増幅
回路7とを有し、入力電圧Vaから既知の電圧Vdを減
算し、増幅して入力電圧Vcを生成するに際して、上記
電圧生成回路9により生成される電圧Vd及び減算増幅
回路7の増幅率を可変にしてデジタル変換可能な入力電
圧Vaの範囲を拡大したことを特徴とする。
Next, another embodiment of the present invention will be described with reference to FIG. This embodiment has a voltage generation circuit 9 that generates a known voltage Vd, and a subtraction amplifier circuit 7 that generates an input voltage Vc, and subtracts the known voltage Vd from the input voltage Va and amplifies the input voltage Vd. When generating Vc, the voltage Vd generated by the voltage generating circuit 9 and the amplification factor of the subtraction amplifier circuit 7 are made variable to expand the range of input voltage Va that can be digitally converted.

【0027】具体的に説明すると、減算増幅回路7では
演算増幅器11の反転入力端子が抵抗R3を介して電圧
生成回路9と接続されると共に、抵抗回路15と接続さ
れている。また、演算増幅器11の非反転入力端子が抵
抗R3及び抵抗回路17と接続されている。電圧生成回
路9では演算増幅器13の反転入力端子が抵抗R9を介
してアースに接続されると共に、抵抗回路19と接続さ
れている。この抵抗回路19の抵抗値はCPU5の制御
信号5Bによって制御されると共に、上記抵抗回路15
及び17の抵抗値はCPU5の制御信号5Cによって制
御される。
More specifically, in the subtraction amplifier circuit 7, the inverting input terminal of the operational amplifier 11 is connected to the voltage generation circuit 9 via a resistor R3, and is also connected to a resistor circuit 15. Further, a non-inverting input terminal of the operational amplifier 11 is connected to the resistor R3 and the resistor circuit 17. In the voltage generation circuit 9, the inverting input terminal of the operational amplifier 13 is connected to ground via a resistor R9, and is also connected to a resistor circuit 19. The resistance value of this resistance circuit 19 is controlled by the control signal 5B of the CPU 5, and the resistance value of the resistance circuit 19 is controlled by the control signal 5B of the CPU 5.
The resistance values of and 17 are controlled by the control signal 5C of the CPU 5.

【0028】次に、図5を参照して上記抵抗回路15、
17とその周辺部の回路構成を説明する。抵抗回路15
は、直列に接続された抵抗R15a,R15b,R15
c,R15d,R15eと、抵抗R15bと並列に接続
されたスイッチS15aと、抵抗R15cと並列に接続
されたスイッチS15bと、抵抗R15dと並列に接続
されたスイッチS15cと、抵抗R15eと並列に接続
されたスイッチS15dとを有している。これらのスイ
ッチS15a,S15b,…,S15dがCPU5から
の制御信号5Cによって動作し、該当する抵抗R15b
,R15c,…,R15eを短絡することにより、抵抗
回路15の合成抵抗値が決定される。
Next, referring to FIG. 5, the resistance circuit 15,
The circuit configuration of 17 and its peripheral parts will be explained. Resistance circuit 15
are resistors R15a, R15b, R15 connected in series
c, R15d, and R15e, a switch S15a connected in parallel with the resistor R15b, a switch S15b connected in parallel with the resistor R15c, a switch S15c connected in parallel with the resistor R15d, and a switch S15c connected in parallel with the resistor R15e. and a switch S15d. These switches S15a, S15b, ..., S15d are operated by the control signal 5C from the CPU 5, and the corresponding resistor R15b
, R15c, . . . , R15e, the combined resistance value of the resistance circuit 15 is determined.

【0029】同様に、抵抗回路17は、直列に接続され
た抵抗R17a,R17b,R17c,R17d,R1
7eと、抵抗R17aと並列に接続されたスイッチS1
7aと、抵抗R17bと並列に接続されたスイッチS1
7bと、抵抗R17cと並列に接続されたスイッチS1
7cと、抵抗R17dと並列に接続されたスイッチS1
7dとを有している。これらのスイッチS17a,S1
7b,…,S17dがCPU5からの制御信号5Cによ
って動作し、該当する抵抗R17a,R17b…R17
dを短絡することにより、抵抗回路17の合成抵抗値が
決定される。ここで抵抗R15a,…,R15e,R1
7a,…,R17eのそれぞれの抵抗値は同一の値に設
定されており、CPU5からの制御信号5Cによって抵
抗回路15の合成抵抗値と、抵抗回路17の合成抵抗値
とが同一の値に設定される。
Similarly, the resistance circuit 17 includes resistors R17a, R17b, R17c, R17d, and R1 connected in series.
7e and a switch S1 connected in parallel with the resistor R17a.
7a and a switch S1 connected in parallel with the resistor R17b.
7b and switch S1 connected in parallel with resistor R17c.
7c and switch S1 connected in parallel with resistor R17d.
7d. These switches S17a, S1
7b,..., S17d are operated by the control signal 5C from the CPU 5, and the corresponding resistors R17a, R17b...R17
By short-circuiting d, the combined resistance value of the resistance circuit 17 is determined. Here, resistors R15a,..., R15e, R1
The respective resistance values of 7a,..., R17e are set to the same value, and the combined resistance value of the resistance circuit 15 and the combined resistance value of the resistance circuit 17 are set to the same value by the control signal 5C from the CPU 5. be done.

【0030】尚、抵抗回路19の回路構成も上記抵抗回
路15、17と同様であり、直列に接続された複数の抵
抗と、各抵抗と並列に接続された複数のスイッチとを有
し、これらのスイッチがCPU5からの制御信号5Bに
よって動作し、該当する抵抗を短絡することにより、抵
抗回路19の合成抵抗値が決定される。
The circuit configuration of the resistor circuit 19 is also similar to that of the resistor circuits 15 and 17, and includes a plurality of resistors connected in series and a plurality of switches connected in parallel with each resistor. The combined resistance value of the resistance circuit 19 is determined by operating the switch in accordance with the control signal 5B from the CPU 5 and short-circuiting the corresponding resistance.

【0031】また、上記に示した回路構成以外の回路構
成については、図1に示したと同様であり、同一番号を
付して詳細な説明を省略する。
Further, the circuit configurations other than those shown above are the same as those shown in FIG. 1, and are given the same reference numerals and detailed explanations will be omitted.

【0032】次に、図4及び図5に示した実施例の作用
を説明する。まず、電圧生成回路9により生成される電
圧Vdを数式を用いて説明する。
Next, the operation of the embodiment shown in FIGS. 4 and 5 will be explained. First, the voltage Vd generated by the voltage generation circuit 9 will be explained using a mathematical formula.

【0033】   Vd=Vbb×R13÷(R11+R13)×A1
          ……(10)但し、A1は演算増
幅器13の増幅率であり、CPU5からの制御信号5B
に基づく抵抗回路19の合成抵抗値に応じて決定される
。従って、電圧VdはCPU5からの制御信号5Bに基
づいて決定される。
Vd=Vbb×R13÷(R11+R13)×A1
...(10) However, A1 is the amplification factor of the operational amplifier 13, and the control signal 5B from the CPU 5
It is determined according to the combined resistance value of the resistance circuit 19 based on . Therefore, voltage Vd is determined based on control signal 5B from CPU5.

【0034】次に、入力電圧Vaから上記電圧生成回路
9で生成された既知の電圧Vdを減算増幅回路7により
減算し、増幅して生成される電圧Vcを数式を用いて説
明する。
Next, the voltage Vc generated by subtracting the known voltage Vd generated by the voltage generating circuit 9 from the input voltage Va by the subtracting amplifier circuit 7 and amplifying it will be explained using a mathematical formula.

【0035】   Vc=(Va−Vd)×A2          
                    ……(11
)但し、A2は演算増幅器11の増幅率であり、次の(
12)式のごとく抵抗R3と、抵抗回路15の合成抵抗
R15との比で示される。
Vc=(Va-Vd)×A2
...(11
) However, A2 is the amplification factor of the operational amplifier 11, and the following (
It is expressed as the ratio between the resistance R3 and the combined resistance R15 of the resistance circuit 15, as shown in equation 12).

【0036】   A2=R15/R3              
                        …
…(12)上記抵抗回路15の合成抵抗R15は、CP
U5からの制御信号5Cにより制御されるので、電圧V
cはCPU5からの制御信号5Cに基づいて決定された
増幅率A2に応じて拡大される。このようにして生成さ
れた電圧Vcはアナログマルチプレクサ1を介してA/
D変換器3へ与えられ、デジタル値に変換される。CP
U5ではA/D変換器3から上記電圧Vcのデジタル値
の信号を入力すると、アナログマルチプレクサ1へ制御
信号5Aを出力する。これにより、CPU5からの制御
信号5Aに応じてアナログマルチプレクサ1が既知の電
圧Vdを選択すると、この既知の電圧VdがA/D変換
器3でデジタル値に変換され、CPU5へ与えられる。 CPU5は前記演算増幅器13の増幅率A1及び演算増
幅器11の増幅率A2を考慮して上記入力電圧Vcのデ
ジタル値の信号と、既知の電圧Vdのデジタル値の信号
とに基づいて入力電圧Vaのデジタル値を算出する。
A2=R15/R3

...(12) The composite resistance R15 of the resistance circuit 15 is CP
Since it is controlled by the control signal 5C from U5, the voltage V
c is expanded according to the amplification factor A2 determined based on the control signal 5C from the CPU 5. The voltage Vc generated in this way is passed through the analog multiplexer 1 to the A/
The signal is supplied to the D converter 3 and converted into a digital value. C.P.
When U5 receives the digital value signal of the voltage Vc from the A/D converter 3, it outputs a control signal 5A to the analog multiplexer 1. As a result, when the analog multiplexer 1 selects the known voltage Vd in response to the control signal 5A from the CPU 5, the known voltage Vd is converted into a digital value by the A/D converter 3 and provided to the CPU 5. The CPU 5 calculates the input voltage Va based on the digital value signal of the input voltage Vc and the known digital value signal of the voltage Vd, taking into account the amplification factor A1 of the operational amplifier 13 and the amplification factor A2 of the operational amplifier 11. Calculate the digital value.

【0037】以上の如く、図4及び図5に示した実施例
は、電圧生成回路9により生成される電圧Vd及び減算
増幅回路7の増幅率をCPU5からの制御信号に応じて
変化させるように構成したので、図3に示すように入力
電圧Vaの変化分を拡大することができる。また、演算
増幅器13の増幅率A1及び演算増幅器11の増幅率A
2を適宜の値に設定することにより、デジタル変換可能
な入力電圧Vaの範囲を拡大することができる。
As described above, in the embodiment shown in FIGS. 4 and 5, the voltage Vd generated by the voltage generation circuit 9 and the amplification factor of the subtraction amplifier circuit 7 are changed in accordance with the control signal from the CPU 5. With this configuration, the amount of change in the input voltage Va can be expanded as shown in FIG. Further, the amplification factor A1 of the operational amplifier 13 and the amplification factor A of the operational amplifier 11
By setting 2 to an appropriate value, the range of input voltage Va that can be digitally converted can be expanded.

【0038】尚、図4及び図5に示した実施例は、電圧
生成回路9により生成される電圧Vd及び減算増幅回路
7の増幅率A2を制御信号5B、5Cに応じて変化させ
るように構成したが、本発明はこれに限定されることな
く、いずれか一方を変化させるようにしてもよい。即ち
、電圧生成回路9により生成される電圧Vd若しくは減
算増幅回路7の増幅率A2のいずれか一方を変化させる
ように構成すると、回路構成を簡略化することができる
The embodiments shown in FIGS. 4 and 5 are constructed so that the voltage Vd generated by the voltage generation circuit 9 and the amplification factor A2 of the subtraction amplifier circuit 7 are changed in accordance with the control signals 5B and 5C. However, the present invention is not limited to this, and either one may be changed. That is, if either the voltage Vd generated by the voltage generation circuit 9 or the amplification factor A2 of the subtraction amplifier circuit 7 is configured to be changed, the circuit configuration can be simplified.

【0039】[0039]

【発明の効果】以上説明してきたように本発明によれば
、入力電圧から既知の電圧を減算しこの減算された電圧
をデジタル値に変換すると共に、この変換されたデジタ
ル値と前記既知の電圧のデジタル値とを加算するように
構成したので、基準電圧より高い入力電圧のデジタル値
を正確に算出することができる。
As described above, according to the present invention, a known voltage is subtracted from an input voltage, the subtracted voltage is converted into a digital value, and the converted digital value and the known voltage are Since the configuration is configured such that the digital value of the input voltage is added, it is possible to accurately calculate the digital value of the input voltage higher than the reference voltage.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明に係る実施例の回路図である。FIG. 1 is a circuit diagram of an embodiment according to the present invention.

【図2】入力電圧Vaから既知の電圧Vdを減算した電
圧の波形図である。
FIG. 2 is a waveform diagram of a voltage obtained by subtracting a known voltage Vd from an input voltage Va.

【図3】減算増幅回路で生成される入力電圧Vcの波形
図である。
FIG. 3 is a waveform diagram of the input voltage Vc generated by the subtraction amplifier circuit.

【図4】本発明に係る他の実施例の回路図である。FIG. 4 is a circuit diagram of another embodiment according to the present invention.

【図5】図4に示した実施例の抵抗回路15、17とそ
の周辺部の回路構成を示した回路図である。
5 is a circuit diagram showing the circuit configuration of the resistor circuits 15 and 17 and their peripheral parts in the embodiment shown in FIG. 4; FIG.

【図6】従来例の回路図である。FIG. 6 is a circuit diagram of a conventional example.

【図7】従来例の作用を説明するための入力電圧と、こ
の入力電圧を分圧した分圧電圧の波形図である。
FIG. 7 is a waveform diagram of an input voltage and a divided voltage obtained by dividing this input voltage for explaining the operation of the conventional example.

【符号の説明】[Explanation of symbols]

3  A/D変換器 5  CPU 7  減算増幅回路 9  電圧生成回路 11,13  演算増幅器 3 A/D converter 5 CPU 7 Subtraction amplifier circuit 9 Voltage generation circuit 11, 13 Operational amplifier

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  入力される入力電圧より低い所定の電
圧を当該入力電圧から減算する減算手段と、この減算手
段により減算された電圧をデジタル値に変換する変換手
段と、この変換手段により変換されたデジタル値に減算
手段で減算される所定の電圧値に対応するデジタル値を
加算する加算手段とを有することを特徴とするアナログ
/デジタル変換装置。
1. Subtraction means for subtracting a predetermined voltage lower than an input voltage from the input voltage; conversion means for converting the voltage subtracted by the subtraction means into a digital value; an addition means for adding a digital value corresponding to a predetermined voltage value subtracted by the subtraction means to the digital value obtained by the subtraction means.
【請求項2】  入力される入力電圧から所定の電圧を
減算する減算手段と、この減算手段で所定の電圧分だけ
減算された電圧と入力電圧とをそれぞれ入力して当該入
力電圧が前記所定の電圧より大であるときには減算手段
からの電圧を出力し、小であるときには当該入力電圧を
出力する選択手段と、この選択手段から入力される電圧
をデジタル値に変換する変換手段と、前記選択手段で減
算手段からの電圧が選択されているときには変換手段で
変換されたデジタル値に減算手段で減算される所定の電
圧値に対応するデジタル値を加算する加算手段とを有す
ることを特徴とするアナログ/デジタル変換装置。
2. Subtraction means for subtracting a predetermined voltage from the input voltage, and inputting the input voltage and the voltage subtracted by the predetermined voltage by the subtraction means, so that the input voltage becomes the predetermined voltage. a selection means that outputs the voltage from the subtraction means when the voltage is greater than the voltage, and outputs the input voltage when it is smaller; a conversion means that converts the voltage input from the selection means into a digital value; and the selection means and an addition means for adding a digital value corresponding to a predetermined voltage value subtracted by the subtraction means to the digital value converted by the conversion means when the voltage from the subtraction means is selected. /Digital conversion device.
JP1642491A 1991-02-07 1991-02-07 Analog/digital converter Pending JPH04255115A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1642491A JPH04255115A (en) 1991-02-07 1991-02-07 Analog/digital converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1642491A JPH04255115A (en) 1991-02-07 1991-02-07 Analog/digital converter

Publications (1)

Publication Number Publication Date
JPH04255115A true JPH04255115A (en) 1992-09-10

Family

ID=11915858

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1642491A Pending JPH04255115A (en) 1991-02-07 1991-02-07 Analog/digital converter

Country Status (1)

Country Link
JP (1) JPH04255115A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018506887A (en) * 2014-12-30 2018-03-08 華為技術有限公司Huawei Technologies Co.,Ltd. Analog-to-digital converter protection circuit, method for controlling analog-to-digital converter protection circuit, and controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018506887A (en) * 2014-12-30 2018-03-08 華為技術有限公司Huawei Technologies Co.,Ltd. Analog-to-digital converter protection circuit, method for controlling analog-to-digital converter protection circuit, and controller

Similar Documents

Publication Publication Date Title
JPH04255115A (en) Analog/digital converter
JPS61163721A (en) Analog input system
US5298868A (en) Gain control amplifier
JPH031709A (en) Variable resistance circuit and variable gain amplifier
JPS61295722A (en) Gain control system of d/a converter
JP2595406B2 (en) Weighing device
JP3643517B2 (en) Constant current power supply
JP4380906B2 (en) Power supply voltage / current setting display device
JPH07147518A (en) Linear amplifier
JPS6230868B2 (en)
KR0164363B1 (en) Alarm generation circuit in wireless paging receiver
JPH08292215A (en) Device for measuring battery voltage
JPS5816810B2 (en) AD conversion device
JP3209181B2 (en) Slow on / off signal generation circuit
JPH09148930A (en) Offset voltage correction circuit for operational amplifier
JPH10253795A (en) Circuit for adjusting output of nuclear instrumentation device
SU1095388A1 (en) Digital-to-analog converter
JPS63132510A (en) Programmable gain-controlled amplifier
SU721834A1 (en) Diode function generator
JP2794050B2 (en) AD converter test equipment
JPS5875209A (en) Process controller
JPH0637449Y2 (en) Reference voltage generator
JPH0636160B2 (en) Analog signal comparison circuit
JPH056178A (en) Distortion circuit
SU432543A1 (en) VECTORS GENERATOR