Предлагаемое устройство относитс к обхг сти вычислительной техники и может найти 1;;11менение в устройствах отображени на SKjiaHQ электронно-лучевой трубки. Известны генераторы векторов, содержаii;:;e два цифро-аналоговы.х преобразовател ьх дон приращений, вы.ход каждого из которых через соответствуюпдий интегрирующий усилитель подключен к соответствующему вхо; ,у компаратора, выход которого соединен с управл ющими входами интегрирующих усилите чей, два цифро-аналоговых преобразовател координат конечной точки вектора, цифрсвые входы которых соединены с выходами Ц фровых сумматоров кодов приращений ко01 дпнат, а выходы подключены ко входам установки начальных условпй интегрирующих УЛглителей. Известные устройства имеют невысокую производительность, а также требуют приме1;С1П1 схемы управлени ркостью луча вследCTisne его переменной скорости движени . Предлагаемый генератор векторов отлич;1етс от известных тем, что, с целью повышени быстродействи , он содержит цифрогой блок нормал 1зации кодов приращений, 1 ходы которого соединены со входами кодов приращений генератора, а выходы - с цифровыми входами цифро-аналоговых преобразователей кодов прпращений, и дополнительный цифро-аналоговый преобразователь, вход которого соединен с управл ющим выходо.м блока нормализации кодов прнращенпй, а выход подключен к опорным входам цифро-аналоговых преобразователей кодов приращений. На чертеже приведена блок-схема устройства , где 1,2 - интегрнрующие усилите.чн посто нного тока; 3, 4 - цифро-аналоговые преобразователп кодов приращений; 5, 6 - сумматоры приращений; 7, 8 - цифро-аналоговые иреобразователп кодов координат конечных точек; 9 - блок нормализации приращений; 10 - цифро-аналоговый преобразователь; 11 - компаратор. Интегрирующие усилители 1 и 2 служат дл получени линейных функций времени. Напр жени с выходов этих усилителей поступают в систему отклонени луча ЭЛТ. Цифро-аналоговые преобразователп 3, 4, 7, S служат дл преобразованп соответствующих кодов приращений координат и кодов коо; динат конечных точек векго;1-1. Сумматоры 5 6 служат дл суммировани кодов приращений A.Y и АУ и получени кодов координат конечных точек векторов Ак, Блок нормализации осуществл ет две функцни. Во-первых, он нормализует коды приращений, т. е. умножает эти приращени на 2 (сдвигом в сторону старщих разр дов). где rt - число нулей между зап той и старшим разр дом в большем по величине приращений . Благодар этому диапазон изменени кодов приращений, постуиающих на вход цифроаналогового преобразовател большего из приращеиий дл одного отрезка пр мой, уменьшаетс от величины до величины f.- 1, что приводит к пропорциопальному увеличению средией скорости вычерчивани векторов . Дл того, чтобы еще больше сузить пределы измеиени скорости луча, а также учесть вли ние на общую скорость движени луча меньшего лз приращений, так как {J . + у, в блоке нормализации производитс а«ализ старщих разр дов ;кодов ириращеиий и формируютс управл ющие сигналы , которые используютс дл управлени разр дами цифро-аналогового преобразовател 10. Выходной сигнал этого преобразовател служит в качестве оиорного напр жени цифро-аналоговых преобразователей 3 и 4 кодов ирИращений. Устройство работает следующим образом. В исходном положении интегрирующие усилители У и 2 наход тс в режиме задани начальных условий. Из цифрового запоминающего устройства коды приращений , AF поступают одновременно на блок нормализации 9 и сумматоры 5 и 5 накаиливающего тииа. В результате в сумматорах образуютс коды координат конечных точек Ак, УК, которые преобразуютс в напр жени посто нного тока, поступающие на входы компаратора П. Нормализованные значени кодов приращени ДА , ДК занос тс в регистры ЦАП 3 н 4. Одновременно устанавливаетс величина опорного наир жени этих ЦАП в зависимости от управл ющих сигналов блока нормализации 9. После занесени информации в ЦАП 3 и 4 срабатывает компаратор //, который переключает интегрирующие усилители ) и 2 из режима начальных условий в режим иитегрпроваии , з результате чего напр жение на их выходах начнет измен тьс по линейному закону и с необходимой скоростью. После того, как величина наир жени на выходе интегрирующих усилителей 1 и 2 сравн етс с величиной напр жени , поступающего с цифро-аналоговых преобразователей 7 и 5, компаратор 11 переключает интегрирующие усилители 1 н 2 ъ режим задани начальных условий. В этом режиме на выходе интегрирующих усилителей 1 и 2 будет сохраи тьс величина напр жени , соответствующа величине, поступающей с цифроаналоговых преобразователей 7 и 8. Одновременно с компаратора // выдаетс команда в устройство управлени о готовности приема новой информации. П р е д мет изобретени Генератор векторов, содержащий цифроаналоговые преобразователи кодов приращений , выход каждого из которых через соответствующий интегрирующий усилитель подключен к соответствующему входу компаратора, выход которого соединен с управл ющими входами интегрирующих усилителей, цифро-аналоговые преобразователи кодов координат копечной точки вектора, цифровые входы которых соединены с выходами цифровых сумматоров кодов приращений координат, а выходы иодключены ко входам установки начальных условий интегрирующих усилителей, отличающийс тем, что, с целью повыщени быстродействи , он содержит цифровой блок нормализации кодов приращений, входы которого соединены со входами кодов приращений генератора, а выходы - с цифровыми входами цифро-аналоговых преобразователей кодов приращений, и дополнительный цифроаналоговый преобразователь, вход которого соединен с управл ющи.м выходом блока нормализации кодов приращений, а выход подключен к опорным входам цифро-аналоговых преобразователей кодов приращений.The proposed device relates to the computational computer hardware and can find 1 ;; 11 change in the imaging devices on the SKjiaHQ cathode ray tube. There are known vector generators, containing ii;:; e two digital-to-analog. X transducers of d increments, the output of each of which is connected to the corresponding input through a respective integrator; , at the comparator, the output of which is connected to the control inputs of the integrating amplifiers, two digital-to-analog converters of the coordinates of the end point of the vector, the digital inputs of which are connected to the outputs C of the friv adders of the increment codes of cooper, and the outputs are connected to the inputs of the installation of the initial integrated integrators. The known devices have low productivity, and also require the use of 1; S1P1 of the beam brightness control circuit after the CTisne of its variable speed. The proposed vector generator is different; it is known from the fact that, in order to increase speed, it contains a digital unit of the normalization of increment codes, 1 strokes of which are connected to the inputs of the generator increments of the generator, and the outputs to the digital inputs of the digital-to-analogue converter of the rotation codes, and An additional digital-to-analog converter, the input of which is connected to the control output of the normalization block of the output codes, and the output is connected to the reference inputs of the digital-to-analog converters of the increment codes. The drawing shows the block diagram of the device, where 1,2 is the integrating amplifiers of the direct current; 3, 4 - digital-to-analog converters of increment codes; 5, 6 - increment adders; 7, 8 - digital-to-analog and converters of the codes of the coordinates of the end points; 9 - unit normalization increments; 10 - digital-to-analog converter; 11 - the comparator. Integrating amplifiers 1 and 2 serve to obtain linear functions of time. The voltages from the outputs of these amplifiers enter the CRT beam deflection system. Digital-analogue converters 3, 4, 7, S are used to convert the corresponding coordinate increment codes and koo codes; dinat end points vekgo; 1-1. The adders 5 6 serve to sum the increment codes A.Y and AU and to obtain the coordinate codes of the end points of the vectors Ak, the Normalization Unit performs two functions. First, it normalizes the increment codes, i.e., multiplies these increments by 2 (by shifting towards the leading bits). where rt is the number of zeros between the comma and the highest bit in the larger increment. Due to this, the range of change of increment codes posed to the input of a digital-to-analog converter of the larger increment for one straight segment is reduced from the value to the value f.- 1, which leads to a proportional increase in the rate of vector tracing. In order to further narrow the limits of variation of the speed of the beam, and also to take into account the effect on the overall speed of movement of the beam of a smaller lz increments, since {J. + y, in the normalization block, the “high-order bit” is produced; the rotation codes and control signals are generated, which are used to control the bits of the digital-analog converter 10. The output signal of this converter serves as the reference voltage of the digital-analog converters 3 and 4 codes of irrings. The device works as follows. In the initial position, the integrated amplifiers Y and 2 are in the initial conditions setting mode. From the digital storage device, the increment codes, AF, are fed simultaneously to the normalization unit 9 and the adders 5 and 5 of the heating signal. As a result, adder codes of end points Ak, CC are formed in adders, which are converted into DC voltages at the inputs of comparator P. Normalized values of increment codes DA, DC are entered into DAC registers 3 and 4. At the same time, the value of the reference number is determined these DACs, depending on the control signals of the normalization unit 9. After the information is entered into the DACs 3 and 4, a comparator // is triggered, which switches the integrating amplifiers) and 2 from the initial conditions mode to the operating mode, ultate which the voltage at their outputs will start to vary linearly with the required speed. After the gain at the output of the integrating amplifiers 1 and 2 is compared with the voltage supplied from the D / A converters 7 and 5, the comparator 11 switches the integrating amplifiers 1 n 2 j to set the initial conditions. In this mode, at the output of the integrating amplifiers 1 and 2, the voltage value corresponding to the value received from the digital-to-analog converters 7 and 8 will be saved. At the same time from the comparator, a command is issued to the control unit that it is ready to receive new information. SUMMARY OF THE INVENTION A vector generator containing digital-to-analog converters of increment codes, the output of each of which through a corresponding integrating amplifier is connected to the corresponding input of a comparator whose output is connected to the control inputs of an integrating amplifier, digital-to-analog converters of coordinate codes of the vector kopeck point, digital the inputs of which are connected to the outputs of digital adders of coordinate increment codes, and the outputs are connected to the inputs of the installation of the initial conditions of the integrator Amplifiers, characterized in that, in order to increase speed, it contains a digital unit for the increment codes normalization, the inputs of which are connected to the inputs of the generator increment codes, and outputs to the digital inputs of the digital-analog converter of the increments codes, and an additional digital-analogue converter, whose input connected to the control m output of the block of normalization of increment codes, and the output is connected to the reference inputs of the digital-to-analog converters of the codes of increments.
U,(tlU, (tl
Uy(t/Uy (t /