JPS63132510A - Programmable gain-controlled amplifier - Google Patents
Programmable gain-controlled amplifierInfo
- Publication number
- JPS63132510A JPS63132510A JP27864786A JP27864786A JPS63132510A JP S63132510 A JPS63132510 A JP S63132510A JP 27864786 A JP27864786 A JP 27864786A JP 27864786 A JP27864786 A JP 27864786A JP S63132510 A JPS63132510 A JP S63132510A
- Authority
- JP
- Japan
- Prior art keywords
- duty ratio
- voltage
- output
- pulse width
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 abstract description 4
- 238000009499 grossing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的〕
(産業上の利用分野)
この発明は、例えばデータ収集システム等に用いられる
プログラマブルゲインコントロールアンプに関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a programmable gain control amplifier used, for example, in a data acquisition system.
(従来の技術)
データ収集システム等に用いられるアンプは、プログラ
マブルゲインコントロールの可能なものが求められる。(Prior Art) Amplifiers used in data acquisition systems and the like are required to be capable of programmable gain control.
このような従来のプログラマブルゲインコントロールア
ンプとしては、例えば第4図に示すようなものがある。An example of such a conventional programmable gain control amplifier is the one shown in FIG.
プログラマブルゲインコントロールアンプは、非反転ア
ンプ10、ラダー状に接続された複数個の抵抗Rn〜R
nおよびアナログスイッチSo〜Snにより構成されて
いる。各アナログスイッチS+t〜Snは、ゲインコン
トロール信号Go〜Gnによりそれぞれオン・オフされ
る。The programmable gain control amplifier includes a non-inverting amplifier 10 and a plurality of resistors Rn to R connected in a ladder configuration.
n and analog switches So to Sn. The analog switches S+t to Sn are turned on and off by gain control signals Go to Gn, respectively.
そしてゲインコントロール信号Gll〜Qnにより、何
れのアナログスイッチSo〜3nがオン制御されるかに
よって、非反転アンプ10の外付は抵抗の比率が切換え
られ、ゲインがコントロールされる。Depending on which of the analog switches So to 3n is turned on by the gain control signals Gll to Qn, the ratio of the external resistances of the non-inverting amplifier 10 is switched, and the gain is controlled.
いま、例えばゲインコントロール信号Guによりアナロ
グスイッチS11がオン制御され、他のアナログスイッ
チS +2〜Snは全てオフ状態にあるとすると、ゲイ
ンA2は次式のように設定される。For example, assuming that the analog switch S11 is turned on by the gain control signal Gu and the other analog switches S+2 to Sn are all turned off, the gain A2 is set as shown in the following equation.
A2=Eo/Ei
=1+ (Ru/ (R+z+R+3+−Rn))・・
・(1)
ここに、Eiは入力電圧、EOは出力電圧である。A2=Eo/Ei =1+ (Ru/ (R+z+R+3+-Rn))...
-(1) Here, Ei is the input voltage and EO is the output voltage.
(発明が解決しようとする問題点)
しかしながら上記のプログラマブルゲインコントロール
アンプにあっては、前記(1)式に示したように、ゲイ
ンA2が複数個の抵抗Ru〜Rnの各抵抗値によって決
まるため、ゲインA2を高精度で且つ細かくプログラム
するためには、高精度の抵抗を多数個必要とし、また多
数個のアナログスイッチが必要となるので、コスト^と
なり、また多数個の抵抗を用いても、なおゲインA2を
きめ細かくコントロールすることは難しいという問題点
があった。(Problem to be Solved by the Invention) However, in the programmable gain control amplifier described above, as shown in equation (1) above, the gain A2 is determined by the resistance values of the plurality of resistors Ru to Rn. , in order to program the gain A2 with high accuracy and fine detail, a large number of high-precision resistors and a large number of analog switches are required, which increases the cost and also makes it difficult to use even if a large number of resistors are used. However, there is a problem in that it is difficult to precisely control the gain A2.
この発明は上記事情に基づいてなされたもので、高精度
で且つきめ細かなゲインコントロールが可能であるとと
もに、コスト低減を図ることのできるプログラマブルゲ
インコントロールアンプを提供することを目的とする。The present invention has been made based on the above-mentioned circumstances, and an object of the present invention is to provide a programmable gain control amplifier that is capable of highly accurate and fine gain control and that can reduce costs.
[発明の構成]
(問題点を解決するための手段)
この発明は上記問題点を解決するために入力電圧が一方
の入力端子に入力される比較器と、該比較器の出力を積
分する積分器と、パルスのデユーティ比を所要値に可変
設定する手段を備え、入力された前記積分器の出力を前
記デユーティ比に応じた電圧に変換し、この変換された
電圧を前記比較器の他方の入力端子に入力させて前記積
分器の出力を前記デユーティ比により制御するパルス幅
/電圧変換回路とを有することを要旨とする。[Structure of the Invention] (Means for Solving the Problems) In order to solve the above problems, the present invention provides a comparator in which an input voltage is input to one input terminal, and an integral unit that integrates the output of the comparator. and a means for variably setting the duty ratio of the pulse to a required value, converts the input output of the integrator into a voltage according to the duty ratio, and applies this converted voltage to the other of the comparators. The present invention further comprises a pulse width/voltage conversion circuit that is input to an input terminal and controls the output of the integrator using the duty ratio.
(作用)
積分器の出力がパルス幅/電圧変換回路に入力され、設
定されたデユーティ比に応じた電圧に変換される。この
変換された電圧が比較器にフィードバックされる。(Operation) The output of the integrator is input to the pulse width/voltage conversion circuit and converted into a voltage according to the set duty ratio. This converted voltage is fed back to the comparator.
比較器で上記の変換された電圧と入力電圧とが比較され
、この変換された電圧と入力電圧とが等しくなるように
積分器の出力が制御される。A comparator compares the converted voltage with the input voltage, and controls the output of the integrator so that the converted voltage and the input voltage are equal.
而して積分器の出力は、パルス幅/電圧変換回路で設定
されたデユーティ比により制御される。The output of the integrator is controlled by the duty ratio set by the pulse width/voltage conversion circuit.
即ち、デユーティ比の可変設定によりゲインコントロー
ルが行なわれる。That is, gain control is performed by variable setting of the duty ratio.
(実施例)
以下、この発明の実施例を第1図ないし第3図に基づい
て説明する。(Example) Hereinafter, an example of the present invention will be described based on FIGS. 1 to 3.
第1因は全体構成を示す回路図、第2図はパルス幅/電
圧変換回路部分の回路図、第3図はデユーティ比可変回
路から出力されるパルスの波形図である。The first factor is a circuit diagram showing the overall configuration, FIG. 2 is a circuit diagram of the pulse width/voltage conversion circuit, and FIG. 3 is a waveform diagram of pulses output from the variable duty ratio circuit.
まず構成を説明すると、第1図中、1は比較器であり、
比較器1の反転入力端子(−)には、入力電圧Eiの入
力端子2が接続されている。比較器1の次段には、この
比較器1の出力を積分する積分器3が接続されている。First, to explain the configuration, in FIG. 1, 1 is a comparator,
An inverting input terminal (-) of the comparator 1 is connected to an input terminal 2 of the input voltage Ei. An integrator 3 for integrating the output of the comparator 1 is connected to the next stage of the comparator 1.
積分器3は、オペアンプ4、抵抗R+およびコンデンサ
C1で構成されており、その出力端には、出力電圧Eo
の出力端子5が接続されている。The integrator 3 is composed of an operational amplifier 4, a resistor R+, and a capacitor C1, and has an output voltage Eo at its output terminal.
The output terminal 5 of is connected.
出力端子5と比較器1の非反転入力端子(+)との間に
は、フィードバック線路が接続され、このフィードバッ
ク線路中に、パルス幅/電圧変換回路6が接続されてい
る。A feedback line is connected between the output terminal 5 and the non-inverting input terminal (+) of the comparator 1, and a pulse width/voltage conversion circuit 6 is connected to this feedback line.
パルス幅/電圧変換回路6には、2個のアナログスイッ
チS+ 、82と、抵抗R2およびコンデンサC2から
なる平滑用のフィルタと、パルスeのデユーティ比(T
I/T2)を所要値に可変設定する手段であるデユーテ
ィ比可変回路7とが備えられている。デユーティ比可変
回路はマイクロプロセッサ等で構成される。The pulse width/voltage conversion circuit 6 includes two analog switches S+ and 82, a smoothing filter consisting of a resistor R2 and a capacitor C2, and a duty ratio (T) of the pulse e.
A variable duty ratio circuit 7 is provided as means for variably setting the I/T2) to a required value. The variable duty ratio circuit is composed of a microprocessor or the like.
デユーティ比可変回路7は、アナログスイッチS+ に
直接接続されるとともに、インバータ8を介して他のア
ナログスイッチS2に接続されている。2個のアナログ
スイッチS+ 、S2は、デユーティ比可変回路7から
出力される第3図に示すようなデユーティ比可変のパル
スeにより交互にオン・オフ制御される。The variable duty ratio circuit 7 is directly connected to the analog switch S+, and is also connected via the inverter 8 to another analog switch S2. The two analog switches S+ and S2 are alternately controlled on and off by variable duty ratio pulses e as shown in FIG. 3 outputted from the variable duty ratio circuit 7.
次に作用を説明する。Next, the action will be explained.
第2図を用いて、まずパルス幅/電圧変換回路6の作用
から説明する。いま第2図のパルス幅/電圧変換回路6
の入力電圧をEl、出力電圧をE2とする。Using FIG. 2, the operation of the pulse width/voltage conversion circuit 6 will be explained first. Pulse width/voltage conversion circuit 6 shown in Fig. 2
Let the input voltage be El and the output voltage be E2.
第3図に示すようなデユーティ比(TI/T2)が可変
のパルスeにより2個のアナログスイッチS+ 、S2
が交互にオン・オフされると、入力電圧E1が、このア
ナログスイッチS+ 、82の交互のオン・オフにより
スイッチングされ、そのスイッチング出力が、抵抗R2
およびコンデンサC2からなるフィルタで平滑される。The two analog switches S+ and S2 are activated by a pulse e whose duty ratio (TI/T2) is variable as shown in FIG.
is alternately turned on and off, the input voltage E1 is switched by the alternate on and off of this analog switch S+, 82, and its switching output is applied to the resistor R2.
and a filter consisting of capacitor C2.
この結果、パルス幅/電圧変換回路6からは、次式で示
される出力電圧E2が得られる。As a result, the output voltage E2 expressed by the following equation is obtained from the pulse width/voltage conversion circuit 6.
E2 =E+ ・(TI/T2) ・・
・(2)上記(2)式における入力電圧E1および出力
電圧E2は、第1図の回路においては、それぞれ積分器
3の出力および比較器1の非反転入力端子(+)への入
力電圧となる。したがってパルス幅/電圧変換回路6に
より、積分器3の出力が、設定されたデユーティ比(T
I/T2)に応じた電圧E2に変換され、この変換電圧
E2が比較器1の非反転入力端子(+)に入力されるこ
とになる。E2 = E+ ・(TI/T2) ・・
・(2) In the circuit of FIG. 1, the input voltage E1 and the output voltage E2 in the above equation (2) are the input voltages to the output of the integrator 3 and the non-inverting input terminal (+) of the comparator 1, respectively. Become. Therefore, the pulse width/voltage conversion circuit 6 changes the output of the integrator 3 to the set duty ratio (T
This converted voltage E2 is input to the non-inverting input terminal (+) of the comparator 1.
次いで第1図の回路の動作を説明する。当初、積分器3
の出力電圧Eoはゼロ■であり、パルス幅/電圧変換回
路6におけるパルスeのデユーティ比は(TI/T2)
に設定されているものとする。Next, the operation of the circuit shown in FIG. 1 will be explained. Initially, integrator 3
The output voltage Eo is zero, and the duty ratio of the pulse e in the pulse width/voltage conversion circuit 6 is (TI/T2).
It is assumed that this is set to .
入力端子2に(+)入力電圧Eiが入力すると、比較器
1からは所定レベルのく−)飽和電圧が出力される。積
分器3は、この(−)飽和電圧を積分して、その出力が
(+)方向に増大する。When the (+) input voltage Ei is input to the input terminal 2, the comparator 1 outputs a (+) saturation voltage at a predetermined level. The integrator 3 integrates this (-) saturation voltage, and its output increases in the (+) direction.
積分器3の、この(+)出力電圧は、パルス幅/電圧変
換回路6により、前記(2)式で示されるようなデユー
ティ比(TI/T2)に応じた電圧E2に変換され、こ
の変換電圧E2が比較器1の非反転入力端子(+)に入
力する。This (+) output voltage of the integrator 3 is converted by the pulse width/voltage conversion circuit 6 into a voltage E2 according to the duty ratio (TI/T2) as shown in the above equation (2), and this conversion Voltage E2 is input to the non-inverting input terminal (+) of comparator 1.
そして比較器1で、上記のフィードバックされた変換電
圧E2と入力電圧Eiとが比較され、変換電圧E2 >
入力電圧Eiの関係になると、比較器1の出力は所定レ
ベルの(+)飽和電圧に反転する。Then, the comparator 1 compares the feedback converted voltage E2 and the input voltage Ei, and the converted voltage E2>
When the relationship of the input voltage Ei is reached, the output of the comparator 1 is inverted to a (+) saturation voltage of a predetermined level.
この比較器1の出力反転により、積分器3は逆方向への
積分が始まり、その出力が低下し始める。Due to this inversion of the output of comparator 1, integrator 3 starts integrating in the opposite direction, and its output starts to decrease.
積分器3の出力低下により、比較器の重入力電圧が、入
力電圧Ei>変Ig!電圧E2の関係になると、比較器
1の出力は、再び(−)飽和電圧に反転する。Due to the decrease in the output of the integrator 3, the double input voltage of the comparator becomes larger than the input voltage Ei>change Ig! When the voltage E2 is reached, the output of the comparator 1 is again inverted to the (-) saturation voltage.
上記の動作が繰返されて、変換電圧E2と入力電圧Ei
とが等しくなるように積分器3の出力が制御される。The above operation is repeated, converting voltage E2 and input voltage Ei
The output of the integrator 3 is controlled so that .
而して、積分器3の出力、云い換えれば、プログラマブ
ルゲインコントロールアンプの出力E。Therefore, the output of the integrator 3, in other words, the output E of the programmable gain control amplifier.
は、パルス幅/電圧変換回路6で設定されたデユーティ
比<TI/T2)に対応した値に制御される。そしてデ
ユーティ比(TI/T2)を適宜に可変設定することに
より所望のゲインにコントロールされる。is controlled to a value corresponding to the duty ratio <TI/T2) set by the pulse width/voltage conversion circuit 6. Then, the gain is controlled to a desired value by appropriately variably setting the duty ratio (TI/T2).
このとき、設定されるゲインA1は、前記(2)式から
次式で与えられる。At this time, the set gain A1 is given by the following equation from equation (2) above.
AI −Eo /E i =T2 /T+
−(3)即ち、設定されるゲインA1は、デユーティ比
の逆数で規定される。AI −Eo /E i =T2 /T+
-(3) That is, the set gain A1 is defined by the reciprocal of the duty ratio.
デユーティ比は、デユーティ比可変回路7によリディジ
タル的に比較的簡単に高精度に制御されたものが得られ
るので、前記第4図に示した従来例のように、高精度の
高価な抵抗器を多数個必要とすることなく、非常に高安
定度のプログラマブルゲインコントロールが可能となる
。Since the duty ratio can be digitally controlled relatively easily and with high precision using the variable duty ratio circuit 7, it is necessary to use a high-precision and expensive resistor as in the conventional example shown in FIG. Programmable gain control with extremely high stability is possible without the need for multiple devices.
そして、この実施例に係るプログラマブルゲインコント
ロールアンプは、これにマルチプレクサおよびAIDコ
ンバータ等を加えて構成されるデータ収集システムに適
用するのに、極めて好適な特性を有している。The programmable gain control amplifier according to this embodiment has extremely suitable characteristics for application to a data acquisition system configured by adding a multiplexer, an AID converter, etc. to the programmable gain control amplifier.
[発明の効果1
以上説明したように、この発明の構成によれば、パルス
幅/電圧変換回路で可変設定されるデユーティ比により
ゲインコントロールが行なわれるので、高精度で且つき
め細かなゲインコントロールが可能となり、また高精度
の抵抗器を多数個配設することが不要となるのでコスト
が低減されるという利点がある。[Effect of the Invention 1] As explained above, according to the configuration of the present invention, gain control is performed by the duty ratio that is variably set in the pulse width/voltage conversion circuit, so highly accurate and fine gain control is possible. Furthermore, since it is not necessary to provide a large number of high-precision resistors, there is an advantage that costs are reduced.
第1図ないし第3図はこの発明に係るプログラマブルゲ
インコントロールアンプの実施例を示すもので、第1図
は全体構成を示す回路図、第2図はパルス幅/電圧変換
回路を取出して示す回路図、第3図はデユーティ比可変
回路から出力されるパルスの波形図、第4図は従来のプ
ログラマブルゲインコントロールアンプを示す回路図で
ある。
1:比較器、
2:入力端子、
3:積分器、
5:出力端子、
6:パルス幅/電圧変換回路、
7:デユーティ比可変回路。
第1図
菓2図1 to 3 show an embodiment of the programmable gain control amplifier according to the present invention. FIG. 1 is a circuit diagram showing the overall configuration, and FIG. 2 is a circuit diagram showing an extracted pulse width/voltage conversion circuit. 3 are waveform diagrams of pulses output from the variable duty ratio circuit, and FIG. 4 is a circuit diagram showing a conventional programmable gain control amplifier. 1: Comparator, 2: Input terminal, 3: Integrator, 5: Output terminal, 6: Pulse width/voltage conversion circuit, 7: Duty ratio variable circuit. Figure 1 Figure 2
Claims (1)
較器の出力を積分する積分器と、パルスのデューティ比
を所要値に可変設定する手段を備え、入力された前記積
分器の出力を前記デューティ比に応じた電圧に変換し、
この変換された電圧を前記比較器の他方の入力端子に入
力させて前記積分器の出力を前記デューティ比により制
御するパルス幅/電圧変換回路とを有することを特徴と
するプログラマブルゲインコントロールアンプ。a comparator into which an input voltage is input to one input terminal; an integrator that integrates the output of the comparator; and means for variably setting the duty ratio of the pulse to a required value; is converted into a voltage according to the duty ratio,
A programmable gain control amplifier comprising: a pulse width/voltage conversion circuit that inputs the converted voltage to the other input terminal of the comparator and controls the output of the integrator according to the duty ratio.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27864786A JPS63132510A (en) | 1986-11-25 | 1986-11-25 | Programmable gain-controlled amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27864786A JPS63132510A (en) | 1986-11-25 | 1986-11-25 | Programmable gain-controlled amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63132510A true JPS63132510A (en) | 1988-06-04 |
Family
ID=17600193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27864786A Pending JPS63132510A (en) | 1986-11-25 | 1986-11-25 | Programmable gain-controlled amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63132510A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11298270A (en) * | 1998-04-15 | 1999-10-29 | Nec Corp | Pga(programmable gain amplifier) circuit |
WO2008031073A1 (en) * | 2006-09-07 | 2008-03-13 | National Semiconductor Corporation | Gain adjustment for programmable gain amplifiers |
US7920026B2 (en) | 2008-04-07 | 2011-04-05 | National Semiconductor Corporation | Amplifier output stage with extended operating range and reduced quiescent current |
-
1986
- 1986-11-25 JP JP27864786A patent/JPS63132510A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11298270A (en) * | 1998-04-15 | 1999-10-29 | Nec Corp | Pga(programmable gain amplifier) circuit |
WO2008031073A1 (en) * | 2006-09-07 | 2008-03-13 | National Semiconductor Corporation | Gain adjustment for programmable gain amplifiers |
US7545210B2 (en) | 2006-09-07 | 2009-06-09 | National Semiconductor Corporation | Gain adjustment for programmable gain amplifiers |
US7545209B2 (en) | 2006-09-07 | 2009-06-09 | National Semiconductor Corporation | Gain adjustment for programmable gain amplifiers |
US7605659B2 (en) | 2006-09-07 | 2009-10-20 | National Semiconductor Corporation | Gain adjustment for programmable gain amplifiers |
US7920026B2 (en) | 2008-04-07 | 2011-04-05 | National Semiconductor Corporation | Amplifier output stage with extended operating range and reduced quiescent current |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62200412A (en) | Automatic power control device | |
JPS63132510A (en) | Programmable gain-controlled amplifier | |
JPS62173809A (en) | Amplifier | |
US5144310A (en) | A/D converter utilizing successive approximation | |
US4644193A (en) | Analog circuit for simulating a digitally controlled rheostat | |
US3962648A (en) | Function generator | |
JP2576222B2 (en) | Digital-to-analog converter | |
SU896633A1 (en) | Analogue integrator | |
SU1545095A1 (en) | Device for measuring mean temperature | |
JPS62135775A (en) | Difference voltage measuring circuit | |
JPS62229483A (en) | Multiplying and dividing device | |
JPS62230107A (en) | Programmable gain control amplifier | |
JPS6246331Y2 (en) | ||
JPH012415A (en) | variable active filter | |
SU1515357A1 (en) | Amplitude selector | |
JPH0637449Y2 (en) | Reference voltage generator | |
SU1506457A1 (en) | Device for producing trigonometric functions | |
JPS5815980B2 (en) | analog to digital converter | |
JPH0720607Y2 (en) | Signal source for level calibration | |
SU575051A3 (en) | Converter of dc voltage to adjustable duration pulses | |
SU1190468A1 (en) | Tuneable active filter | |
KR950001085Y1 (en) | Analog/digital tester | |
SU746302A1 (en) | Voltage-current converter | |
JPS61169024A (en) | Analog output processing system | |
RU1820340C (en) | Voltage-to-current converter |