JPS6246331Y2 - - Google Patents

Info

Publication number
JPS6246331Y2
JPS6246331Y2 JP14592579U JP14592579U JPS6246331Y2 JP S6246331 Y2 JPS6246331 Y2 JP S6246331Y2 JP 14592579 U JP14592579 U JP 14592579U JP 14592579 U JP14592579 U JP 14592579U JP S6246331 Y2 JPS6246331 Y2 JP S6246331Y2
Authority
JP
Japan
Prior art keywords
operational amplifier
circuit
input terminal
capacitor
inverting input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14592579U
Other languages
Japanese (ja)
Other versions
JPS5669122U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP14592579U priority Critical patent/JPS6246331Y2/ja
Publication of JPS5669122U publication Critical patent/JPS5669122U/ja
Application granted granted Critical
Publication of JPS6246331Y2 publication Critical patent/JPS6246331Y2/ja
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は、可変利得増幅器に関するものであつ
て、詳しくは、ノイズ除去のためのフイルタ回路
を有し、所定の時系列で印加される複数の入力信
号に応じて利得を切り換えるように構成された可
変利得増幅器において、利得切換時にはフイルタ
回路を切り離すようにし、フイルタ回路の影響に
よる応答の遅れを防止するようにしたものであ
る。
[Detailed Description of the Invention] The present invention relates to a variable gain amplifier, and more specifically, it has a filter circuit for noise removal and adjusts the gain according to a plurality of input signals applied in a predetermined time series. In a variable gain amplifier configured to switch the gain, the filter circuit is disconnected when switching the gain, thereby preventing a delay in response due to the influence of the filter circuit.

たとえばガスクロマトグラフでは、所定の時系
列にしたがつて、複数の測定成分に対応した測定
信号が送出される。これら測定信号の大きさは広
範囲に分布している(106〜107)ので、信号処理
にあたつては測定信号に応じて利得を切り換える
ように構成された可変利得増幅器を用いるのが一
般的である。ところで、このような増幅器では、
特に高増幅度における機器内外から受けるノイズ
を除去するために、フイルタ回路を設けている。
しかし、このようなフイルタ回路は、比較的大き
な時定数を有しているので、利得切換時に応答が
遅れることになる。
For example, in a gas chromatograph, measurement signals corresponding to a plurality of measurement components are sent out in a predetermined time series. Since the magnitude of these measurement signals is widely distributed (10 6 to 10 7 ), it is common to use a variable gain amplifier configured to switch the gain depending on the measurement signal for signal processing. It is true. By the way, in such an amplifier,
A filter circuit is provided to remove noise received from inside and outside the device, especially at high amplification levels.
However, since such a filter circuit has a relatively large time constant, the response is delayed when switching the gain.

本考案は、このような欠点を解決したものであ
つて、以下、図面を用いて詳細に説明する。
The present invention solves these drawbacks and will be described in detail below with reference to the drawings.

第1図は本考案の一実施例を示す回路図、第2
図は第1図の等価回路図である。図面において、
Tiは入力端子、SCは加算回路、OPは演算増幅
器、DAC1〜DAC3はD/A変換器、Cはコンデ
ンサ、SWはスイツチ、CMPは比較器、μPは計
算機、R1〜R3は抵抗、Toは出力端子である。
Figure 1 is a circuit diagram showing one embodiment of the present invention;
The figure is an equivalent circuit diagram of FIG. 1. In the drawing,
Ti is an input terminal, SC is an adder circuit, OP is an operational amplifier, DAC 1 to DAC 3 are D/A converters, C is a capacitor, SW is a switch, CMP is a comparator, μP is a calculator, and R 1 to R 3 are The resistor, To, is the output terminal.

加算回路SCの一方の入力端子には入力端子Ti
が接続され、他方の入力端子には第2のD/A変
換器DAC2を介して計算器μPの一方の出力端子
が接続され、出力端子は演算増幅器OPの反転入
力端子(−)に接続されている。これら計算機μ
P→第2のD/A変換器DAC2→加算回路SCより
なる系統は、測定系のベースラインの変動や演算
増幅器OPのオフセツト電圧を補正するオートゼ
ロ補正回路を構成するものである。演算増幅器
OPの非反転入力端子(+)は共通電位点に接続
され、反転入力端子(−)と出力端子間には第1
のD/A変換器DAC1が接続されるとともにスイ
ツチSWを介してコンデンサCが接続されてい
る。すなわち、コンデンサCの一端aは演算増幅
器OPの出力端子に接続され、他端bはスイツチ
SWの可動接点aに接続されている。スイツチ
SWはたとえば半導体スイツチで切換スイツチと
して構成されたものであつて、一方の固定接点b
は演算増幅器OPの反転入力端子(−)に接続さ
れ、他方の固定接点cは共通電位点に接続されて
いる。このスイツチSWの切換動作は、たとえば
計算機μPに格納されているプログラムにしたが
つて制御される。なお、第1のD/A変換器
DAC1としては、たとえば乗算形のものを用い
る。この第1のD/A変換器DAC1も、たとえば
計算機μPに格納されているプログラムにしたが
つて制御され、演算増幅器OPの帰還量を段階的
に変化させることになる。ここで、第1のD/A
変換器DAC1は帰還量を段階的に変化させる帰還
回路として機能し、計算機μPはこれら第1の
D/A変換器DAC1およびスイツチSWを駆動す
る制御回路として機能する。これにより、演算増
幅器OPは、可変利得増幅器として動作すること
になる。比較器CMPの一方の入力端子には演算
増幅器OPの出力端子が接続され、他方の入力端
子には第3のD/A変換器DAC3を介して計算器
μPの他方の出力端子が接続されている。これら
比較器CMP,第3のD/A変換器DAC3により逐
次比較形のA/D変換器を構成している。
One input terminal of the adder circuit SC has an input terminal Ti.
is connected, the other input terminal is connected to one output terminal of the calculator μP via the second D/A converter DAC 2 , and the output terminal is connected to the inverting input terminal (-) of the operational amplifier OP. has been done. These calculators μ
The system consisting of P→second D/A converter DAC2 →summing circuit SC constitutes an auto-zero correction circuit that corrects baseline fluctuations of the measurement system and offset voltage of the operational amplifier OP. operational amplifier
The non-inverting input terminal (+) of OP is connected to a common potential point, and the first
A D/A converter DAC 1 is connected thereto, and a capacitor C is also connected via a switch SW. That is, one end a of the capacitor C is connected to the output terminal of the operational amplifier OP, and the other end b is connected to the switch.
Connected to the movable contact a of the SW. switch
The SW is, for example, a semiconductor switch configured as a changeover switch, with one fixed contact b
is connected to the inverting input terminal (-) of the operational amplifier OP, and the other fixed contact c is connected to the common potential point. The switching operation of the switch SW is controlled according to a program stored in the computer μP, for example. Note that the first D/A converter
As DAC 1 , for example, a multiplication type is used. This first D/A converter DAC 1 is also controlled according to a program stored in the computer μP, for example, and changes the feedback amount of the operational amplifier OP in stages. Here, the first D/A
The converter DAC 1 functions as a feedback circuit that changes the amount of feedback in steps, and the computer μP functions as a control circuit that drives the first D/A converter DAC 1 and the switch SW. This causes operational amplifier OP to operate as a variable gain amplifier. The output terminal of the operational amplifier OP is connected to one input terminal of the comparator CMP, and the other output terminal of the calculator μP is connected to the other input terminal via the third D/A converter DAC3 . ing. The comparator CMP and the third D/A converter DAC 3 constitute a successive approximation type A/D converter.

このように構成された回路の動作について、第
2図の等価回路図を用いて説明する。
The operation of the circuit configured in this manner will be explained using the equivalent circuit diagram shown in FIG.

スイツチSWの可動接点aが固定接点b側に接
続されている状態では、コンデンサCは抵抗R2
と並列に接続され、低域通過フイルタ回路として
作用する。これにより、入力信号VINに重畳され
ている高域ノイズ成分を除去することができる。
ところで、このような状態では、可変利得増幅器
は大きな時定数CR2を有することになり、応答が
遅くなる。そこで、利得を変化させる場合、ある
いはオートゼロ補正動作等で入力信号VINを急変
させるのにあたつては、計算機μPに格納されて
いるプログラムにしたがつて可動接点aを固定接
点c側に切換接続する。この結果、コンデンサC
は定常値まで急速に充電される。そして、コンデ
ンサCが定常値に充電された後、スイツチSWを
再び固定接点b側に切換接続する。これにより、
時定数CR2の影響による応答遅れを防止すること
ができ、応答性を改善することができる。
When the movable contact a of the switch SW is connected to the fixed contact b side, the capacitor C has a resistance R 2
is connected in parallel with the circuit and acts as a low-pass filter circuit. This makes it possible to remove high-frequency noise components superimposed on the input signal V IN .
By the way, in such a state, the variable gain amplifier will have a large time constant CR2 , resulting in a slow response. Therefore, when changing the gain or suddenly changing the input signal V IN by auto-zero correction, etc., switch the movable contact a to the fixed contact c side according to the program stored in the computer μP. Connecting. As a result, capacitor C
is rapidly charged to a steady state value. After the capacitor C is charged to a steady value, the switch SW is again connected to the fixed contact b side. This results in
Response delay due to the influence of time constant CR 2 can be prevented, and responsiveness can be improved.

特に、ガスクロマトグラフの場合、測定周期毎
に標準測定信号を印加して利得校正を行なつた
り、一定時間毎にオートゼロ補正を行なつている
が、本考案に係る増幅器を用いることによりこれ
らに要する時間を短縮することができる。
In particular, in the case of gas chromatographs, gain calibration is performed by applying a standard measurement signal at each measurement cycle, and auto-zero correction is performed at fixed time intervals, but by using the amplifier according to the present invention, these steps can be performed. It can save time.

以上説明したように、本考案によれば、ノイズ
除去のためのフイルタ回路を有し、所定の時系列
で印加される複数の入力信号に応じて利得を切り
換えるように構成された可変利得増幅器におい
て、利得切換時におけるフイルタ回路による応答
性の遅れを防止することができ、ガスクロマトグ
ラフの信号処理回路等に好適である。
As explained above, according to the present invention, in a variable gain amplifier having a filter circuit for noise removal and configured to switch the gain according to a plurality of input signals applied in a predetermined time series. , it is possible to prevent delay in response due to the filter circuit when switching the gain, and it is suitable for signal processing circuits of gas chromatographs and the like.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本考案の一実施例を示す回路図、第2
図は第1図の等価回路図である。 Ti……入力端子、SC……加算回路、OP……演
算増幅器、DAC1〜DAC3……D/A変換器、C
……コンデンサ、SW……スイツチ、CPM……比
較器、μP……計算機、R1〜R3……抵抗、To…
…出力端子。
Figure 1 is a circuit diagram showing one embodiment of the present invention;
The figure is an equivalent circuit diagram of FIG. 1. Ti...Input terminal, SC...Addition circuit, OP...Operation amplifier, DAC 1 to DAC 3 ...D/A converter, C
... Capacitor, SW ... Switch, CPM ... Comparator, μP ... Calculator, R 1 to R 3 ... Resistor, To ...
...Output terminal.

Claims (1)

【実用新案登録請求の範囲】 非反転入力端子が共通電位点に接続された演算
増幅器と、 演算増幅器の反転入力端子と出力端子との間に
接続され、帰還量を段階的に変化させることによ
り利得を切り換える帰還回路と、 一端が演算増幅器の出力端子に接続され、他端
が切換スイツチを介して演算増幅器の反転入力端
子または共通電位点に選択的に接続され、反転入
力端子接続時には前記帰還回路と並列に接続され
てフイルタ回路を構成するコンデンサと、 これら帰還回路および切換スイツチを駆動する
制御回路を具備し、 前記帰還回路の切換と同時に前記切換スイツチ
も駆動し、前記コンデンサの他端をコンデンサが
定常値に充電されるまで共通電位点に接続するこ
とを特徴とする可変利得増幅器。
[Claim for Utility Model Registration] An operational amplifier whose non-inverting input terminal is connected to a common potential point, and an operational amplifier connected between the inverting input terminal and the output terminal of the operational amplifier, and by changing the amount of feedback in stages. a feedback circuit that switches the gain; one end is connected to the output terminal of the operational amplifier, the other end is selectively connected to the inverting input terminal or common potential point of the operational amplifier via a changeover switch, and when the inverting input terminal is connected, the feedback circuit It comprises a capacitor connected in parallel with the circuit to form a filter circuit, and a control circuit that drives these feedback circuits and a changeover switch, and simultaneously drives the changeover switch when switching the feedback circuit, and controls the other end of the capacitor. A variable gain amplifier characterized in that the capacitor is connected to a common potential point until it is charged to a steady-state value.
JP14592579U 1979-10-23 1979-10-23 Expired JPS6246331Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14592579U JPS6246331Y2 (en) 1979-10-23 1979-10-23

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14592579U JPS6246331Y2 (en) 1979-10-23 1979-10-23

Publications (2)

Publication Number Publication Date
JPS5669122U JPS5669122U (en) 1981-06-08
JPS6246331Y2 true JPS6246331Y2 (en) 1987-12-14

Family

ID=29377099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14592579U Expired JPS6246331Y2 (en) 1979-10-23 1979-10-23

Country Status (1)

Country Link
JP (1) JPS6246331Y2 (en)

Also Published As

Publication number Publication date
JPS5669122U (en) 1981-06-08

Similar Documents

Publication Publication Date Title
JP3184782B2 (en) Switched capacitor digital-to-analog converter with reduced harmonic distortion
EP2056461A1 (en) Delta-sigma modulator
US7821341B2 (en) Gain control device and amplifier using the same
CN110249533B (en) Signal processing device and signal processing method for Hall sensor
KR900019375A (en) Sample-hold device
US4350974A (en) Logarithmic analog-to-digital converter
US8030991B2 (en) Frequency tuning and direct current offset canceling circuit for continuous-time analog filter with time divided
JPS6246331Y2 (en)
JPH02250564A (en) Clamp device and automatic gain controller
JPS59128806A (en) Agc circuit
US8941438B2 (en) Bandwidth limiting for amplifiers
US8314657B2 (en) D-class amplifier
JP3492886B2 (en) Circuit device for offset compensation
JP3842049B2 (en) Switching amplifier circuit
CN111224668A (en) Sigma-delta analog-to-digital converter
JPH0534855B2 (en)
US4644193A (en) Analog circuit for simulating a digitally controlled rheostat
US5760728A (en) Input stage for an analog-to-digital converter and method of operation thereof
JPS63132510A (en) Programmable gain-controlled amplifier
JPS62133808A (en) Variable gain amplifier
JPH02695Y2 (en)
KR100204540B1 (en) Sigma delta modulator
JPS61224610A (en) Switched capacitor filter
SU1674365A2 (en) Voltage effective values transducer
JPS60675Y2 (en) Signal addition circuit