JPS5874076A - 半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は特許請求の範囲第１項の上位概念の半導体素子
に関する。

このような半導体素子は例えばよりＥＫ　）ランスアク
ションズ　オン　エレクトロンデバイセス、ＢＤ　−２
３巻、４８（１９７６年）８２６、から公知であり、そ
の最も簡単な構成では非対称サイ′リスタであシ、この
非対称サイリスタは順方向極性づけの場合においては逆
方向極性づけの場合におけるよシ高い阻止能力を有する
。

順方向極性づけの際は外側Ｐ影領域と接触接続する主電
極（アノード）において、外側Ｎ影領域に接触接続する
主電極（カソード）に比して正の電圧が加わる。実際上
非対称サイリスタが、屡々逆並列のダイオードの集積（
統合化）によって逆方向導通サイリスタとして構成され
る。

公知半導体素子における高い順方向阻止能力はＮ影領域
とＰ影領域との間のＰＮ接合部に、障壁層が形成され、
この障壁層は阻止電圧の増大と共にそれらの領域におい
て拡大する。内側Ｎ影領域の部分領域における濃度増大
の役割は殊に、障壁層のそのような拡がりを抑止し、そ
れによりサイリスクの所謂１パンチスルー”を防止する
ことである。その“パンチスルー”が生じるのは障壁層
の縁辺が、隣接する外側の順方向極性づけられたＰＮ接
合部、主に、アノード側ＰＮ接合部に到達し、このＰＮ
接合部を励起して電荷キャリヤのエミッションを生じさ
せる場合である０障壁層における電界強度が臨界値を越
えると、比較的高い電圧の際はじめて、所謂なだれ効果
によりサイリスタの降伏が行なわれる。障壁層の拡が９
に対する阻止の機能に応じて内側Ｎ領域の高濃度にドー
ピングされた部分領域が、阻止層とも称される。

半導体素子の阻止特性の最適化のため阻止層−ピングは
できるだけ高濃度である必要がある。

アノード側Ｐ形領域から注入された少数キャリヤの輸送
効率を十分減少させそれにより阻止電流の許容されない
ほどの大きな割合が生ぜしめられないようにするために
、その障壁層は十分な厚さがなければならない。

これに対して制御電極を介しての点弧の後順方向特性及
び導通接続特性の最適化のため次のことが要求される０ 一阻止層の可及的に低いドーピング −順方向電圧を減少させるための、阻止層のわずかな厚
さ これらの相反する要求は従来、満足のゆく両者の兼ね合
いを得るように充足されていない。

一方では阻止層における平均の一定のドーピング濃度 ２・１０１６　儒−３〜　１・１０１フ　ｆｆ１−　”
：、。

にし、他方では少数キャリヤめほぼ１−〜２倍の拡散長
の阻止層の厚さにされていた。

そのほかにドイツ連邦共和国特許出願公開第２９４１０
２１号公報においてエミッタ効率の改善のため阻止層と
外側Ｐ影領域との間への別の低くドーピングされた領域
の挿入について述べられているが、それらの領域の設計
のために指示されるデータがいずれの実際の素子につい
ても規定されていない。

従って本発明の課題とするところは阻止層に課せられた
一切の要求に関して技術的に簡単な手段で半導体素子の
特性を改善することにある０この課題は特許請求の範囲
１の要件により解決される。

本発明の特別な利点が、殊に、隣接する外側Ｐ影領域の
前の阻止層のドーピング濃度の低下によって得られる。

これによりサイリスタの作動接続特性が改善され、両動
作状態、間即ち遮断状態と導通状態との間で、アノード
側Ｐ形領域により注入された。ホールの輸送効率が所望
の方向で変化されるｏ＋’１１１ｍ’：ｉ。

即ち阻止層において濃度勾配に沿って形成される電界に
基づく小さい輸送効率（遮断待状態）となり、阻止層全
体が自由なキャリヤで溢れており、電界がもはや生じな
いので大きな輸送効率（導通待状態）となる０ これにより、阻止層の厚さを減少させ、それにより導通
時電圧が有利に小さくなるようにすることが可能である
０ 本発明の要件及び利点を次に図示の実施例を用いて説明
する０ 第１図に示すように半導体素子は非対称サイリスタとし
てその最も簡単な構成では交互に逆導電形の４つの領域
、即ちカンード側のＮ影領域１（Ｎ形エミッタ）、内側
Ｐ影領域２（Ｐ形ベース）、内側Ｎ影領域３（Ｎ形ベー
ス）、アノード側のＰ影領域４（Ｐ形エミッタ）から成
る。Ｎ形ベース３の斜線をほどこした部分領域３ａが上
記の阻止層に相応する０カソード側のＮ形エミッタ１お
よびアノード側のＰ形エミッタ４はそれぞれ主電極１ａ
、４ａに接続され、Ｐ形ベース２は制御電極２ａに接触
接続されている。第２図には第１図の半導体素子の典型
的ドーぎング断面を、各領域の層に対して垂直方向に示
してあり、これは公知の拡散及びエピタキシアル技術で
作製し得るようなものである。

Ｎ形ベース３の部分領域３ａ、即ち阻止層においてドー
ピング増大（高まり）が、Ｎ形ベース３のそのほかのと
ころでは一定の低いドーピングレベルｃ’４上回ってい
ることが示されている。

主電極ｌａ、４ａに正極性電圧が加わると、Ｐ形ベース
２とＮ形ベース３との間のＰＮ接合部はそこに障壁層が
形成されるので、遮断される。

この場合２つの外側ＰＮ接合部は順方向に極性づけられ
ている。遮断（阻止）電圧の増大と共にＰ形ベース２と
Ｎ形ベース３における中間ＰＮ接合部において障壁層が
拡がり、その除波がりの大きさは次のような条件ないし
制約を受けている。即ちＰＮ接合部からＰＮ接合部の両
側における障壁層のそれぞれの縁辺までのドーピン　　
゛グ濃度Ｃについての積分が等しい大きさであるという
条件ないし制約を受けている。第２図にＸ□とｘ２で示
す境界線により最大阻止（遮断）電圧の際の障壁層がマ
ーキングされている０障壁層は図から明かなように、Ｎ
形ベース３の低くドーピングされた領域にわたって延び
ており、上記の積分形成に基づきたんにわずかしか阻止
層３ａ中に浸入しない。

阻止層の最大ドーピング濃度Ｃｍａｘの適当な実現可能
な数値が、 ２１０１５ｃｍ−”　〜４’　１０”　ｔ：ｍ　”殊に
　４・１０１５α−３〜１・１０１６−−３・にあるよ
うにするとなおよい。阻止層３ａにおけるドーピング濃
度が最大値ＣｍａＸの向う側でアノード側のＰ形エミッ
タ４から降下すべき値Ｃｍ１ｎはＣｍａＸとの関係で表
わして計算すると、５・１０”　ｃｍ−３・０ム、 になる。エミッタ効率、の増大のほかにドーピン１””
””Ｉ４・、１ グ低下により次のような□事情に基づいて別の利点が得
られる。即ち阻止層における濃度勾配に沿って電界が形
成され、さらに、Ｐ形エミッタ４から注入された少数キ
ャリヤが阻止され、所謂ニュートラルな領域を介しての
それらの少数キャリヤの、Ｉ２における障壁層の縁辺へ
の輸送が阻止されるということによる。ニュートラルな
領域はＩ２における障壁層の縁辺からＩ４の個所まで延
びてお９、この個所Ｘ４ではＰ形エミッタ４におけるド
ーピング濃度Ｃが１・１０１８ｃｍ−３の値に達する。

逆方向の電界により有利に、阻止状態において同時に阻
止電流を高めずに、サイリスタの点弧後頭方向電圧の減
少のためニュートラルな領域の幅Ｗｎを減少させ得る。

Ｉ３の前でＣｍ１ｎへの濃度下降が急峻であればあるほ
ど、逆方向電界が益々大になり且有効になる。その下降
の急峻度に対する尺度として、Ｉ３におけるＣ□８から
Ｏｍｉ。への急激な変化の理想的場合に対して充填、１
．係数Ｆを次式によって規定し得る。

’Ｘ３ ／　　０（Ｘ）ｄＸ ２ ＣｍａＸ”（Ｉ３　”２） すなわち、Ｉ２における障壁層の縁辺からＩ３の個所ま
でのドーピング濃度Ｃについての積分により規定され、
この積分は同じ境界間の高さＣｍａｘの一定のドーピン
グ濃度についての積分に対して基準化されている。個所
ｘ３はニュートラルな領域の中央に位置するのが最も良
く、いずれにしろ、Ｉ２とＩ４における縁辺からその幅
の６０％より多く離れている必要がある。幅Ｗｎに対し
て計算される有利な値は １０−３ｃｍ　　〜　８１０−’ｃＩＲ。

であり、殊に、次式 に従って計算される。但し、τＲは阻止層３ａにおける
少数キャリヤの平均再結合寿命、τＧは幅Ｗ、を有する
障壁層における少数キャリヤの平均発生寿命、Ｆは上記
のように規定した充填係数である。制御電極２ａを介し
てのサイリスタの点弧後阻止層を含めたベース領域２，
３全体が、著しく高い濃度でキャリヤで溢れ、その際阻
止層３ａにおけるドーピングにより局所的に拘束された
電荷の、数オーダ小さい濃度は、自由電荷の数に比して
もはや大きな重要な意味を有しない。これにより、阻止
層３ａにおける逆方向電界が、はぼ全部消滅され、キャ
リヤ輸送に対してもはや大して抵抗をなさない。つまり
、換言すれば、Ｐ形エミッタから阻止層３ａ中へ個所Ｘ
２まで注入された少数キャリヤが有利に電流密度の関数
となる、換言すれば、輸送効率βは遮断状態における小
さい電流密度に対して小さく、導通状態における高い電
流密度に対して大である。この関数関係を第６図に示す
０

【図面の簡単な説明】

第１図は半導体素子の横断面図、第２図は各領域の層に
対して垂直な、半導体素子のｐ−ピング状態を示す横断
面図、第３図は輸送効率βと電流密度との関係を示す線
図である。 １・・・外側Ｎ形ドーピングされた領域（Ｎ形エミッタ
）、１ａ・・・Ｎ形エミッタに接触接続する主電極（カ
ソード）、 ２・・・・・・内側Ｐ形ドーピングされた領域（Ｐ形ベ
ース）、 ３・・・・・・内側Ｎ形ドーピングされた領域（Ｎ形ベ
ース）、 ４・・・・・・外側Ｐ形ドーピングされた領域（Ｐ形エ
ミッタ）、 ４ａ・・・Ｐ形エミッタに接触接続する主電極（アノー
ド）、 Ｃｍａ　ｘ・・・阻止層における最大ドーぎング濃度、
’ｍｉｎ・・・阻止層におけるドーピング濃度が最大値
を越えて少なくとも低下するドーピング濃度値 Ｘｌ・・・・・・Ｐ形ベースにおける障壁層の縁辺Ｘ２
・・・・・・Ｎ形ベースにおける障壁層の縁辺Ｗ８・・
・・・・障壁層の幅　Ｗ、　＝　Ｘ２−Ｘｌ：′・ Ｘ３・・・・・・・阻止層におけるドーぎング濃度がＣ
ｍ１ｎに等しい個所 ｘ４・・・・・・Ｐ形エミッタにおけるドーピング濃度
Ｃが１・１０１８副−３に等しい個所 Ｗｎ・・・・・・ニュートラルな領域の幅、Ｗｎ＝ｘ４
−ｘ２β・・・・・・Ｐ形エミッタから個所ｘ２マでの
少数キャリヤの輸送効率 ■・・・・・・阻止層における電流密度０図面の浄書（
内容）こ変更なし） Ｆｉｇ、Ｉ Ｆｉｇ、　２ 手続補正書（方式） 昭和５７年１２月　９日 特許庁長官殿 ］、　・Ｊｆ件の表７１、　昭和５７年特許願第１４３
４７２号２、発明の名称 半導体素子 ３、補正をする名 二１Ｆ件との関係　　特許出願人 名　称　ぺ一曝ペー・ラニー・アクテエンゲゼルシャフ
ト・ブラウンφボヴエリ・ラント・コンパニイ ４．１（理　人 昭和５フイ、　　１１．］３３０日　　（発送Ｌ１）６
、補正の対象 （１１８４！の特許出願人の代表各欄 （２）委任状 （３）　　図　　面　　　　　　　　　１゜７補ＩＥの
内容 （す（２）（３）共に別紙の通り

Claims (1)

1. 【特許請求の範囲】 １、　層状に相互に隣接し合っている少なくとも４つの
   交互に逆導電形の領域を有する半導体素子であって、２
   つの外側の領域（１，４）ドーピングされた内側領域（
   ２，３）のうちＰ形ドーピングされた領域が、隣接する
   外側のｎ形ドーピング領域（１）における切欠部を介し
   て制御電極（２ａ）と接触接続されており、さらに、内
   側のＮ形ドーピングされた領域（３）の、外側のドーピ
   ングされたＰ影領域（４）に直ぐ隣接す、る部分領域（
   ３ａ）において、ドーピング濃度（０）の値が、内側Ｎ
   形ドービ／グされた領域の、当該部分領域以外の部分領
   域の低いドーピングレベルを越えているようにしたもの
   において、前記の隣接（４）の方向に向って比較的高い
   値（（１！　ｍａｘ　）から比較的低い値（Ｏｍｉｎ　
   ）に向って下降するようにしたことを特徴とする半導体
   素子。 ２、内側のＮ形ドーピングされた領域（３）の部分領域
   （３ａ）におけるドーぎング濃度が、′最大値を有し、
   かつ、最大値（Ｃ工Ｘ）は２．１０１５ｔｔｎ　”　〜
   ４’　１０１６ｃｍ−３゜例えば　４・１０１５ｃｍ−
   ３〜１・１０１６ｃｍ〜３になるようにした特許請求の
   範囲第１項記載の素子。 ３、隣接する外側のＰ形ドーピングされた領域（４）へ
   の接合部の手前にて内側Ｎ形ドーピングされた領域（３
   ）の部分領域（３ａ）のドーピング濃度が少なくとも するようにした特許請求の範囲第１項記載の素子。 ４、　ドーピング濃度（Ｃ）は所定個所（ｘ３）にて値
   Ｃｍ１Ｈに達し、該所定個所（ｘ３）はニュートラルな
   領域の縁辺から、その幅（Ｗｎ）の少なくとも３０％離
   れているようにし、前記ニュートラルな領域は主電極に
   最大順方向阻止電圧印加の際内側Ｎ形ドーピングされた
   領域（３）における障壁層の縁辺から、外側Ｐ形ドーピ
   ングされた領域（４）におけるドーピング濃度が大きさ １　・１０１”ｃｍ−３ に達する個所（ｘ４）まで延在するようにした特許請求
   の範囲第１項記載の素子０ ５、ニュートラルな領域の幅（”ｎ）が１　・１０−３
   ｃｍ　〜８・１０−’　ｃｍの範囲にあり、例えば次式 にしたがって計算される値をとり、その場合τＲは阻止
   層（３ａ）における少数キャリヤの平均再結合寿命、τ
   Ｇは幅ＷＢを有する障壁層における少数キャリヤの平均
   発生寿命、充填係数Ｆを次式 ％式％） ） 障壁層の縁辺からｘ３の個所までのドーピング濃度Ｃに
   ついての積分により規定され、この積分は同じ境界間の
   高さＣｍａＸの一定のドーピング濃−についての積分に
   対して基準化□　。 されているようにした特許請求の範囲第１項記載の素子
   。