JPS5873202A - 可変遅延線 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はインダクタンス素子と容量を組合せた遅延線に
係り、特に使用周波数がＩ　Ｍ）１　ｚ程度からＧＨｚ
帯までの広い範囲で使用可能な小型、高性能で安価な可
変遅延線に関する。

遅延線の電気的特性はインダクタンス素子により決定さ
れるが、特に可変遅延線に適したインダクタンス素子の
条件は次の通りである。

（１）インダクタンス素子が一体かつ直線的なボビンに
巻回されていること。

（２）インダクタンス素子を構成する導体の一部がその
ま一固定摺動電極に兼用可能であること。

（３）固定摺動電極部分に電気接点を形成するに適した
処理を選択的にできること。

（４）インダクタンス素子の周波数特性が広帯域にわた
って良好であること。

（５）形状が小型にできること。

（６）インダクタンスが同じポ゛ビン形状で小さい値か
ら大きい値まで広範囲で得られること。

（７）集中定数型遅延線においては容量との接続が容易
であること。

（８）分布定数型遅延線においては分布容量形成が容易
であること。

（９）組立が容易であること。

０ψ信頼性が良いこと・ （１１）安価にできること。

そして従来、可変遅延線としては、例えば分布定数型の
可変遅延線として以下のようなものがあった。即ち、長
手方向に接地電極を形成した細長いボビン上に絶縁被覆
導線をソレノイド状に巻回し、ボビンの長手方向に沿っ
て絶縁被覆導線の絶縁被覆を適宜幅で除いて導体を露出
させ、その上を摺動子を移動させる構造を有していた。

なお分布容量は絶縁被膜を誘電体とし導線と接地電価間
で得ている。

しかしながらこのような遅延線はインダクタンスの周波
数特性が悪いため遅延線特性が劣り、遅延特性を改善す
るために外部にインダクタンスを有する補償回路が必要
となって形状が大きくコスト高となる欠点があ−）な。

また補償回路は特定の遅延時間に対して効果を発揮する
だけであって、１Ｆ変可能な遅延時間範囲の全域にわた
って遅延特性を改善できるものではない。従ってこの種
の可変遅延線は特性を重視する用途には不適である。

また集中定数型の可変遅延線としては、多数の独立した
ボビン（例えばドラムコア）に巻線したインダクタンス
素子と多数の容量素子とを順次接続し、各接続点をタッ
プ点として外部端子まで導出し・この外部端子を機械的
切換スイッチによって切換える構造を有していた。しか
しながらこの構造の可変遅延線は遅延特性が良好でイン
ダクタンス素子も小型にできる反面、別途多接点のスイ
ｙチとスイッチ間の配線が必要となって結局構造が複雑
化、大型化し高価となる欠点がある〇本発明は以上の欠
点を解決するためになされたもので、ＩＭＨｚ程度の比
較的低い周波数から数Ｇ）１ｚ　程度の極めて高い周波
数まで広い周波数帯域において使用可能であり、小型か
つ安価な可変遅延線の提供を目的とする。

以下本発明の詳細な説明する。

第２図および第１図は本発明の可変遅延線の一実施例を
示す図およびインダクタンス素子の展開図である。第２
図において、細長い柱形の磁性板１はフェライトコア等
の磁性体からなりボビンとして機能し、その対向する両
生表面とその主表面間を結ぶ一方の片側面には遅延線を
構成するインダクタンス素子りが形成されている。この
インダクタンス素子りは平面的には第１図に示すように
導騨路２０，２１，２２，２３，２４．・・・・・・を
ジグザグ状に各導線路が所定間隔で平行となるよう折り
返して形成され、その折り返し部には接続片３が突設さ
れている。なお図中Ｗは折り返し部間の距離でありイン
ダクタンス素子りの幅である。

そしてこのような第１図に示すインダクタンス素子りは
第２図に示すように磁性板１の一方の主表面から片側面
を経て対向する主表面の３面にかけて前記折り返された
導線路２０．　・・・・・・２４．・・・・・を幅Ｗ方
向第１図イーイ′、ローロ′で折り戻すように（即ち断
面）字形に）形成されている。インダクタンス素子りの
接続片３は磁性板１の他方の片側面から突出している。

また磁性板１の他方の片側面には適当に接地された接地
電極６を挾んで配置させた誘電体板４の対向表面にコン
デンサ電極５を設けて構成したコンデンサＣが前記イン
ダクタンス素子りの接続片３とコンデンサ電極６を接続
させて固定されている０ インダクタンス素子りの各導線路２０．・・・・・・・
・・２４、・・・・・・と各導線路の接続片３と接地電
極６間に配置されたコンデンサＣとによって第６図に示
す集中定数型の可変遅延線の遅延１！１５が形成されて
いる。

磁性板１は筐体１６（一部を示す）内に、筐体１６の上
部内面に磁性板１の一方の側面（導線路の形成された側
面）を対置させるように゛収納されている。この筐体１
６上部には摺動孔１９が設けられ、また筐体１６上部内
面には端子電極１７が形成されている。この筐体１６内
には、摺動孔１９からつまみ３２を突出させるとともに
っまみ３２と一体の摺動体３ｏが端子電極１７に電気的
に接触されかつ摺動孔１９に沿って移動自在に配置され
ている０摺動体３０の下面には・摺動体３０の上面と電
気的に接続されて弾性を有し弧状の摺動子３１が突設さ
れて前記磁性板１側面上のインダクタンス素子りの各導
線路（固定摺動電極２０）を摺動接触可能となっており
、摺動に伴って摺動体３ｏの摺動子３１が各固定摺動電
極２ｏと筐体１６の端子電極１７とを順次接続するよう
になっており、可変遅延線が構成されている。

なお、筺体１６の端子電極１７Ｖｉ筐体１６底面の出力
端子（図示省略）に接続されている。

このように構成された本発明においては、第２図Ｂで導
線路の垂直に立上る部分の任意の近接する２本の導線路
、例えば２１．２４とそれらに対について考察すると、
それらの導線路を矢印方向に流れる電流によって生ずる
磁束は導彬路２１〜２４に対応してΦ１〜Φ４（第２図
Ａ）の如くなる。

即ち最短ループの磁束を画く。

磁束の向きはΦ１を中心に考えれば、Φ２とΦ４とは負
Φ３とは正の結合となる。そしてΦ１はΦ２とΦ４に対
しては近接しているので結合が強く、Φ３に対しては対
角線上にありかつΦ２とΦ４に遮られて結合が非常に弱
くなる。これらのことはΦ２〜Φ４の各々を中心に考え
ても同様であり、以上の関係は任意の近接する４本の導
線路のどこを選んでも成立し、各Φ、〜Φ４が最短のル
ープとな−る。このように各導線路間において負の結合
が多いことは低周波帯域におけるインダクタンスが低下
し、第１図の如きジグザグ導線路を幅Ｗの同材質磁性板
の一面に貼付けた場合のインダクタンスに比べ１０〜１
５％低下する。しかし磁性体の表皮効果作用により磁路
を通る磁束が大きいループを画けなくなり実効μが低下
する高周波域においては結合が弱くなりインダクタンス
の低下を大幅に補うので、赤えって広い周波数帯域でイ
ンピーダンスを均一に保つことができる。

即ち本発明の可変遅延線°におけるインダクタンス素子
は低周波から高周波まで磁束ループが同じループを画く
のでインダクタンスの周波数特性が良くなる。従ってイ
ンダクタンス素子りは磁性体をボビンとして用いても高
い周波数までインダクタンスが一定でＱも高く、小型と
なり、特性も均一かつ良好で、立上り時間も達く小型の
可変遅延線が得られる。

発明者は第２図に示す可変遅延線の遅延線１６の例とし
て、長さ１９謔２幅２１１１Ｉ、厚さｏ、　ｓ　ｓａｔ
の磁性板を用い、幅４．５鰭の導線路を２０回ジグザグ
状に形成して実験測定した結果、遅延時間Ｉｎｓ。

特性インピーダンス１００ΩでＩＧＨｚ以上まで十分に
平坦な遅延特性が得られた。

そして本発明の可変遅延線は１第２図に示す摺動体３０
を移動させてインダクタンス素子りの固定摺動電極２ｏ
を順次筐体１６底面の出力端召図示省略）に接続するこ
とにより、目的の遅延時間を選択して外部へ遅延信号を
取出すことができる。

しカセも低い周波数帯から高い周波数帯まで幅広く良好
な遅延特性で信号が取出せる訳である。つまり本発明は
前述の可変遅延線に適したインダクタンス素子の条件を
備えたインダクタンス素子りを具備することにより良好
な可変遅延線が実現する。

更に本発明の可変遅延線はインダクタンス素子を磁性体
ボビンに形成して高周波領域に用いても特性劣化がな〈
実施可能であるが、極めて高い周波数、例えば２ＧＨ２
程度以上の磁性体の実効μが大きく低下する周波数では
遅延線のインダクタンス素子も小さい値のインダクタン
スが必要とされるので非磁性ボビンを用いることで目的
を十分に達成することができる。

なお本発明の可変遅延線のインダクタンス素子りは素材
が板状であるので固定摺動電極２０にだけ選択的に耐磨
耗性を有するニッケル等の下地硬ｌ１ＢＡＩＷ　ノ　＋
１　ル　１ｔ　癲ルＩ）雨Ｉｆ　工＾　Ｌ　もム竺＾七
η　よ　用金属メッキ層で被う処理が可能であり固定摺
動電極としての信頼性を向上できる。

更にフォトエツチング等の手法によって第１図に示すジ
グザグパターンを°精密に加工することが可能である。

またコンデンサＣとの接続も接続片３とコンデンサ電極
５が磁性板１の端部に直線的に配置されているので、溶
融半田槽に浸漬して一度に半田付は接続可能である。

次に本発明の可変遅延線の他の実施例を説明する０ 第３図は可変遅延線におけるインダクタンス素子りを多
層巻にしてインダクタンスを増加させた例を示すもので
ある。第３図Ａは巻回前のインダクタンス素子りを示し
たもので、幅Ｗの薄い絶縁フィルム８に幅Ｗ１の導体箔
１２（２点鎖線で社）を接着し、エツチング等の手段で
インダクタンス素子りと接続片３を形成し、更に細孔１
３を絶縁フィルム８に設けて構成されている。第３図Ｂ
は第３図Ａめインダクタンス素子りを磁性板１に巻回し
た斜視図であり、接続片２の側を巻始側にして磁性板１
に巻回しである。内側の接続片３′は細孔１３を通って
突出し巻終ｆｓ接続片３″々共にコンデンサ電極（図示
省略）に接続されている。絶縁フィルム８は層間絶縁層
として機能している。そして多層巻の場合を最上層の導
線路がそのま一固定摺動電極となる。

なお、インダクタンス素子りを何回巻回するかは、使用
する周波数々遅延時間によって任意に選択すればよく、
従来の集中定数型の可変遅延線のように独立した複数の
ボビンにコイルを巻回して構成したインダクタンス素子
を順次直列接続するとともに各接続点とアース間にコン
デンサを挿入接続する構造に比べ本発明では１度の巻回
作業２１度のコンデンサ素子との半田付作業で組立が完
了するので、その工数低減の効果も非常に大きいうえ・
ばらつｆのない均一な特性を得ることができる。

なおインダクタンス素子りのインダクタンスは巻付回数
のは！２乗に比例して増加するが、その。

場合も磁束は最短ループを画くので多層巻の場合の効果
は第２図に示す１回以下の場合と変らない。

勿論多層巻の場合は層間絶縁が必要となるが、これは巻
回前に導線路にポリウレタン皮膜等を設ける手段または
巻回時に導線°路間に絶縁フィルムを挿入する等の手段
で容易に実施可能である。たくしポリウレタン皮膜等を
設ける場合は最上層の固定摺動電極となる部分はポリウ
レタン皮膜等がつかぬように非絶縁とする必要がある。

第４図はインダクタンス素子りの固定摺動電極２ｏの幅
ｔ、を変化させた実施例を示すものである。

本発明の可変遅延線を用いて電子装置を調整する場合、
摺動体３ｏを移動して出力信号の遅延時間を変化させる
が摺動体３０の摺動子３１が隣り合う固定摺動電極２０
間を順次移動する時、−庶出力信号がオフした方が良い
場合とオンしたままの方が良い場合がある。これに対し
本発明は第４図の各固定摺動電極２０間の距離ｄ□を変
えることで容易に達成が可能である０即ちｄｌを広くす
ると摺動子３１が１度固定摺動電極２０と離れるが、ｄ
ｌを狭くするとｄｌを挾んで隣り合う固定摺動電極２０
の両方に接して離れることなく移動する。ｄｌの寸法を
変えるには、固定摺動電極２０の＠ｔ１を変えることに
よって可能である。一方インダク゛タンス素子りの導線
路２１．・−・・２４．・・・・の幅ｔ２は主にインダ
クタンス素子りのインダクタンスの必要値から宗まるの
で、ｔｌとｔ２け一致させる必要はない。導線路パター
ン形成時にその目的によって固定摺動電極２０の幅ｔ１
とその他の導線路２１．・・・・２４、・・・・・部分
の幅ｔ２とを異らせて形成すればよい。

第５図は本発明の他の実施例を示す側面図である０図に
おいて可変遅延線は、第２図で説明した本発明の遅延線
１５を遅延線の磁性板１よりも幅の広い外部磁路磁性板
１１．１１で挾み・かつ外部磁路磁性板１１．１１を摺
動ｇミとは若干の空隙を設けて挾むように筐体１６の上
部下面まで延設させたものである。外部磁路磁性板１１
．１１が第２図に示す各導線路の磁束Φ１〜Φ４の外部
磁路を構成し・磁束Φ１〜Φ４は最短の磁束ループを保
ったままで磁気抵抗が減少してインダクタンスを増加さ
せ、また外部磁路磁性板１１，１（が摺動体３ｏ部分も
含めて外部回路に対し磁気シールドするので外部回路か
らの影響を受けにくくなる。更に外部磁路磁性板１１．
）１が摺動体３ｏのガイド溝３３も構成するので組立が
容易で機械的強度も向上する。

以上本発明は集中定数型の構成で説明したが・上述のよ
うな本発明の可変遅延線は分布容量による分布定数型に
も非常に適したものである０例えば箔状のインダクタン
ス素子りと絶縁フィルム８を用いた第３図の実施例で説
明すると、インダクタンス素子りに対向して絶縁フィル
ム８の反対側に接、他電極を設けることで容易に大きい
容量が得られ・この容量を用いて分布定数型の可変遅延
練粉形成される。そしてこのような構成によれば遅延特
性も良好であるうえに組立工数は一層減り、形状もコス
トも一層減少する。

以上説明したように本発明の可変遅延線は・インダクタ
ンス素子と容量を組合せてなる可変遅延線において、前
記インダクタンス素子が、ジグザグ状の導線路の幅方向
を棒状ボビンに巻付けられかつ前記ボビンの少くとも長
手方向に沿った適宜幅の導磁路を電気的に非絶縁とした
固定摺動電極とし、この固定摺動電極上を摺動する摺動
子を具備したことを特徴とするので、低い周波数から極
めて高い周波数まで遅延特性が良好で、遅延時間の可変
も極めて簡単であるうえ、組立が簡単となる。また本発
明の可変遅延線は集中定数型の遅延線に限らず分布定数
型の遅延線に実施可能である。

【図面の簡単な説明】

第１図は本発明に用いるインダクタンス素子を示す部分
展開図、第２図Ａ−Ｃは本発明の可変遅延線の一実施例
を示す部分上面図、部分正面図および側面図１第３図な
いし第５図は本発明の可変遅延線の他の実施例を示す図
、第６図は第２図の可変遅延線の等何回略図である。 １・・・・・・板状ボビン、３・・・・・・接続片、４
・・・・・・誘電体板、１１・・・・・・外部磁路磁性
板、１５・・・・・・遅延線、１６・・・・・・筐体・
１７・胃・・端子電極・２ｏ・・・・・・固定摺動電極
、３０・・・・・・摺動体、３１摺・・・摺動年、Ｌ　
、、曲インダクタンス素子、ｃ−・・・・・コンデンサ 特許出願人　エルメック株式会社 １１− 介　１１Ｂ 岸　６Ｉ！ｉ

Claims (4)

【特許請求の範囲】
1. （１）フンタリタンス素子と容量を組合せてなる可変遅
   延線において、前記インダクタンス素子が、ジグザグ状
   の導線路の幅方向を棒状ボビンに巻付けられ、かつ前記
   ボビンの少なくとも長手方向に沿った適宜幅の導線路を
   電気的に非絶縁とした固定摺動電極とし、この固定摺動
   電極上を摺動する摺動子を具備したことを特徴とする可
   変遅延線。
2. （２）　　インダクタンス素子の固定摺動電極が下地硬
   質金属メッキ層を接点用金属メッキ層で被ってなること
   を特徴とする特許請求の範囲第１項記載の可変遅延−〇
3. （３）　　インダクタンス素子の固定摺動電極の幅が、
   ジグザグ状導線路の幅と異なる幅で形成されたことを特
   徴とする特許請求の範囲第１項もしくは第２項記載の可
   変遅延１１゜
4. （４）棒状ボビンが磁性板でなり、前記磁性板よりも幅
   の広い２枚の外部磁路磁性板で前記インダクタンス素子
   を形成した磁性板を挾んでなることを特徴とする特許請
   求の範囲第１項ないし第３項のいずれか１項記載の可変
   遅延線０