JPS5872271A - 対称形積分器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は対称形積分器に関し、更に詳細には対称形アナ
ログフィルター等に用いて好適な対称形積分器に関する
。

（背景技術） フィルターの必須の構成要素の一つに積分器がある。こ
の積分器は、これ迄はとんどの場合２つの入力と１つの
出力を有する演算増巾器によって実現されてきた。この
２つの入力の一つは接地されている非反転入力であり、
他のｉつは抵抗を介して（若しくは切換形コンデンサに
よって構成される抵抗特性を有する素子を介して）入力
信号を受取ると共に積分形コンデンサを介して該演算増
巾器の出力に接続されている反転出力である。この信号
入力及び信号出力は大地を基準にしている。

第１図はコンデンサＣ１による帰還接続を有する演算増
巾器ＡＯを用いて実現される積分器の一例を示すもので
あり、互いに反対の位相で動作する直列な２つのＭＯＳ
）ランジスタＴ１及びＴ２によって切換えられる入力コ
ンデンサを有している。信号入力はＥによって表わされ
、信号出力はＶによって表わされている。

この回路の伝達関数の２変換は次式で表わされる。

ここでＴはＭＯＳ　）ランジスタＴ１及びＴ２（交互に
導通状態に切換わり同時には切換わらない）のスイッチ
ング周期である。この伝達関数は負の係数−ＣｏＴ／Ｃ
１と２　　の形の分子を持っている。

これは純粋な積分形関数であるが、このタイプの増巾器
は容量の浮動に非常に敏感なので容易に使用することが
できない。

第２図に容量の浮動に対して敏感でない積分器の例を示
す。この場合、入力コンデンサＣｏは４つのＭＯＳ）ラ
ンジスタＴｌ、　Ｔ’ｌ、　’ｒ２．　Ｔ’２に接続さ
れる。このコンデンサｃｏの一端は信号端子Ｅと大地間
に接続され、他端は演算増巾器の入力と大地間に接続さ
れる。なお後者は、次式で表わされる第２図の場合の伝
達関数の符号を第１図の場合と反対にするために反対の
極性で接続される。

この式は（２の項の存在によって示される如く）純粋な
積分形関数である。しかしながら、その伝達係数は正で
あり、その符号を反転させる方法はない。すなわち、入
力端子または出力端子を有効な信号を短絡化しないで反
転させることはできない。

従って、負の係数を持つ積分形伝達関数を得ることが必
要な場合には、第３図に示すような積分器が提案されて
いる。得られる伝達関数は次式で表わされる。

実際、この回路は容量の浮動に対して敏感でなく、負の
係数を実現することができる。しかしながら、分子に２
　　の項が無いことから分かるようにこれは純粋な積分
器ではない。第３図の積分器は第２図の積分器に非常に
よく似ており、入力トランジスタの切換え位相がクロス
していることのみ相違するが、それらは異符号の２つの
純粋な積分形関数を得るためには用いることができない
。

複数のフィルターを順次配列する場合（例えば、１つの
基板上に集積する場合）には、第１図〜第３図の回路の
不都合に、強いチャンネル間のクロストークが加わる。

このクロストークは共通の電源、クロック、基板を介し
た信号の伝達等によって生じる。

最後に、積分器からフィルターを作製する場合、フィル
ターの伝達関数に零伝達を形成すると有用である。従っ
て、本発明の目的の一つは、積分器をフィルターに使用
する場合最小数の構成要素でストップ・バンドにおける
必要な減衰を得るために容易に零伝達の形成を行なうこ
とのできる積分器を実現することである。

（発明の課題） これら種々の目的を達成するために、本発明によれば、
反転入力及び非反転入力がら成る２つの浮動形入力と２
つの浮動形出力とを具備する演算増巾器と、前記演算増
巾器の前記各入力と前記各出力をそれぞれ接続させてい
る２つの同等な帰還コンデンサと、第１の一対の絶縁ゲ
ート形トランジスタを介して前記演算増巾器の前記２つ
の入力に接続される第３のコンデンサを具備し、前記第
１の一対のトランジスタが互いに同位相でターン・オン
する対称形積分器が提供される。そして、第２の一対の
絶縁ゲート形トランジスタが設けられ、この一対のトラ
ンジスタが互いに同位相でしかも前記第１の一対のトラ
ンジスタの位相とは異なる位相でターン・オンされる。

更に、前記第２の一対のトランジスタによって、その出
力が前記演算増巾器の出力である前記対称形積分器の前
記２つの差動入力と前記第３のコンデンサが接続される
。

上記対称形積分器は対を成す付加的な入力を具備してい
ても良い。この場合、これらの入力はコンデンサ及び４
つの絶縁ゲート形トランジスタから成る回路により演算
増巾器の入力に接続される。

こ゛の回路は前記一対の差動入力に対する回路と同等で
ある。

更に、絶縁ゲート形トランジスタを用いないで直接結合
形コンデンサを介して演算増巾器の２つの入力に接続さ
れる少なくとも一対の入力を具備することが可能なこと
は、本発明の利点°の一つである。

本発明によるこの種の対称形積分器を用いたフィルター
において、直接結合形コンデンサはその容量によりフィ
ルター伝達関数の零伝達を形成する。

（発明の構成及び作用） 以下本発明の一実施例を第４図及び第５図を参照して説
明する。

第４図の対称形積分器はそれぞれＥｌ、Ｅ２；Ｂ’ｌ　
、　Ｂ’２　；　Ｂ“１、Ｅｌ２で表わされる複数対の
入力と一対の出力Ｖｌ、ｖ２を有している。

この時点で入力Ｂ１．Ｆ、２以外のすべての入力を無視
すると、積分器は一符号で示される反転入力と十符号で
示される非反転入力とを有する演算増巾器ＡＯから成っ
ていることが明らかである。これらの入力はいわゆる「
浮動」形へカである。換言すれば、どの人力も大地の如
き固定電位に接続されていない。同様に、積分器の出力
ｖ１及びｖ２と同じである演算増巾器ＡＯの２つの出方
は浮動形出力である。

帰還コンデンサＣ１によって演算増巾器ＡＯの反転入力
と出力ｖ１が接続され、同容量のもう一つのコンデンサ
Ｃ２によって非反転入力ともう一つの出力Ｖ２が接続さ
れる。

この積分器の人力Ｅｌ、Ｂ２と演算増巾器ＡＯの各入力
との間に、へカコンデンサｃｏ及び４つのスイッチング
・トランジスタＴＩ、Ｔ２、Ｔ３．Ｔ４がら成る回路が
設けられている。この４つのトランジスタは、積分器が
ＭＯ８技術に従って半導体基板上に形成されるならばこ
の技術によって製造される絶縁ゲート形トランジスタで
ある。

入力回路は次の通りである。コンデンサｃｏの一方の端
子はトランジスタＴＩを介して入力Ｅ１に接続されると
共にトランジスタＴ３を介して演算増巾器ＡＯの反転入
力に接続される。コンデンサ０、の他方の端子はトラン
ジスタＴ２を介して入力Ｅ２に接続されると共にトラン
ジスタＴ４　ヲ介して演算増巾器ＡＯの非反転入力に接
続される。

トランジスタＴ１及びＴ２は同時にターン・オンするこ
とができ、その場合コンデンサｃｏは入力Ｅ１とＥ２の
間に接続され、一方トランジスタＴ１及びＴ２は同時に
ターン・オフすることができ、その場合コンデンサＣｏ
は入力Ｅｌ及びＥ２がら孤立する。同様に、トランジス
タＴ３及びＴ４は同時にターン・オンすることができ、
その場合コンデンサｃｏは演算増巾器ＡＯの入力間に接
続され、一方トランジスタＴ３及びＴ４は同時にターン
・オフすることができ、その場合コンデンサＯ，は前記
入力から孤立する。

トランジスタのスイッチングは一定の周波数で周期的に
行なわれる。

トランジスタＴ１及びＴ２の導通位相はすべての場合に
おいてトランジスタＴ３及びＴ４の導通位相と異なって
いる。その結果、入力Ｅ１及びＥ２は常に演算増巾器Ａ
Ｏの入力から孤立する。

端子Ｅｌ及び’Ｅ２間に供給される信号をＢ　（ｚ）。

端子Ｖ１及び７２間の出力信号をＶ（ｚ）、該出力信号
の初期値をｖｏとすると、この積分器における入力Ｅｌ
、Ｅ２及び出力Ｖｌ、ＶＺ間の伝達関数の２変換は次式
で表わされる。

これは純粋な積分形関数であり、（入力信号が浮動形で
あり大地に対して固定されていないので）その符号は入
力または出力をクロスさせることによって変化させるこ
とができる。

上記関数に他の一対の入力ｙ１及びＥ’２から導かれる
同様な形の第２項を加えることもできる。

この人力Ｅ　／１及びＢ’２は、コンデンサｃｏ及び４
つのＭＯＳトランジスタから成りかつ全体としてＣｏ、
ＴＩ、Ｔ２、Ｔ３、Ｔ４から成る回路と同等な回路によ
って、演算増巾器ＡＯの各入力と結合される。このよう
に対を成す付加的な入力を設け、異なる信号の積分形関
数の和を得ることもできる。

更に、上記伝達関数に非積分影信号に相当する項を加え
ることも可能である。これは、例えば、一対の付加入力
Ｅ＃１及びＥ＃２を設けこの付加入力間に印加すべき信
号を供給することによって達成される。入力Ｅ′ｌは直
接結合形コンデンサＣ１１（いわゆる非切換形コンデン
サ）を介して演算増巾器ＡＯの反転入力に接続される。

同様に、入力Ｅ″２は同容量の直接結合形コンデンサＣ
″２を介して非反転入力に接続される。これらの直接結
合形コンデンサは、この対称形積分器を用いたフィルタ
ーにおいて零伝達の形成を可能にする。

本発明による積分器は更に演算増巾器のオフセット電圧
を補償する手段を具備しているのが好ましい。この手段
は大きな抵抗特性を有し帰還コンデンサＣＩ　（または
０２　）と並列な素子から構成することができる。第４
図に示した例では、この素子は切換形コンデンサＣａに
よって構成されてお各ハこの切換形コンデンサＯａの一
端は接地されており、他端はトランジスタＴａを介して
帰還コンデンサ０１（または０２　）の一端に接続され
ると　　　□共にもう−・りのトランジスタＴｂを介し
て帰還コンデンサ０１　（またはＣ２）の他端に接続さ
れる。

トランジスタＴａ及びＴｂは（互いに導通位相が異なり
）この積分器の入力トランジスタのスイッチング周波数
よりかなり低い周波数で交互に切換えられる。

第５図は第４図に示したタイプの対称形積分器を５個用
いた、本発明によるフィルターを示す図である（オフセ
ット電圧補償用素子は図示せず）。

各積分器はスイッチング・トランジスタ若しくは直接結
合形トランジスタを介して差動入力信号を受取る。これ
らの入力信号）ま各積分器の差動出力より得うれる。図
示のフィルターは零伝達に関して５次の伝達関数を有し
ており・、直列な２つの除波回路を有する純粋なリアク
ティブな低帯域フィルターと等価になっている。

なお、第１図から第５図において、積分器の入力トラン
ジスタまたはオフセット電圧補償回路のトランジスタを
ターン・オン、ターン・オフするのに必要な周期的切換
制御手段は示されていない。

【図面の簡単な説明】

第１図〜第３図は従来の積分器を示し、第４図は本発明
による対称形積分器を示し、第５図は本発明によるフィ
ルターの一例であって第４図に水。 したタイプの対称形積分器を複数個用いて構成されたフ
ィルターを示す。 ＡＯ・・・・・・演算増巾器 ＣＩ、Ｃ２，Ｃｏ・・・コンデンサ ＴＩ　−Ｔ４　　・・・・・・トランジスタＥｌ、Ｅ２
・・・・・・・・・入力 Ｖｌ、Ｖ２・・・・・・・・・出力 特許出願人 ソシエテ　アノニム　≠≠＝≠ボウアー　レテクドエ　
ラ　ファプリカシイオン　デサーキットインテグレス　
スベシオー　イーエフセーアイエス特許出願代理人 弁理士　　　　山　　本　　恵　　−

Claims (5)

【特許請求の範囲】
1. （１）反転入力及び非反転入力から成る２つの浮動形入
   力と２つの浮動形出力とを具備する演算増巾器と、前記
   演算増巾器の前記各入力と前記各出力をそれぞれ接続さ
   せている２つの同等な帰還コンデンサと、第１の一対の
   絶縁ゲート形トランジスタを介して前記演算増巾器の前
   記２つの入力に接続される第３のコンデンサを具備する
   対称形積分器であって、前記第１の一対のトランジスタ
   が互いに同位相でターン・オンし、第２の一対の絶縁ゲ
   ート形トランジスタを設け・この一対のトランジスタを
   互いに同位相でしかも前記第１の一対のトランジスタの
   位相とは異なる位相でターン・オンし、前記第２の一対
   のトランジスタによって、その出力が　前記演算増巾器
   の出力である前記対称形積分器の前記２つの差動入力と
   前記第３のコンデンサが接続されることを特徴とする対
   称形積分器。
2. （２）コンデンサ及び対を成し多対が同位相で動作する
   ４つのトランジスタから成りかつ前記一対の差動入力に
   対する入力回路と同等な回路により、前記演算増巾器の
   前記各入力に接続される少なくとも一対の付加的入力を
   具備する特許請求の範囲第１項に記載の対称形積分器。
3. （３）非切換形コンデンサを介して前記演算増巾器の前
   記２つの入力に接続される少なくとも一対の入力を具備
   する特許請求の範囲第１項または第２項に記載の対称形
   積分器。
4. （４）抵抗特性を有するオフセット電圧補償用素子が前
   記各帰還コンデンサにそれぞれ並列に設けられた特許請
   求の範囲第１項または第２項に記載の対称形積分器。
5. （５）抵抗特性を有する前記素子が交互にターン・オン
   する２つの絶縁ゲート形トランジスタによって切換えら
   れるコンデンサを用いて構成される特許請求の範囲第３
   項に記載の対称形積分器。